CN103746949A - 一种信号接收均衡化处理方法 - Google Patents

一种信号接收均衡化处理方法 Download PDF

Info

Publication number
CN103746949A
CN103746949A CN201310674524.4A CN201310674524A CN103746949A CN 103746949 A CN103746949 A CN 103746949A CN 201310674524 A CN201310674524 A CN 201310674524A CN 103746949 A CN103746949 A CN 103746949A
Authority
CN
China
Prior art keywords
capacitance group
signal
clk
input signal
capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310674524.4A
Other languages
English (en)
Other versions
CN103746949B (zh
Inventor
林海军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Xinshili Microelectronics Co.,Ltd.
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201310674524.4A priority Critical patent/CN103746949B/zh
Publication of CN103746949A publication Critical patent/CN103746949A/zh
Application granted granted Critical
Publication of CN103746949B publication Critical patent/CN103746949B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/50Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Filters That Use Time-Delay Elements (AREA)
  • Networks Using Active Elements (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

本发明公开了一种信号接收均衡化处理方法,其特征在于先对输入信号在一采样时钟下进行采样保持,得到s[n-3],s[n-2],s[n-1]和s[n]四组信号;其中s[n-3]和s[n-2]是该输入信号对地负向电压电平的绝对值,s[n-1]和s[n]是该输入信号对地正向电压电平的绝对值;该地电位确定为该输入信号归一化幅值中的一点p,0≤p≤1;所述采样时钟频率为信号频率的2倍;然后在上述过程中同时对所述四组信号进行均衡化和插入计算,以获得插入数据d[n]。s[n]为电流信号,通过4个开关电容组分别由clk[n-1],clk[n-2],clk[n-3],clk[n-4]四个采样时钟控制,并在所该采样时钟高电平时进行采样。本方案有效缓和后级模数转换电路的精度要求。降低了模数转换电路的面积与功耗。

Description

一种信号接收均衡化处理方法
技术领域
本发明涉及数字信号处理领域,具体涉及一种用于高速数字信号接收端的均衡化方法。
背景技术
在数字通信的应用中,对于高速数据传输系统的接收端,为补偿由于传输线路造成的信号衰减,一般会对输入信号进行均衡化处理,然后再进行后续的信号处理。现有技术中有一大类是模拟电路实现FIR滤波功能,需要较大体积的滤波元件,因此规模庞大,而且电路功耗大。作为改进,目前另一大类处理方式是使用模数转换电路,先将输入信号转换为数字信号,然后通过数字滤波电路实现均衡化功能。但是此种技术中的数字滤波电路会使量化噪声获得增幅,因此需要高速,高精度的模拟数字转换电路,然而在10Gbps级别的系统中提高模数转换电路的精度将极大增加系统面积和系统功耗。同时,为了通过数字信号处理实现信号均衡化和插入,该方案将同时增加数字信号处理部分的电路规模和功耗。
发明内容
基于上述现有数字接收端在均衡化处理步骤中耗用系统面积和系统功耗过大的问题,本发明提出一种信号接收均衡化处理方法,其技术方案如下:
一种信号接收均衡化处理方法,它包括以下步骤:
1)对待处理的输入信号在一采样时钟下进行采样保持,得到s[n-3],s[n-2],s[n-1]和s[n]四组信号;其中s[n-3]和s[n-2]是该输入信号对地负向电压电平的绝对值,s[n-1]和s[n]是该输入信号对地正向电压电平的绝对值;该地电位确定为该输入信号归一化幅值中的一点p,0≤p≤1;所述采样时钟频率为信号频率的2倍;
2)在上述过程中同时对所述四组信号进行均衡化和插入计算,以获得插入数据d[n]:
d [ n ] =
x ( 1 + y ) * s [ n - 1 ] + ( 1 - x ) ( 1 + y ) * s [ n - 2 ] - x * y * s [ n - 3 ] - ( 1 - x ) y * s [ n - 4 ] , 0 &le; p < 0.5 - - - ( 1.1 ) x ( 1 + y ) * s [ n ] + ( 1 - x ) ( 1 + y ) * s [ n - 1 ] - x * y * s [ n - 2 ] - ( 1 - x ) y * s [ n - 3 ] , 0.5 < p &le; 1 - - - ( 1.2 )
其中,参数x、y和p的值从数字信号处理部分反馈获得,x是插入参数,y是均衡化参数,两者均表示采样点距离信号左边界的归一化时间差;0≤x≤1,0≤y≤1;所述步骤1)中的s[n]信号为电流信号,通过4个开关电容组分别由clk[n-1],clk[n-2],clk[n-3],clk[n-4]四个采样时钟控制,并在所该采样时钟高电平时进行采样。
本方案可以有如下改进:
在较佳实施例中,用一个跨导将所述输入信号转化为电流信号,该跨导具有一正输出端和一负输出端;
所述正输出端由所述采样时钟clk[n-1]和clk[n-2]控制各自向第一电容组Ca和第二电容组Cb的一端相连通;
所述负输出端由所述采样时钟clk[n-3]和clk[n-4]控制各自向第三电容组Cc和第四电容组Cd的一端相连通;
所述第一电容组Ca、第二电容组Cb、第三电容组Cc和第四电容组Cd的另一端相连接作为一插入输出端,所述第一电容组Ca、第二电容组Cb、第三电容组Cc和第四电容组Cd各自具有放电回路。
在较佳实施例中,所述第一电容组Ca、第二电容组Cb、第三电容组Cc和第四电容组Cd分别为多个并联而总容量均为Cu的结构;并且满足以下关系:
Ca=x(1+y)Cu;
Cb=(1-x)(1+y)Cu;
Cc=xy*Cu;
Cd=(1-x)y*Cu。
在较佳实施例中,述第一电容组Ca、第二电容组Cb、第三电容组Cc和第四电容组Cd各自包括多个等大并联的独立电容;其各自的有效电容值均由开关通断控制接入的所述独立电容来确定。
本方案带来的有益效果有:
本方案使其后级模数转换电路的量化噪声将不会被增大,可有效缓和后级模数转换电路的精度要求。降低了模数转换电路的面积与功耗。特别地,本专利可缓解整个方案所在信号接收端所使用的模数转换电路的精度要求。通常,缓和1位精度可使模数转换电路的面积和功耗降低一半。
附图说明
以下结合附图实施例对本发明作进一步说明:
图1是本发明一实施例的信号关系图;
图2是图1所示实施例所在电路的示意图,展示了采样状态的连通结构;
图3是图1所示实施例所在电路的示意图,展示了均衡化+插入阶段的连通结构;
图4是图1所示实施例所在电路的示意图,展示了输出状态的连通结构;
图5是图1所示实施例所在电路的示意图,展示了清零状态的连通结构;
图6是图1所示实施例各时钟关系的波形图;
图7是图1所示实施例第一电容组内部结构的示意图。
具体实施方式
如图1至图7所示,本发明一个实施例的一系列示意图,其中图1展示了其信号关系,图2到图5,以及图7则展示了其结构以及工作状态,图6是控制时钟。
一种信号接收均衡化处理方法,在图1中可见其处理步骤:1)对待处理的输入信号在一采样时钟下进行采样保持,得到s[n-3],s[n-2],s[n-1]和s[n]四组信号;其中s[n-3]和s[n-2]是该输入信号对地负向电压电平的绝对值,s[n-1]和s[n]是该输入信号对地正向电压电平的绝对值;该地电位确定为该输入信号归一化幅值中的一点p,0≤p≤1;在上述过程中同时对所述四组信号进行均衡化和插入计算,以获得插入数据d[n]:
d [ n ] =
x ( 1 + y ) * s [ n - 1 ] + ( 1 - x ) ( 1 + y ) * s [ n - 2 ] - x * y * s [ n - 3 ] - ( 1 - x ) y * s [ n - 4 ] , 0 &le; p < 0.5 - - - ( 1.1 ) x ( 1 + y ) * s [ n ] + ( 1 - x ) ( 1 + y ) * s [ n - 1 ] - x * y * s [ n - 2 ] - ( 1 - x ) y * s [ n - 3 ] , 0.5 < p &le; 1 - - - ( 1.2 )
其中,参数x、y和p的值从数字信号处理部分反馈获得,x是插入参数,y是均衡化参数,两者均表示采样点距离信号左边界的归一化时间差。
也就是说,p值用来确认采样点位于每个信号的数据中心点的左侧还是右侧,如在左侧,则采用式(1.1)。式(1.1)中的0.5表示0.5UI。(一个数据时间为1UI),如在右侧则采用式(1.2)。y为均衡化参数,表示采样点距离数据双边界的时间差,再以一个数据长度时间UI进行换算,例如y=0.2,说明采样点距离左边界的时间差为0.2UI,则该点距离右边界的时间差为0.8UI。同样,x为插入参数,表示采样点距离数据双边界的时间差,具体计算同y;0≤x≤1,0≤y≤1表示采样点距离数据双边界的时间差在0-UI之间。
步骤1)中的s[n]信号为电流信号,通过4个开关电容组分别由clk[n-1],clk[n-2],clk[n-3],clk[n-4]四个采样时钟控制,并在所该采样时钟高电平时进行采样。
可见,通过对x、y和p值的采集和处理,插入数据d[n]的获得可以利用s[n-3],s[n-2],s[n-1]和s[n]四组信号线性组合得到,而s[n-3],s[n-2],s[n-1]和s[n]四组信号可在模数转换电路之前经过采样直接得到,其后级模数转换电路的量化噪声将不会被增大,可有效缓和后级模数转换电路的精度要求。因此可极大降低模数转换电路的面积与功耗。同时由于信号均衡化以及插入功能可在模拟前端实现,可节省数字信号处理部分,可极大节约整个系统的面积和功耗。特别地,本专利可缓解整个方案所在信号接收端所使用的模数转换电路的精度要求。通常,缓和1位精度可使模数转换电路的面积和功耗降低一半。
本方案还具有其他一些特点有:
结合图2到图5,用一个跨导Gm将输入信号转化为电流信号,该跨导Gm具有一正输出端和一负输出端;正输出端由所述采样时钟clk[n-1]和clk[n-2]控制各自向第一电容组Ca和第二电容组Cb的一端相连通;负输出端由所述采样时钟clk[n-3]和clk[n-4]控制各自向第三电容组Cc和第四电容组Cd的一端相连通;即可实现s[n-3]和s[n-2]为该输入信号对地负向电压电平的绝对值,s[n-1]和s[n]为该输入信号对地正向电压电平的绝对值;结构简单。
所述第一电容组Ca、第二电容组Cb、第三电容组Cc和第四电容组Cd的另一端相连接作为一插入输出端d[n],第一电容组Ca、第二电容组Cb、第三电容组Cc和第四电容组Cd各自具有放电回路。该方案用及其简单的四路电容组和充、放电控制部件实现了d[n]的线性计算,部件少、性能可靠,而且功耗低。
图2至图5展示的,即是由时钟工作时间将系统工作分为的4个阶段。即采样保持阶段;均衡化和插入阶段;比较器采样阶段和清零阶段。
采样保持阶段如图2,该状态下输入信号由跨导Gm转化为电流信号,通过采样保持电路的采样时钟,4个电容组在各自的时间范围内将电流信号进行积分,转化为电荷后存储在电容中。(电容组的实际电容值由数字信号进行控制)本阶段实现了输入信号的采样,在同一个时钟控制下的四个时钟Clk_s[n-1]、Clk_s[n-2、Clk_s[n-3]和Clk_s[n-4]对4个电容组Ca、Cb、Cc和Cd进行采样控制,获得采样信号分别为s[n-1],s[n-2],s[n-3],s[n-4]。图6即展示了这些时钟的关系。其中Clk_rst[n]是复位控制信号,而Clk_hld[n]是保持控制信号。
图3展示了均衡化和插入阶段,其中各电容组中按照d[n],其电荷通过加法计算时间均衡化和插入,。该信号作为后级模数转换电路中比较电路的输入信号。
图4展示了比较器采样阶段,该阶段中d[n]通过比较电路被转化为数字信号。
最后在清零阶段如图5,各电容组放电,完成一个采样周期内的全部数据收集和处理的操作。
此时采样保持电路的输出为固定电压值,同时数字控制反馈信号输入各电容组,改变个电容组的电容值,通过4个阶段将均衡化后的插入数据转化为数字信号,通过采样保持电路实现均衡化和插入的功能。
该方案使用简单的开关电容实现了采样保持和均衡化+插入的硬件模块,极大地简化了这部分电路的结构。
四个电容组可根据如下关系进行动态设置:
Ca=x(1+y)Cu;
Cb=(1-x)(1+y)Cu;
Cc=xy*Cu;
Cd=(1-x)y*Cu。
如图7所示,第一电容组Ca包括多个等大并联的独立电容;其有效电容值均由开关通断控制接入的这些独立电容来确定。该方案可直接驳接多位数字电路,其功耗低、结构一致性好。
以上所述,仅为本发明较佳实施例而已,故不能依此限定本发明实施的范围,即依本发明专利范围及说明书内容所作的等效变化与修饰,皆应仍属本发明涵盖的范围内。

Claims (4)

1.一种信号接收均衡化处理方法,其特征在于:它包括以下步骤:
1)对待处理的输入信号在一采样时钟下进行采样保持,得到s[n-3],s[n-2],s[n-1]和s[n]四组信号;其中s[n-3]和s[n-2]是该输入信号对地负向电压电平的绝对值,s[n-1]和s[n]是该输入信号对地正向电压电平的绝对值;该地电位确定为该输入信号归一化幅值中的一点p,0≤p≤1;所述采样时钟频率为信号频率的2倍;
2)在上述过程中同时对所述四组信号进行均衡化和插入计算,以获得插入数据d[n]:
d [ n ] =
x ( 1 + y ) * s [ n - 1 ] + ( 1 - x ) ( 1 + y ) * s [ n - 2 ] - x * y * s [ n - 3 ] - ( 1 - x ) y * s [ n - 4 ] , 0 &le; p < 0.5 - - - ( 1.1 ) x ( 1 + y ) * s [ n ] + ( 1 - x ) ( 1 + y ) * s [ n - 1 ] - x * y * s [ n - 2 ] - ( 1 - x ) y * s [ n - 3 ] , 0.5 < p &le; 1 - - - ( 1.2 )
其中,参数x、y和p的值从数字信号处理部分反馈获得,x是插入参数,y是均衡化参数,两者均表示采样点距离信号左边界的归一化时间差;0≤x≤1,0≤y≤1;所述步骤1)中的s[n]信号为电流信号,通过4个开关电容组分别由clk[n-1],clk[n-2],clk[n-3],clk[n-4]四个采样时钟控制,并在所该采样时钟高电平时进行采样。
2.根据权利要求1所述一种信号接收均衡化处理方法,其特征在于:用一个跨导将所述输入信号转化为电流信号,该跨导具有一正输出端和一负输出端;
所述正输出端由所述采样时钟clk[n-1]和clk[n-2]控制各自向第一电容组Ca和第二电容组Cb的一端相连通;
所述负输出端由所述采样时钟clk[n-3]和clk[n-4]控制各自向第三电容组Cc和第四电容组Cd的一端相连通;
所述第一电容组Ca、第二电容组Cb、第三电容组Cc和第四电容组Cd的另一端相连接作为一插入输出端,所述第一电容组Ca、第二电容组Cb、第三电容组Cc和第四电容组Cd各自具有放电回路。
3.根据权利要求2所述一种信号接收均衡化处理方法,其特征在于:所述第一电容组Ca、第二电容组Cb、第三电容组Cc和第四电容组Cd分别为多个并联而总容量均为Cu的结构;并且满足以下关系:
Ca=x(1+y)Cu;
Cb=(1-x)(1+y)Cu;
Cc=xy*Cu;
Cd=(1-x)y*Cu。
4.根据权利要求3所述一种信号接收均衡化处理方法,其特征在于:述第一电容组Ca、第二电容组Cb、第三电容组Cc和第四电容组Cd各自包括多个等大并联的独立电容;其各自的有效电容值均由开关通断控制接入的所述独立电容来确定。
CN201310674524.4A 2013-12-11 2013-12-11 一种信号接收均衡化处理方法 Active CN103746949B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310674524.4A CN103746949B (zh) 2013-12-11 2013-12-11 一种信号接收均衡化处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310674524.4A CN103746949B (zh) 2013-12-11 2013-12-11 一种信号接收均衡化处理方法

Publications (2)

Publication Number Publication Date
CN103746949A true CN103746949A (zh) 2014-04-23
CN103746949B CN103746949B (zh) 2017-01-18

Family

ID=50503938

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310674524.4A Active CN103746949B (zh) 2013-12-11 2013-12-11 一种信号接收均衡化处理方法

Country Status (1)

Country Link
CN (1) CN103746949B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106254063A (zh) * 2015-06-09 2016-12-21 罗伯特·博世有限公司 用于产生秘密密钥的方法和设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1453238A1 (en) * 2003-02-25 2004-09-01 CoreOptics, Inc., c/o The Corporation Trust Center Self-timing method for adjustment of a sampling phase in an oversampling receiver and circuit
CN101179297A (zh) * 2006-11-09 2008-05-14 索尼株式会社 数据接收设备
CN101283560A (zh) * 2005-09-19 2008-10-08 Nxp股份有限公司 具有均衡控制的数据通信电路
CN101692660A (zh) * 2009-09-07 2010-04-07 中兴通讯股份有限公司 一种自动均衡装置及方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1453238A1 (en) * 2003-02-25 2004-09-01 CoreOptics, Inc., c/o The Corporation Trust Center Self-timing method for adjustment of a sampling phase in an oversampling receiver and circuit
CN101283560A (zh) * 2005-09-19 2008-10-08 Nxp股份有限公司 具有均衡控制的数据通信电路
CN101179297A (zh) * 2006-11-09 2008-05-14 索尼株式会社 数据接收设备
CN101692660A (zh) * 2009-09-07 2010-04-07 中兴通讯股份有限公司 一种自动均衡装置及方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106254063A (zh) * 2015-06-09 2016-12-21 罗伯特·博世有限公司 用于产生秘密密钥的方法和设备
CN106254063B (zh) * 2015-06-09 2021-01-26 罗伯特·博世有限公司 用于产生秘密密钥的方法和设备

Also Published As

Publication number Publication date
CN103746949B (zh) 2017-01-18

Similar Documents

Publication Publication Date Title
CA1129509A (en) Switched capacitor elliptic filter
CN205986830U (zh) 数模转换器电路和信号处理系统
CN103391100B (zh) 高通斩波Delta-Sigma模数转换器
CN101741387B (zh) 一种积分型模数转换器及其采样控制方法
CN103329442A (zh) 具有无源滤波器的过采样连续时间转换器
CN105119604A (zh) 一种适用于低电源电压模数转换器采样的自举开关电路
CN104836584A (zh) 预充电采样保持电路和用于给采样保持电路预充电的方法
CN103023499B (zh) 模数转换器及其工作方法
CN105066990A (zh) 一种适用于捷联惯性导航的高精度数字滤波器
CN104716959B (zh) 模数转换装置与模数转换方法
CN103746949A (zh) 一种信号接收均衡化处理方法
CN103279162A (zh) 基于流水线adc的低功耗基准电压缓冲器
CN103718465A (zh) 多通道模/数转换器设备及使用方法
CN102324928B (zh) 一种有源rc滤波器的频率校准电路
CN102315852A (zh) 并串数据转换电路及并串数据转换系统
CN201616819U (zh) 一种积分型模数转换器
CN102916703A (zh) 一种1位数模转换及开关电容滤波电路
EP2323256A1 (en) Method and system for improving limiting amplifier phase noise for low slew-rate input signals
JP5515743B2 (ja) 電圧電流変換器、それを用いた、微分回路、積分回路およびフィルタ回路並びに電圧電流変換方法
CN106571828A (zh) 一种连续时间Sigma-Delta调制器
CN106210571B (zh) 一种基于x射线ccd信号读出的集成电路
CN104539292A (zh) 一种低电压高速采样保持电路
CN202435412U (zh) 一种低压电力线载波测试用噪声信号模拟系统
CN104113337A (zh) 一种流水线模数转换器
US20130321030A1 (en) Moving average filter based on charge sampling and moving average filtering method using the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: XIAMEN XUNXIN ELECTRONIC TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: LIN HAIJUN

Effective date: 20150206

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150206

Address after: No. 34 North Building 361000 building 101H Fujian province Xiamen software park two sunrise Road

Applicant after: XIAMEN XUNXIN ELECTRONIC TECHNOLOGY CO.,LTD.

Address before: 361000 Fujian province Xiamen software park two sunrise Road No. 52 402

Applicant before: Lin Haijun

C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 361000 101h, first floor, North building, 34 guanri Road, phase II, software park, Xiamen, Fujian

Patentee after: Xiamen XunXin Electronic Technology Co.,Ltd.

Address before: 361000 101h, first floor, North building, 34 guanri Road, phase II, software park, Xiamen, Fujian

Patentee before: XIAMEN XUNXIN ELECTRONIC TECHNOLOGY CO.,LTD.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230607

Address after: Room 402-145, No. 56 Chengyi North Street, Software Park Phase III, Torch High tech Zone, Xiamen City, Fujian Province, 361000

Patentee after: Xiamen Xinshili Microelectronics Co.,Ltd.

Address before: 361000 101h, first floor, North building, 34 guanri Road, phase II, software park, Xiamen, Fujian

Patentee before: Xiamen XunXin Electronic Technology Co.,Ltd.