CN103745690A - 像素结构及其驱动方法 - Google Patents

像素结构及其驱动方法 Download PDF

Info

Publication number
CN103745690A
CN103745690A CN201410046358.8A CN201410046358A CN103745690A CN 103745690 A CN103745690 A CN 103745690A CN 201410046358 A CN201410046358 A CN 201410046358A CN 103745690 A CN103745690 A CN 103745690A
Authority
CN
China
Prior art keywords
transistor
electric capacity
voltage
picture frame
order
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410046358.8A
Other languages
English (en)
Other versions
CN103745690B (zh
Inventor
张华罡
陈怡倩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN103745690A publication Critical patent/CN103745690A/zh
Application granted granted Critical
Publication of CN103745690B publication Critical patent/CN103745690B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements

Abstract

本公开文件公开一种像素结构及其驱动方法，驱动方法包含下列步骤，在第一显示图框时间中将驱动发光二极管的晶体管的临界电压存储于第一电容，并将第一数据电压存储于第二电容。在第一显示图框时间通过第一电容存储的临界电压进行补偿。在第二显示图框时间中将第二数据电压存储于第二电容，并且仍利用第一显示图框时间时存储在第一电容的临界电压进行补偿。本公开文件公开的像素结构及其驱动方法可带来较佳的显示亮度，并且，不频繁进行重置与补偿，使控制信号及开关的切换较少，也可节省整体功耗。

Description

像素结构及其驱动方法
技术领域
本公开文件涉及像素结构，尤其涉及一种发光二极管显示面板中的像素结构及其驱动方法。
背景技术
近年来由于显示技术的发展，平面显示器已广泛地被使用在日常生活当中。其中，主动式有机发光二极管显示器(Active Matrix OLED，AMOLED)更是因为其高画质、高对比且高反应速度的特性而大受欢迎。
公知的AMOLED面板的每一个像素单元包括两个晶体管(如写入晶体管与驱动晶体管)、像素电容以及有机发光二极管。当像素结构中的写入晶体管被扫描信号导通时，数据信号被读入并暂存于像素电容中，此时驱动晶体管所产生供发光二极管发光的驱动电流可由下列公式得出：
I = 1 2 β ( Vgs - Vth ) 2
上式中，I代表驱动电流，β为常数，Vgs为驱动晶体管的栅/源极电位差，Vth为驱动晶体管的临界电压。
由于在不同像素单元中的驱动晶体管会因为制造过程的变异，可能具有不同的临界电压，使得不同像素单元的驱动电流会因此产生差异，导致有机发光二极管发光亮度不一致。
其次，当有机发光二极管经过一段时间操作之后，其电性特性容易发生改变。随着面板上各个像素单元的点亮状况不同(如高亮度、低亮度、长时间点亮或间歇点亮等)，各自的有机发光二极管的特性衰变程度不一致，亦可能造成发光亮度不一致。
再者，随着面板尺寸放大，提供给像素单元的电力信号(如系统电压OVDD)需经过较长距离的信号线。随着信号线拉长，线路内阻逐渐提高，导致提供至像素单元的电流值逐渐下降，亦可能造成发光亮度不一致。
发明内容
为克服现有技术中的缺陷，依据本公开文件的一实施态样，其公开一种像素结构包含第一电容、第二电容、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管以及发光二极管。第二电容的第一端电耦接第一电容的第二端。第一晶体管的第一端用以接收第一参考电压、第一晶体管的栅极端用以接收一第一控制信号、以及第一晶体管的第二端电耦接该第一电容的第一端。第二晶体管的第一端用以接收一第二参考电压、第二晶体管的栅极端用以接收一第二控制信号、以及第二晶体管的第二端电耦接于第一电容的第二端与第二电容的第一端之间。第三晶体管的第一端用以接收第一电压源、以及第三晶体管的栅极端用以接收一发光信号。第四晶体管的第一端电耦接第三晶体管的第二端、第四晶体管的栅极端电耦接该第一电容的第一端、以及第四晶体管的第二端电耦接第二电容的第二端。第五晶体管的第一端电耦接于第一电容的第二端与第二电容的第一端之间、第五晶体管的栅极端用以接收第一控制信号、第五晶体管的第二端电耦接第二电容的第二端。第六晶体管的第一端电耦接第二电容的第二端、第六晶体管的栅极端用以接收扫描信号、以及第六晶体管的第二端用以接收数据信号。发光二极管的第一端电耦接第四晶体管的第二端、以及发光二极管的第二端用以接收第二电压源。
依据本公开文件的另一实施态样，其公开一种像素结构包含发光二极管、第四晶体管、第一电容、第二电容、第二晶体管、第六晶体管以及第三晶体管。发光二极管的第二端用以接收第二电压源。第四晶体管的第二端电性耦接发光二极管的第一端，用以根据第四晶体管的栅极端与第二端的电位差控制流过发光二极管的电流。第一电容的第一端电耦接至第四晶体管的栅极端，第一电容用以存储第四晶体管的临界电压。第二电容的第一端电耦接第一电容的第二端。第二晶体管的第一端用以接收第二参考电压、第二晶体管的栅极端用以接收一第二控制信号、以及第二晶体管的第二端电耦接于该第一电容的第二端，第二晶体管用以根据第二控制信号在第一电容的第一端浮接时，控制第一电容的第二端的电压使其由第一电位改变为第二电位，并且根据第二电位与第一电位的差值调整第一电容的第一端的电压。第六晶体管的第一端其电耦接第二电容的第二端、第六晶体管的栅极端用以接收扫描信号、以及第六晶体管的第二端用以接收数据信号，第六晶体管用以在第一电容的第一端浮接时，根据数据信号控制第二电容的第二端的电压。第三晶体管的第一端用以接收第一电压源，第三晶体管用以在第一电容的第一端浮接时，导通第一电压源与第四晶体管之间的电流传递路径。
依据本公开文件的另一实施态样，其公开一种像素结构的驱动方法，用以驱动上述像素结构，驱动方法包含：于第一显示图框时间的第二时段内，将第四晶体管的临界电压存储于第一电容；于第二时段后的第一显示图框时间的第三时段内，关闭该第一晶体管，由第二控制信号以及扫描信号导通第二晶体管以及第六晶体管，且经由第六晶体管提供数据信号于第一显示图框时间的第一数据电压，将第二参考电压与第一数据电压的差值存储于第二电容；以及，于第三时段后的第一显示图框时间的第四时段内，关闭第二晶体管以及第六晶体管，以第一电容与第二电容串连所存储的加总电压差驱动第四晶体管，使第四晶体管产生第一驱动电流至发光二极管。
本公开文件公开的像素结构及其驱动方法可带来较佳的显示亮度，并且，不频繁进行重置与补偿，使控制信号及开关的切换较少，也可节省整体功耗。
附图说明
为让本申请能更明显易懂，附图的说明如下：
图1显示根据本公开文件中一种像素结构的示意图；
图2显示根据本公开文件的一实施例中一种驱动方法的方法流程图；
图3显示像素结构及其驱动方法在多个显示图框时间中的时序示意图；
图4A显示像素结构及其驱动方法在第一显示图框时间中相关信号的波形示意图；
图4B显示像素结构及其驱动方法在第二显示图框时间中相关信号的波形示意图；
图5显示在第一显示图框时间的重置阶段中像素结构的电路操作示意图；
图6显示在第一显示图框时间的补偿阶段中像素结构的电路操作示意图；
图7显示在第一显示图框时间的数据写入阶段中像素结构的电路操作示意图；以及
图8显示在第一显示图框时间的发光阶段中像素结构的电路操作示意图。
为让本公开内容能更明显易懂，所附符号的说明如下：
100：像素结构
121：第一晶体管
122：第二晶体管
123：第三晶体管
124：第四晶体管
125：第五晶体管
126：第六晶体管
141：第一电容
142：第二电容
160：发光二极管
200：驱动方法
S201～S206：步骤
具体实施方式
以下将以图式及详细叙述清楚说明本公开内容的精神，任何本领域技术人员在了解本公开内容的较佳实施例后，当可由本公开内容所教示的技术，加以改变及修饰，其并不脱离本公开内容的精神与范围。
请参阅图1，其显示根据本公开文件中一种像素结构100的示意图。实际应用中，主动式有机发光二极管显示器(Active Matrix OLED，AMOLED)显示面板包含多个图1的实施例所示的像素结构100，每一个像素结构100用以显示整个画面中的一个像素单元(pixel)。
如图1所示，像素结构100包含第一晶体管121、第二晶体管122、第三晶体管123、第四晶体管124、第五晶体管125、第六晶体管126、第一电容141、第二电容142以及发光二极管160。于图1所示的实施例中，像素结构100为包含六个晶体管及两个电容(6T2C)的像素架构，但本公开文件并不以此为限。
如图1所示，第一电容141的第一端电耦接至第四晶体管124的栅极端，第一电容141的第二端通过第五晶体管125电耦接至第四晶体管124的第二端。第二电容142的第一端电耦接第一电容141的第二端。
第一晶体管121的第一端(其中一个源/漏极端)用以接收第一参考电压Vref。第一晶体管121的栅极端用以接收第一控制信号COM。第一晶体管121的第一端(另一源/漏极端)电耦接第一电容141的第一端以及第四晶体管124的栅极端。
第二晶体管122的第一端(其中一个源/漏极端)用以接收第二参考电压Vho。第二晶体管122的栅极端用以接收第二控制信号ISO。第二晶体管122的第二端(另一个源/漏极端)其电耦接于第一电容141的第二端与第二电容142的第一端之间。
第三晶体管123的第一端(其中一个源/漏极端)用以接收第一电压源OVDD，第三晶体管123的栅极端用以接收发光信号EM，第三晶体管123的第二端(另一个源/漏极端)用以电耦接至第四晶体管124的第一端。
第四晶体管124的第一端(于实施例中为漏极端)电耦接第三晶体管123的第二端，第四晶体管124的栅极端电耦接第一电容141的第一端，第四晶体管124的第二端(于实施例中为源极端)电耦接第二电容142的第二端、第五晶体管125以及发光二极管160。
第五晶体管125的第一端(其中一个源/漏极端)电耦接于第一电容141的第二端与第二电容142的第一端之间，第五晶体管125的栅极端用以接收第一控制信号COM，第五晶体管125的第二端(另一个源/漏极端)电耦接第二电容142的第二端。
第六晶体管126的第一端(其中一个源/漏极端)电耦接第二电容142的第二端，第六晶体管126的栅极端用以接收扫描信号SCAN，第六晶体管126的第二端(另一个源/漏极端)用以接收数据信号DATA。
发光二极管160的第一端电耦接第四晶体管124的源极端。发光二极管160的第二端用以接收第二电压源OVSS。
于图1的实施例中，第四晶体管124用以根据第四晶体管124的栅极端与第二端(源极端)的电位差Vgs控制流过发光二极管160的电流ID。第一电容用以存储第四晶体管124其栅极端与第二端(源极端)之间的临界电压(threshold voltage,Vth)。
当第一电容141的第一端浮接时，第二晶体管122用以根据第二控制信号ISO(于此实施例中，第二控制信号ISO作为隔离控制信号)控制第一电容141的第二端的电压使其由电位改变，并且根据电位改变的差值调整第一电容141的第一端的电压。当第一电容141的第一端浮接时，第六晶体管126用以根据数据信号DATA控制第二电容142的第二端的电压。第三晶体管根据发光信号EM用以导通第一电压源OVDD与第四晶体管124之间的电流传递路径。
于上述实施例中，第一电压源OVDD例如为系统高电压源(例如为5伏特)；第二电压源OVSS例如为系统低电压源(例如为0伏特)；第一参考电压Vref与第二参考电压Vho为固定电压准位的参考电压信号，其中，第一参考电压Vref与第二参考电压Vho的固定电压准位介于第一电压源OVDD与第二电压源OVSS之间。
并且，于上述实施例中，第二控制信号ISO(第二晶体管122的栅极端所接收的隔离控制信号)、扫描信号SCAN、数据信号DATA与发光信号EM为用以控制像素结构100操作模式的驱动信号，各自具备有特定的驱动波形。
请一并参阅图2、图3、图4A、图4B、图5至图8。图2显示根据本公开文件的一实施例中一种驱动方法200的方法流程图，驱动方法200用以驱动如图1实施例中所示的像素结构100。图3显示像素结构100及其驱动方法200在多个显示图框时间中的时序示意图。图4A显示像素结构100及其驱动方法200在第一显示图框时间Frame1中相关信号的波形示意图，包含第二控制信号ISO、扫描信号SCAN、数据信号DATA与发光信号EM等信号的波形。图4B显示像素结构100及其驱动方法200在第二显示图框时间Frame2中相关信号的波形示意图。图5至图8分别显示在第一显示图框时间Frame1的重置阶段Prst1、补偿阶段Pcomp1、数据写入阶段Pdata1以及发光阶段Pem1中像素结构100的电路操作示意图。
驱动方法200在不同显示图框时间时提供不同的数据信号DATA给像素结构100，以显示不同的画面。图3示意性显示第一显示图框时间Frame1、第二显示图框时间Frame2、第三显示图框时间Frame3…至第K显示图框时间FrameK。
如图3及图4所示，第一显示图框时间Frame1中驱动方法200分四个时段驱动如图1实施例中所示的像素结构100。第一显示图框时间Frame1包含的四个时段依序分别为重置阶段Prst1、补偿阶段Pcomp1、数据写入阶段Pdata1以及发光阶段Pem1。
如图2所示，驱动方法200在第一显示图框时间Frame1的重置阶段Prst1时执行步骤S201，通过第一参考电压Vref与第二参考电压Vho重置第一电容141的第一端与第二端的电压。
进一步说明步骤S201，如图4A及图5所示，在第一显示图框时间Frame1的重置阶段Prst1时，第一控制信号COM以及第二控制信号ISO为高准位(H)，通过第一控制信号COM以及第二控制信号ISO导通晶体管121、晶体管125以及晶体管122，如此一来，第一参考电压Vref通过晶体管121重置第一电容141的第一端的电压。第二参考电压Vho通过晶体管122重置第一电容141的第二端的电压。同时，晶体管126因低准位的扫描信号SCAN而关断(在图5至图8中以虚线表示晶体管关断)。晶体管126与晶体管125用以重重置第二电容142的第二端。
在重置阶段Prst1时，晶体管124的栅极电位Vg等于第一参考电压Vref，晶体管124的源极电位Vs等于第二参考电压Vho，第一电容141与第二电容142之间端点电位Va等于第二参考电压Vho。
如图2所示，驱动方法200在第一显示图框时间Frame1的补偿阶段Pcomp1时执行步骤S202，将晶体管124其栅极端与第二端(源极端)之间的临界电压(threshold voltage,Vth)存储于第一电容141。
进一步说明步骤S202，如图4A及图6所示，在第一显示图框时间Frame1的补偿阶段Pcomp1时，第一控制信号COM维持高准位，第二控制信号ISO切换为低准位将晶体管122关断，使源极电位Vs与端点电位Va浮接，栅极电位Vg固定为第一参考电压Vref。通过晶体管124的放电，使得源极电位Vs逐渐趋近于(Vref-Vth)，其中Vth为晶体管124的临界电压，图中未示。由于第一电容141第一端电压固定为Vref，第一电容141第二端电压为(Vref-Vth)，使得晶体管124其栅极端与源极端之间的临界电压存储于第一电容141的两端。此时，晶体管122与晶体管126为关断(在图6中以虚线表示)。
在补偿阶段Pcomp1时，晶体管124的栅极电位Vg等于第一参考电压Vref，晶体管124的源极电位Vs等于(Vref-Vth)，第一电容141与第二电容142之间端点电位Va等于参考电压(Vref-Vth)，其中Vth为晶体管124的临界电压。
如图2所示，驱动方法200在第一显示图框时间Frame1的数据写入阶段Pdata1时执行步骤S203，将第二参考电压Vho与第一数据电压VD1的差值存储于第二电容142。
进一步说明步骤S203，如图4A及图7所示，在第一显示图框时间Frame1的数据写入阶段Pdata1时，第一控制信号COM切换为低准位将晶体管121与晶体管125关断，使栅极电位Vg浮接。第二控制信号ISO切换为高准位导通晶体管122，使得端点电位Va的电压使其由原本的第一电位(即Vref-Vth)改变为第二电位(即第二参考电压Vho)，并且根据第二电位与第一电位差值通过第一电容141的耦合效果，改变第一电容141第一端的电压。此时，第一电容141第一端的电压(即栅极电位Vg)等于(Vho+Vth)。扫描信号SCAN切换为高准位将数据信号DATA送至源极电位Vs。如图4A所示，此时接收的数据信号DATA为第一显示图框时间Frame1的第一数据电压VD1。发光信号EM切换为低准位关断晶体管123。此时，晶体管121、晶体管123与晶体管125为关断(在图7中以虚线表示)。
在数据写入阶段Pdata1时，晶体管124的栅极电位Vg等于(Vho+Vth)，其中Vth为晶体管124的临界电压，晶体管124的源极电位Vs等于第一数据电压VD1，第一电容141与第二电容142之间端点电位Va等于第二参考电压Vho。藉此，将第二参考电压Vho与第一数据电压VD1的差值存储于第二电容142的两端。
如图2所示，驱动方法200在第一显示图框时间Frame1的发光阶段Pem1时执行步骤S204，以第一电容141与第二电容142串连所存储的加总电压差驱动晶体管124，使晶体管124产生第一驱动电流(如图1中所示的驱动电流ID)至发光二极管160，此时的第一驱动电流的大小大致上由第一数据电压VD1决定。
进一步说明步骤S204，如图4A及图8所示，在第一显示图框时间Frame1的发光阶段Pem1时，扫描信号SCAN切换为低准位关断晶体管126。第二控制信号ISO切换为低准位关断晶体管122。第一控制信号COM维持为低准位将晶体管121与晶体管125关断。此时，以第一电容141与第二电容142串连所存储的加总电压差，驱动晶体管124的栅极端，使晶体管124产生第一驱动电流(如图1及图8中所示的驱动电流ID)至发光二极管160。此时，晶体管121、晶体管122、晶体管125与晶体管126为关断(在图8中以虚线表示)。
在发光阶段Pem1时，晶体管124的源极电位Vs等于(OVSS+Voled)，其中Voled为发光二极管160操作时两端的跨压。端点电位Va等于(OVSS+Voled+Vho-VD1)，其中第二参考电压Vho与第一数据电压VD1的差值(Vho-VD1)存储于第二电容142的两端。晶体管124的栅极电位Vg为(OVSS+Voled+Vho-VD1+Vth)，其中Vth存储于第一电容141的两端。
如此一来，晶体管124的栅极端与源极端的电位差Vgs等于(Vho-VD1+Vth)。因此，晶体管124所产生供发光二极管160发光的驱动电流ID可由下列公式得出：
I D = 1 2 β ( Vgs - Vth ) 2 = 1 2 β ( Vho - VD 1 ) 2
β为常数，Vgs为晶体管124的栅/源极电位差，Vth为晶体管124的临界电压。
也就是说，发光阶段Pem1时驱动电流ID仅与固定大小的第二参考电压Vho以及第一数据电压VD1有关，与晶体管124的临界电压Vth无关，藉此达到补偿工艺所造成临界电压Vth差异的效果。
如图2所示，驱动方法200在第二显示图框时间Frame2中包含数据写入阶段Pdata2与发光阶段Pem2，或者说第二显示图框时间Frame2可以由数据写入阶段Pdata2与发光阶段Pem2所组成。驱动方法200在第二显示图框时间Frame2的第二数据写入阶段Pdata2执行步骤S205，将第二参考电压Vho与第二数据电压VD2的差值存储于第二电容142。
进一步说明步骤S205，如图4B所示(可一并参见图7)，在第二显示图框时间Frame2的数据写入阶段Pdata2时，第一控制信号COM切换为低准位将晶体管121与晶体管125关断，使栅极电位Vg浮接。第二控制信号ISO切换为高准位导通晶体管122，使得端点电位Va的电压使其由原本的第一电位(即Vref-Vth)改变为第二电位(即第二参考电压Vho)，并且根据第二电位与第一电位差值通过第一电容141的耦合效果，改变第一电容141第一端的电压。此时，第一电容141第一端的电压(即栅极电位Vg)等于(Vho+Vth)。扫描信号SCAN切换为高准位将数据信号DATA送至源极电位Vs。如图4B所示，此时接收的数据信号DATA为第二显示图框时间Frame2的第二数据电压VD2。发光信号EM切换为低准位关断晶体管123。此时，晶体管121、晶体管123与晶体管125为关断(在图7中以虚线表示)。
在数据写入阶段Pdata2时，晶体管124的栅极电位Vg等于(Vho+Vth)，其中Vth为晶体管124的临界电压，晶体管124的源极电位Vs等于第二数据电压VD2，第一电容141与第二电容142之间端点电位Va等于第二参考电压Vho。藉此，将第二参考电压Vho与第二数据电压VD2的差值存储于第二电容142的两端。
如图2所示，驱动方法200在第二显示图框时间Frame2的发光阶段Pem2时执行步骤S206，以第一电容141与第二电容142串连所存储的加总电压差驱动晶体管124，使晶体管124产生第二驱动电流(如图1及图8中所示的驱动电流ID)至发光二极管160，除此的外，第二显示图框时间Frame2的发光阶段Pem2中第二驱动电流的大小大致上由第二数据电压VD2决定。也就是说，第二驱动电流可不同于第一驱动电流，藉此在不同显示图框时间下产生使发光二极管160产生不同的亮度。
进一步说明步骤S206，如图4B(可一并参见图8)，在第二显示图框时间Frame2的发光阶段Pem2时，扫描信号SCAN切换为低准位关断晶体管126。第二控制信号ISO切换为低准位关断晶体管122。第一控制信号COM维持为低准位将晶体管121与晶体管125关断。此时，以第一电容141与第二电容142串连所存储的加总电压差，驱动晶体管124的栅极端，使晶体管124产生第二驱动电流(如图1及图8中所示的驱动电流ID)至发光二极管160。
在发光阶段Pem2时，晶体管124的源极电位Vs等于(OVSS+Voled)，其中Voled为发光二极管160操作时两端的跨压。端点电位Va等于(OVSS+Voled+Vho-VD2)，其中第二参考电压Vho与第二数据电压VD2的差值(Vho-VD2)存储于第二电容142的两端。晶体管124的栅极电位Vg为(OVSS+Voled+Vho-VD2+Vth)，其中Vth存储于第一电容141的两端。
如此一来，晶体管124的栅极端与源极端的电位差Vgs等于(Vho-VD2+Vth)。因此，晶体管124所产生供发光二极管160发光的第二驱动电流可由下列公式得出：
I D = 1 2 β ( Vgs - Vth ) 2 = 1 2 β ( Vho - VD 2 ) 2
β为常数，Vgs为晶体管124的栅/源极电位差，Vth为晶体管124的临界电压。也就是说，发光阶段Pem2时第二驱动电流仅与固定大小的第二参考电压Vho以及第二数据电压VD2有关。
除此之外，如上述实施例所述，第一显示图框时间Frame1包含重置阶段Prst1、补偿阶段Pcomp1、数据写入阶段Pdata1以及发光阶段Pem1等四个阶段，第一电容141用以于第一显示图框时间Frame1的补偿阶段Pcomp1存储晶体管124的临界电压Vth，第二电容142用以于数据写入阶段Pdata1存储第二参考电压Vho与第一数据电压VD1的差值。
于第二显示图框时间Frame2则不再重复进行重置阶段与补偿阶段，第二显示图框时间Frame2仅包含数据写入阶段Pdata2以及发光阶段Pem2等两个阶段。第二电容142用以于数据写入阶段Pdata2存储第二参考电压Vho与第二数据电压VD2的差值。第二显示图框时间Frame2与第一显示图框时间Frame1共用于补偿阶段Pcomp1时存储于第一电容141的临界电压Vth。如此一来，于第二显示图框时间Frame2便不需要进行重置阶段与补偿阶段。因此，在每个显示图框时间相同的情形下，第二显示图框时间Frame2中的发光阶段Pem2的时间可以长于具有重置阶段Prst1补偿阶段Pcomp1的第一显示图框时间Frame1的发光阶段Pem1。
于第二显示图框时间Frame2后的多个后续显示图框时间(如图2所示的第三显示图框Frame3，依此类推)中，将每一后续显示图框时间的数据信号的数据电压依序写入第二电容142，并驱动第四晶体管124，使第四晶体管124产生每一后续显示图框时间的各自驱动电流至发光二极管160。
如图2所示的一实施例中，第三显示图框Frame3仅包含数据写入阶段Pdata3以及发光阶段Pem3等两个阶段。在数据写入阶段Pdata3写入不同的数据电压，便可完成发光显示的效果，类似于依不同的数据电压重复步骤S205与S206。第三显示图框Frame3亦与第一显示图框Frame1共用于补偿阶段Pcomp1时存储于第一电容141的临界电压Vth。
依此类推，依不同的数据电压持续重复步骤S205与S206，直到存储于第一电容141的临界电压Vth逐渐衰减，使补偿晶体管124的效果下降时，则再采用分为四个阶段的显示图框，类似再次执行步骤S201至步骤S204以再次设定存储于第一电容141的临界电压Vth。例如，第K显示图框FrameK恢复包含重置阶段PrstK、补偿阶段PcompK、数据写入阶段PdataK以及发光阶段PemK等四个阶段。K为三以上的任意正整数。K的选择视第一电容141存储的临界电压Vth的衰减速率而定，于一实施例中，K可选择为9，也就是说，每八个连续的显示图框仅须补偿一次，在八个连续的显示图框中皆共用同一次补偿存储的临界电压Vth。
因为第二显示图框Frame2、第三显示图框Frame3…等显示图框中不需要耗费时间进行重置与补偿，因此可具备较长的发光时间，如此一来，像素结构100及其驱动方法200可带来较佳的显示亮度。并且，不频繁进行重置与补偿，使控制信号及开关的切换较少，也可节省整体功耗。
综上所述，本公开文件提出的像素结构及其驱动方法利用不同的电容分别存储驱动晶体管的临界电压以及数据电压，在不同的显示图框中仅需更新其中一个电容存储的数据电压，而多个显示图框可共用同一次存储的临界电压进行补偿。
虽然本申请已以实施例公开如上，然其并非用以限定本申请，任何本领域技术人员，在不脱离本申请的精神和范围内，当可作各种的更动与润饰，因此本申请的保护范围当视所附的权利要求所界定的为准。

Claims (11)

1.一种像素结构，包含：
一第一电容，具有一第一端与一第二端；
一第二电容，具有一第一端与一第二端，该第一端电耦接该第一电容的第二端；
一第一晶体管，具有一第一端用以接收一第一参考电压、一栅极端用以接收一第一控制信号、以及一第二端其电耦接该第一电容的第一端；
一第二晶体管，具有一第一端用以接收一第二参考电压、一栅极端用以接收一第二控制信号、以及一第二端其电耦接于该第一电容的第二端与该第二电容的第一端之间；
一第三晶体管，具有一第一端用以接收一第一电压源、一栅极端用以接收一发光信号、以及一第二端；
一第四晶体管，具有一第一端其电耦接该第三晶体管的第二端、一栅极端其电耦接该第一电容的第一端、以及一第二端其电耦接该第二电容的第二端；
一第五晶体管，具有一第一端其电耦接于该第一电容的第二端与该第二电容的第一端之间、一栅极端用以接收该第一控制信号、以及一第二端其电耦接该第二电容的第二端；
一第六晶体管，具有一第一端其电耦接该第二电容的第二端、一栅极端用以接收一扫描信号、以及一第二端用以接收一数据信号；以及
一发光二极管，具有一第一端其电耦接该第四晶体管的第二端、以及一第二端用以接收一第二电压源。
2.如权利要求1所述的像素结构，其中该第一电容用以于一第一显示图框时间内的一补偿阶段存储该第四晶体管的一临界电压，该第二电容用以于该第一显示图框时间内在该补偿阶段之后的一第一数据写入阶段存储该第二参考电压与该数据信号的一第一数据电压的差值；以及
该第二电容用以于一第二显示图框时间内的一第二数据写入阶段存储该第二参考电压与该数据信号的一第二数据电压的差值，该第一电容还用以于该第二数据写入阶段保持该补偿阶段时存储于该第一电容的该临界电压。
3.一种像素结构，包含：
一发光二极管，具有一第一端及一第二端，其第二端用以接收一第二电压源；
一第四晶体管，具有一第一端、一栅极端及一第二端，该第四晶体管的第二端电性耦接该发光二极管的第一端，用以根据该第四晶体管的栅极端与第二端的电位差控制流过该发光二极管的电流；
一第一电容，具有一第一端与一第二端，该第一电容的第一端电耦接至该第四晶体管的栅极端，该第一电容用以存储该第四晶体管的临界电压；
一第二电容，具有一第一端与一第二端，该第二电容的第一端电耦接该第一电容的第二端，该第二电容的第二端电耦接该发光二极管的第一端；
一第二晶体管，具有一第一端用以接收一第二参考电压、一栅极端用以接收一第二控制信号、以及一第二端其电耦接于该第一电容的第二端，该第二晶体管用以根据该第二控制信号在该第一电容的第一端浮接时，控制该第一电容的第二端的电压使其由一第一电位改变为一第二电位，并且根据该第二电位与该第一电位的差值调整该第一电容的第一端的电压；
一第六晶体管，具有一第一端其电耦接该第二电容的第二端、一栅极端用以接收一扫描信号、以及一第二端用以接收一数据信号，该第六晶体管用以在该第一电容的第一端浮接时，根据该数据信号控制该第二电容的第二端的电压；以及
一第三晶体管，具有一第一端用以接收一第一电压源，该第三晶体管用以在该第一电容的第一端浮接时，导通该第一电压源与该第四晶体管之间的电流传递路径。
4.如权利要求3所述的像素结构，还包含：
一第一晶体管，具有一第一端用以接收一第一参考电压、一栅极端用以接收一第一控制信号、以及一第二端其电耦接该第一电容的第一端；以及
一第五晶体管，该第五晶体管的一第一端及一第二端分别电耦接于该第一电容的第二端与该第四晶体管的第二端，该第五晶体管用以使该第一电容的两端的电压差为该第四晶体管的临界电压；
其中该发光二极管为一有机发光二极管。
5.一种像素结构的驱动方法，用以驱动如权利要求1所述的像素结构，该驱动方法包含：
于一第一显示图框时间的一第二时段内，将该第四晶体管的一临界电压存储于该第一电容；
于该第二时段后的该第一显示图框时间的一第三时段内，关闭该第一晶体管，由该第二控制信号以及该扫描信号导通该第二晶体管以及该第六晶体管，且经由该第六晶体管提供该数据信号于该第一显示图框时间的一第一数据电压，将该第二参考电压与该第一数据电压的差值存储于该第二电容；以及
于该第三时段后的该第一显示图框时间的一第四时段内，关闭该第二晶体管以及该第六晶体管，以该第一电容与该第二电容串连所存储的加总电压差驱动该第四晶体管，使该第四晶体管产生一第一驱动电流至该发光二极管。
6.如权利要求5所述的驱动方法，该驱动方法还包含：
于该第二时段的前的该第一显示图框时间的一第一时段内，通过该第一控制信号以及该第二控制信号导通该第一晶体管、该第五晶体管以及该第二晶体管，进而通过该第一参考电压与该第二参考电压重置该第一电容的第一端与第二端的电压。
7.如权利要求5所述的驱动方法，其中于该第二时段内，该驱动方法关闭该第二晶体管，由该第一控制信号以及该发光信号继续导通该第一晶体管以及该第五晶体管，藉此将该临界电压存储于该第一电容。
8.如权利要求5所述的驱动方法，其中该驱动方法还包含：
于该第四时段后的一第二显示图框时间的一第五时段内，关闭该第一晶体管，由该第二控制信号以及该扫描信号导通该第二晶体管以及该第六晶体管，且经由该第六晶体管提供该数据信号于该第二显示图框时间的一第二数据电压，将该第二参考电压与该第二数据电压的差值存储于该第二电容；以及
于该第五时段后的该第二显示图框时间的一第六时段内，关闭该第二晶体管以及该第六晶体管，以该第一电容与该第二电容串连所存储的加总电压差驱动该第四晶体管，使该第四晶体管产生一第二驱动电流至该发光二极管；
其中该发光二极管在该第二显示图框时间中的发光时间长于该发光二极管在该第一显示图框时间中的发光时间。
9.如权利要求8所述的驱动方法，其中该驱动方法于该第二显示图框时间中进行该第五时段与该第六时段的步骤中，当该第二显示图框时间驱动该第三晶体管时，共用该第一显示图框时间中该第二时段内存储于该第一电容的该临界电压。
10.如权利要求8或9所述的驱动方法，该驱动方法还包含：
于该第二显示图框时间后的多个后续显示图框时间中，将每一后续显示图框时间的该数据信号的数据电压依序写入该第二电容，并驱动该第四晶体管，使该第四晶体管产生每一后续显示图框时间的驱动电流至该发光二极管。
11.如权利要求8或9所述的驱动方法，该驱动方法还包含：于该第二显示图框时间之后的一第K显示图框时间中，当该第一电容的电压差已衰减至偏离该第四晶体管的该临界电压，将该第四晶体管的该临界电压再次存储于该第一电容，其中K为三以上的正整数。
CN201410046358.8A 2013-11-12 2014-02-10 像素结构及其驱动方法 Active CN103745690B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102141114A TWI594221B (zh) 2013-11-12 2013-11-12 像素結構及其驅動方法
TW102141114 2013-11-12

Publications (2)

Publication Number Publication Date
CN103745690A true CN103745690A (zh) 2014-04-23
CN103745690B CN103745690B (zh) 2015-12-30

Family

ID=50502703

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410046358.8A Active CN103745690B (zh) 2013-11-12 2014-02-10 像素结构及其驱动方法

Country Status (3)

Country Link
US (1) US9153173B2 (zh)
CN (1) CN103745690B (zh)
TW (1) TWI594221B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104464641A (zh) * 2014-12-30 2015-03-25 昆山国显光电有限公司 像素电路及其驱动方法和有源矩阵有机发光显示装置
US9773449B2 (en) 2014-09-24 2017-09-26 Au Optronics Corp. Pixel circuit with organic light emitting diode
CN109712570A (zh) * 2019-03-08 2019-05-03 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示装置
CN111179839A (zh) * 2019-08-13 2020-05-19 友达光电股份有限公司 像素电路及其驱动方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI512707B (zh) * 2014-04-08 2015-12-11 Au Optronics Corp 畫素電路及採用此畫素電路之顯示裝置
CN104700783B (zh) * 2015-04-03 2018-09-11 合肥鑫晟光电科技有限公司 像素驱动电路的驱动方法
TWI641898B (zh) * 2016-06-04 2018-11-21 友達光電股份有限公司 像素電路及像素電路的操作方法
US10877276B1 (en) * 2017-07-12 2020-12-29 Facebook Technologies, Llc Pixel design for calibration compensation
TWI777447B (zh) * 2021-03-10 2022-09-11 友達光電股份有限公司 驅動電路
US20230169902A1 (en) * 2021-12-01 2023-06-01 Innolux Corporation Electronic device

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1716370A (zh) * 2004-06-29 2006-01-04 三星Sdi株式会社 具有压降补偿的发光二极管显示电路
CN101286298A (zh) * 2007-04-10 2008-10-15 三星Sdi株式会社 像素、利用该像素的有机发光显示装置及其驱动方法
US20090244057A1 (en) * 2008-03-26 2009-10-01 Fujifilm Corporation Pixel circuit and display apparatus
CN101916546A (zh) * 2003-08-29 2010-12-15 精工爱普生株式会社 电光学装置、电光学装置的驱动方法以及电子机器
US20110080395A1 (en) * 2009-10-07 2011-04-07 Chung Kyung-Hoon Pixel circuit, organic electro-luminescent display apparatus using the pixel circuit and method of driving the apparatus
US20110102403A1 (en) * 2009-11-03 2011-05-05 Dong-Hwi Kim Pixel and organic light emitting display using the same
CN102654979A (zh) * 2011-03-04 2012-09-05 索尼公司 像素电路、显示面板、显示设备和电子单元
CN102982766A (zh) * 2012-12-10 2013-03-20 友达光电股份有限公司 一种像素补偿电路
CN103383831A (zh) * 2013-02-08 2013-11-06 友达光电股份有限公司 像素结构及其驱动方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7352345B2 (en) * 2004-05-06 2008-04-01 Au Optronics Corporation Driving apparatus and method for light emitting diode display
KR101152120B1 (ko) * 2005-03-16 2012-06-15 삼성전자주식회사 표시 장치 및 그 구동 방법
KR100698699B1 (ko) * 2005-08-01 2007-03-23 삼성에스디아이 주식회사 데이터 구동회로와 이를 이용한 발광 표시장치 및 그의구동방법
TWI321773B (en) * 2006-04-21 2010-03-11 Au Optronics Corp A circuit and method for driving an organic electro-luminescent diode
KR100873076B1 (ko) * 2007-03-14 2008-12-09 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치 및 그의구동방법
KR100911981B1 (ko) * 2008-03-04 2009-08-13 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101056308B1 (ko) 2009-10-19 2011-08-11 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
KR101040806B1 (ko) 2009-12-31 2011-06-14 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
TWI404040B (zh) * 2010-03-10 2013-08-01 Au Optronics Corp 畫素電路與其驅動方法以及所應用之顯示面板與顯示器
KR101683215B1 (ko) 2010-08-10 2016-12-07 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
TW201218163A (en) * 2010-10-22 2012-05-01 Au Optronics Corp Driving circuit for pixels of an active matrix organic light-emitting diode display and method for driving pixels of an active matrix organic light-emitting diode display
TWI415076B (zh) * 2010-11-11 2013-11-11 Au Optronics Corp 有機發光二極體之像素驅動電路
KR101935955B1 (ko) * 2012-07-31 2019-04-04 엘지디스플레이 주식회사 유기발광다이오드 표시장치
KR102024240B1 (ko) * 2013-05-13 2019-09-25 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치와 그의 구동방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101916546A (zh) * 2003-08-29 2010-12-15 精工爱普生株式会社 电光学装置、电光学装置的驱动方法以及电子机器
CN1716370A (zh) * 2004-06-29 2006-01-04 三星Sdi株式会社 具有压降补偿的发光二极管显示电路
CN101286298A (zh) * 2007-04-10 2008-10-15 三星Sdi株式会社 像素、利用该像素的有机发光显示装置及其驱动方法
US20090244057A1 (en) * 2008-03-26 2009-10-01 Fujifilm Corporation Pixel circuit and display apparatus
US20110080395A1 (en) * 2009-10-07 2011-04-07 Chung Kyung-Hoon Pixel circuit, organic electro-luminescent display apparatus using the pixel circuit and method of driving the apparatus
US20110102403A1 (en) * 2009-11-03 2011-05-05 Dong-Hwi Kim Pixel and organic light emitting display using the same
CN102654979A (zh) * 2011-03-04 2012-09-05 索尼公司 像素电路、显示面板、显示设备和电子单元
CN102982766A (zh) * 2012-12-10 2013-03-20 友达光电股份有限公司 一种像素补偿电路
CN103383831A (zh) * 2013-02-08 2013-11-06 友达光电股份有限公司 像素结构及其驱动方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9773449B2 (en) 2014-09-24 2017-09-26 Au Optronics Corp. Pixel circuit with organic light emitting diode
CN104464641A (zh) * 2014-12-30 2015-03-25 昆山国显光电有限公司 像素电路及其驱动方法和有源矩阵有机发光显示装置
WO2016107363A1 (zh) * 2014-12-30 2016-07-07 昆山国显光电有限公司 像素电路及其驱动方法和有源矩阵有机发光显示装置
US10354596B2 (en) 2014-12-30 2019-07-16 Kunshan Go-Visionox Opto-Electronics Co., Ltd. Pixel circuit and drive method therefor, and active matrix organic light-emitting display
CN109712570A (zh) * 2019-03-08 2019-05-03 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示装置
US10885848B2 (en) 2019-03-08 2021-01-05 Chongqing Boe Optoelectronics Technology Co., Ltd. Pixel driving circuit, driving method thereof, and electronic device
CN111179839A (zh) * 2019-08-13 2020-05-19 友达光电股份有限公司 像素电路及其驱动方法

Also Published As

Publication number Publication date
US9153173B2 (en) 2015-10-06
CN103745690B (zh) 2015-12-30
US20150130779A1 (en) 2015-05-14
TW201519196A (zh) 2015-05-16
TWI594221B (zh) 2017-08-01

Similar Documents

Publication Publication Date Title
CN103745690B (zh) 像素结构及其驱动方法
CN103778889B (zh) 有机发光二极管电路及其驱动方法
CN101978415B (zh) 具有以矩阵形式布置的像素的显示面板
KR102570832B1 (ko) Oled 표시 장치 및 그의 구동 방법
US9852687B2 (en) Display device and driving method
CN103700338B (zh) 像素电路及其驱动方法及采用该电路的有机发光显示装置
CN101978414B (zh) 显示像素及向显示像素内的发光元件提供电流的方法
US8878755B2 (en) Organic light-emitting diode display and method of driving same
CN102930821B (zh) 一种像素电路及其驱动方法、显示装置
CN108877611B (zh) 像素驱动电路感测方法及像素驱动电路
CN106448555A (zh) 有机发光显示面板及其驱动方法、有机发光显示装置
KR101572302B1 (ko) 유기발광 표시장치
CN101996582B (zh) 有机发光二极管的像素驱动电路
CN101847363A (zh) 有机发光显示装置
CN101866614A (zh) 像素和使用这种像素的有机发光显示装置
CN103198793A (zh) 像素电路及其驱动方法、显示装置
CN102930820A (zh) 像素驱动电路、显示装置及像素驱动方法
CN101814268A (zh) 一种改善有源矩阵有机发光显示器寿命的像素电路
CN104240634A (zh) 像素结构及显示装置
CN102831858B (zh) 半导体集成电路及其驱动方法
CN105679243A (zh) Amoled像素驱动电路及像素驱动方法
CN202838917U (zh) 像素驱动电路及显示装置
CN113593481B (zh) 显示面板及其驱动方法
CN103971643B (zh) 一种有机发光二极管像素电路及显示装置
CN103578405A (zh) 显示面板、像素驱动电路、驱动像素方法与电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant