CN103714032B - 数据接收器和数据接收方法 - Google Patents

Abstract

本发明提供了一种数据接收器，包括若干个数据输入通道，每个数据输入通道包括，模拟接收前端，用于接收数据源模拟信号；采样模块，用于根据接收到的预定相位的采样时钟将由所述模拟接收前端传送来的数据源模拟信号转换成数字信号；所述数据接收器还包括，内部逻辑处理模块，用于根据预定协议对所述数字信号进行处理；所述数据接收器还包括，一个相位合成模块，用于向所有数据输入通道上的采样模块提供统一的预定相位的采样时钟。本发明提供的数据接收器降低了功耗，避免了不同数据输入通道的跨时钟域处理的过程，简化了数据接收过程。相应地，本发明还提供了一种数据接收方法。

Description

数据接收器和数据接收方法

技术领域

本发明属于数据传输技术领域，尤其涉及一种数据接收器和数据接收方法。

背景技术

传统的嵌入式系统的接收器中通常每个差分信号输入通道对应一个时钟和数据恢复电路CDR和一个相位合成模块PI，其时钟和数据恢复电路CDR通过逻辑控制从相位合成模块PI中选择合适相位的采样时钟来对信号进行采集，然后采集到的信号再通过先进先出FIFO消除不同通道上数据相位的不一致。

该传统的嵌入式系统的数据接收器的架构示意图如图1所示。图1所示的接收器中包括三个差分输入通道，每个通道将其接收到的模拟信号采用独立的时钟和数据恢复电路CDR1～CDR3以及相位合成模块PI1～PI3控制其所在输入通道上的采样模块进行时钟采样，由于不同通道分别采用独立的时钟和数据恢复电路CDR和相位合成模块控制采样时钟，所以每个通道的信号需要分别经过先进先出FIFO来消除各个通道的数据相位的偏差，最后传送给内部逻辑模块CORE进行处理。这种架构虽然可以处理不同类型的信号源，但是这种架构需要多个时钟和数据恢复电路CRD和相位合成模块PI以及先进先出装置FIFO，从而造成数据接收器的内部功耗较大。

发明内容

本发明的发明人经过研究发现，当接收器接收的数据的格式固定时，由于其时钟相位一致，可以采用同一个采样时钟将接收到的模拟信号转换成相位一致的数字信号。有鉴于此，为了降低数据接收器内部的功耗，本发明提供了一种数据接收器和数据接收方法。

为了解决上述技术问题，本发明采用了如下技术方案：

一种数据接收器，包括若干个数据输入通道，每个数据输入通道包括，

模拟接收前端，所述模拟接收前端用于接收数据源模拟信号，其中，每个数据输入通道上接收到的数据源模拟信号具有相同的数据格式；

采样模块，所述采样模块用于根据接收到的预定相位的采样时钟将由所述模拟接收前端传送来的数据源模拟信号转换成数字信号；

所述数据接收器还包括，内部逻辑处理模块，所述内部逻辑处理模块用于根据预定协议对所述数字信号进行处理；

所述数据接收器还包括，

一个相位合成模块，所述相位合成模块用于向所有数据输入通道上的采样模块提供统一的预定相位的采样时钟；

一个锁相环，用于向相位合成模块提供若干个相位差时钟。

较优地，所述相位合成模块根据所述数据接收器外部的配置向所有数据输入通道上的采样模块提供统一的预定相位的采样时钟。

较优地，所述数据接收器还包括一个时钟和数据恢复电路，所述时钟和数据恢复电路用于从所述相位合成模块中选择合适相位的采样时钟，以使相位合成模块向所述数据输入通道上的采样模块提供统一的预定相位的采样时钟。

一种数据接收方法，包括，

接收至少一个数据源模拟信号，所述数据源模拟信号具有相同的数据格式；

根据预定的数字时钟相位将所述数据源信号转换成数字信号；所述预定相位的采样时钟由同一个相位合成模块提供；

根据预定协议对所述数字信号进行处理。

较优地，所述预定相位的采样时钟由数据接收器外部的配置向所有数据输入通道上提供。

相较于现有技术，本发明具有以下有益效果：

本发明提供的数据接收器，应用于每个数据输入通道上接收到的数据源模拟信号为相同的数据格式的情景。由于不同数据输入通道上的信号具有相同的数据格式，因而，本发明提供的数据接收器通过一个相位合成模块向所有数据输入通道上的采样模块提供统一的预定相位的采样时钟以使采样模块将模拟信号转换成具有相同相位的数字信号。因而，在本发明提供的数据接收器中，不管有多少个数据输入通道，其相位合成模块只有一个。相较于现有技术中每个数据输入通道需要配置一个相位合成模块和一个时钟和数据恢复电路的数据接收器，本发明提供的数据接收器降低了功耗，避免了不同数据输入通道的跨时钟域处理的过程，简化了数据接收过程。

同时，由于由采样模块转换成的数字信号具有相同的数字相位，因而无需经过FIFO来消除不同输入通道上的数据相位偏差，因而，相较于现有技术中的数据接收器，本发明提供的数据接收器进一步降低了功耗。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有技术中数据接收器的结构示意图；

图2是本发明实施例一的数据接收器的结构示意图；

图3是本发明实施例二的数据接收器的结构示意图；

图4是本发明实施例提供的数据接收方法流程示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例一

结合图2对本发明实施例一提供的数据接收器进行详细描述。

如图2所示，本发明实施例一提供的数据接收器包括三个数据输入通道，分别为第一数据输入通道T1、第二数据输入通道T2和第三数据输入通道T3，每个数据输入通道上包括一个模拟接收前端和采样模块。具体地，第一数据输入通道T1上包括第一模拟接收前端AFE1和第一采样模块SAMP1，第二数据输入通道T2上包括第二模拟接收前端AFE2和第二采样模块SAMP2，第三数据输入通道T3上包括第三模拟接收前端AFE3和第三采样模块SAMP3。

在所述的三个数据输入通道上，由三个模拟接收前端AFE1至AFE3分别接收的数据源模拟信号具有相同的数据格式，例如可以为有相同源发出的信号。

采样模块SAMP1至SAMP3用于根据其接收到的预定相位的采样时钟将由所述模拟接收前端AFE1至AFE3传送来的数据源模拟信号转换成数字信号。

为了能够将模拟接收前端AFE1至AFE3接收到的模拟信号正确地转换成数字信号，如图2所示，该数据接收器内还包括一个相位合成模块PI，由于本发明实施例的数据接收器的不同输入通道T1至T3上接收到的数据源信号具有相同的数据格式，因此，该数据接收器可以采用同一个相位合成模块PI向不同的输入通道上提供相同相位的采样时钟，以使不同数据输入通道上的采样模块SAMP1至SAMP3将由模拟接收前端AFE1至AFE3传送来的数据模拟信号转换成数字信号。相较于现有技术中每个数据输入通道上均配置有一个相位合成模块，本发明提供的仅设置有一个相位合成模块的数据接收器降低了数据接收器的功耗。

为了控制相位合成模块PI能够向采样模块提供合适的采样时钟相位，如图2所示，该数据接收器内还可以包括一时钟和数据恢复电路CDR，该时钟和数据恢复电路CDR通过逻辑控制相位合成模块PI向所有的采样模块提供合适相位的采样时钟。需要说明的是，所述合适的采样时钟相位能够使采样模块采集到正确的信号，此时，采集的信号没有误码率或者误码率非常低。

在本发明实施例提供的数据接收器内不管具有多少数据输入通道，其内部仅设置有一个时钟和数据恢复电路CDR和一个相位合成模块PI，而在现有技术中的传统数据接收器内每个数据输入通道内均配置有一个时钟和数据恢复电路CDR和一个相位合成模块PI，因此，本发明实施例提供的数据接收器由于减少了其内部的时钟和数据恢复电路CDR和相位合成模块PI的数量，因而降低了数据接收器的功耗。而且，当数据接收器内设置的数据输入通道的数量越多，降低功耗的效果越明显。

此外，本发明实施例提供的数据接收器由于由一个时钟和数据恢复电路CDR和一个相位合成模块PI来控制所有数据输入通道，因而，避免了现有技术中的跨时钟域处理的缺陷。

此外，由于数据接收器的模拟接收端接收到的数据源模拟信号具有相同的数据格式，经由采样模块采集转换到的数字信号的相位相同，所以无需经过FIFO消除不同的数据输入通道的数据相位不一致的缺陷，因此，本发明实施例提供的数据接收器能够免去FIFO的配置，有利于降低数据接收器的功耗。

本发明提供的数据接收器还包括内部逻辑处理模块CORE，该内部逻辑处理模块CORE用于将从不同数据输入通道上输送来的数字信号进行处理。

本发明实施例提供的数据接收器还包括一个锁相环PLL，用于向相位合成模块PI提供多个固定的相位差时钟，以使相位合成模块合成更多个需要的相位差时钟。这是因为锁相环PLL输出的相位个数往往不能满足采样电路的需要，这时就需要相位合成模块PI使用锁相环PLL提供的相位差采样时钟来合成更多相位差时钟。

需要说明的是，本发明实施例所述的数据接收器内的数据输入通道不限于上述所述的三个通道，实际上，只要数据接收器内设置有一个以上的数据输入通道均可实现本发明的发明目的，而且，数据输入通道的数目越多，降低功耗的效果越明显。

需要说明的是，本发明实施例提供的数据接收器可用于HDMI、DP、MHL等接口电路，但也不局限于这些接口电路。

此外，由于本发明提供的数据接收器仅适用于信号源和此接收芯片在同一PCB板级电路，输出信号速率和相位相对固定的情形，当不同的数据输入通道上接收的数据源模拟信号的格式不统一时，上述所述的数据接收器不能使用，因而具有一定的局限性。

实施例一所述的数据接收器通过其内部的时钟和数据恢复电路CDR控制相位合成模块PI向采样模块提供合适相位的采样时钟。由于该时钟和数据恢复电路CDR也会消耗功耗，所以，为了进一步降低数据接收器的功耗，还可以通过数据接收器外部的配置来控制相位合成模块PI向采样模块提供合适相位的采样时钟。具体参见实施例二

实施例二

实施例二所述的数据接收器与实施例一所述的数据接收器有很多相似之处，为了简要起见，本实施例仅对其不同之处进行着重描述，其相似之处，请参见实施例一的描述。

与实施例一所述的数据接收器不同之处在于，如图3所示，本发明实施例二所述的数据接收器内部没有设置时钟和数据恢复电路CDR，而是通过数据接收器外部的手动配置寄存器控制相位合成模块PI向采样模块提供合适的预定相位的采样时钟。更具体地说，在硬件调试过程中，可以根据数据接收器的输入和输出结果来选择一个较为合适的相位的采样时钟提供给采样模块。例如通过人为地调节来使相位合成模块PI向所有的采样模块提供合适相位的采样时钟。也可以通过数据接收器外部的控制装置控制相位合成模块PI向采样模块提供合适相位的采样时钟。

实施例二所述的数据接收器除了具有实施例一所述的数据接收器的优点以外，相较于实施例一所述的数据接收器，能够进一步降低数据接收器的功耗。

基于上述实施例一或实施例二所述的数据接收器，本发明实施例还提供了一种数据接收方法，结合图4对本发明实施例提供的数据接收方法进行详细描述。

如图4所示，本发明实施例提供的数据接收方法包括以下步骤：

S41、接收至少一个数据源模拟信号，所述数据源模拟信号具有相同的数据格式：

数据接收器的模拟接收前端接收数据源模拟信号，由于数据接收器内设置有至少一个数据源模拟信号，所以接收的数据源模拟信号至少为一个。其中，数据源模拟信号具有相同的数据格式。

S42、根据预定相位的采样时钟将所述数据源信号转换成数字信号，所述预定相位的采样时钟由同一个相位合成模块提供：

首先，需要说明的是，所述预定相位的采样时钟由同一个相位合成器PI提供。采样模块根据预定相位的采样时钟将所述数据源模拟信号转换成数字信号。

S43、根据预定协议对所述数字信号进行处理：

由采样模块转换得到的数字信号按照一定的传输规范传输到内部逻辑处理模块CORE，由内部逻辑处理模块CORE根据预定协议对所述数字信号进行处理。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (5)

1.一种数据接收器，包括若干个数据输入通道，每个数据输入通道包括，

模拟接收前端，所述模拟接收前端用于接收数据源模拟信号，其中，每个数据输入通道上接收到的数据源模拟信号具有相同的数据格式；

采样模块，所述采样模块用于根据接收到的预定相位的采样时钟将由所述模拟接收前端传送来的数据源模拟信号转换成数字信号；

所述数据接收器还包括，内部逻辑处理模块，所述内部逻辑处理模块用于根据预定协议对所述数字信号进行处理；

其特征在于，所述数据接收器还包括，

一个相位合成模块，所述相位合成模块用于向所有数据输入通道上的采样模块提供统一的预定相位的采样时钟；

一个锁相环，用于向相位合成模块提供若干个相位差时钟。

2.根据权利要求1所述的数据接收器，其特征在于，所述相位合成模块根据所述数据接收器外部的配置向所有数据输入通道上的采样模块提供统一的预定相位的采样时钟。

3.根据权利要求1所述的数据接收器，其特征在于，所述数据接收器还包括一个时钟和数据恢复电路，所述时钟和数据恢复电路用于从所述相位合成模块中选择合适相位的采样时钟，以使相位合成模块向所述数据输入通道上的采样模块提供统一的预定相位的采样时钟。

4.一种数据接收方法，其特征在于，所述数据接收方法基于权利要求1-3任一项所述的数据接收器，所述数据接收方法包括，

模拟接收前端接收至少一个数据源模拟信号，所述数据源模拟信号具有相同的数据格式；

采样模块根据接收到的预定相位的采样时钟将由所述模拟接收前端传送来的数据源模拟信号转换成数字信号；所述预定相位的采样时钟由同一个相位合成模块提供；

内部逻辑处理模块根据预定协议对所述数字信号进行处理。

5.根据权利要求4所述的数据接收方法，其特征在于，所述预定相位的采样时钟由数据接收器外部的配置向所有数据输入通道上提供。