CN103701032A - Iii/v半导体 - Google Patents

Iii/v半导体 Download PDF

Info

Publication number
CN103701032A
CN103701032A CN201310350579.XA CN201310350579A CN103701032A CN 103701032 A CN103701032 A CN 103701032A CN 201310350579 A CN201310350579 A CN 201310350579A CN 103701032 A CN103701032 A CN 103701032A
Authority
CN
China
Prior art keywords
layer
mole
semiconductor
doping
summation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310350579.XA
Other languages
English (en)
Inventor
B.库纳特
J.科克
S.赖恩哈德
K.沃茨
W.斯托尔茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Philipps Universitaet Marburg
Original Assignee
Philipps Universitaet Marburg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philipps Universitaet Marburg filed Critical Philipps Universitaet Marburg
Publication of CN103701032A publication Critical patent/CN103701032A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/021—Silicon based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0218—Substrates comprising semiconducting materials from different groups of the periodic system than the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/3434—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer comprising at least both As and P as V-compounds

Abstract

本发明的发明名称为III/V半导体。本发明涉及包含基于掺杂Si或掺杂GaP的载体层和安排在所述载体层上并含有成分Gaxlny-NaAsbPcSbd的III/V半导体的单片集成半导体结构，其中x=70-100摩尔%，y=0-30摩尔%，a=0.5-15摩尔%，b=67.5-99.5摩尔%，c=0-32.0摩尔%，以及d=0-15摩尔%。根据本发明，x和y总是合计为100摩尔%，且a、b、c和d总是合计为100摩尔%。x和y的总和与a、b、c和d的总和之比基本上等于1:1。本发明还涉及用于产生所述半导体结构的方法，并涉及用其来产生被单片集成到基于Si或GaP技术的集成电路中的发光二极管和激光二极管，或调制器和检测器结构。

Description

III/V半导体
本申请是中国申请号2006800030072，国际申请日2006年1月26日，国际公布号WO2006/079333，发明名称为“III/V半导体”的分案申请。 
技术领域
本发明涉及一种新的III/V半导体，由这种半导体组成的半导体层，包含这种半导体层的单片集成半导体结构，这种半导体或这种半导体层的使用，以及这种半导体层的产生方法。 
背景技术
在计算机技术领域中，对于结合高可靠性和灵活性的较高的处理及信号传导能力有越来越多的需求。在过去，芯片技术在集成密度和工作速度或周期频率方面取得了快速的发展。随着这种趋势进一步推进，出现了有关快速芯片的连接的问题。在芯片设计中，与高速连接有关的关键方面是可靠性、成本、片上驱动器尺寸以及性能、串扰、信号失真和缺乏灵活性。通过用光电子部件和光学波导来进行芯片之间的连接是对许多连接问题的解决方案。光学连接具有极高的带宽并且对串扰和其他干扰比较不敏感。通过利用光学连接的这些性质，就可能通过光学信道来将高速芯片相互连接，并在连接密度、电流消耗、干扰和串扰方面取得相当大的进步。 
通常，高度集成的电路基于Si技术。然而，硅是间接半导体，因此用Si技术来产生高效光电子部件几乎不可能。然而，高效光电子部件能用III/V半导体技术(例如GaAs技术)产生，因为这些半导体通常是直接半导体，因而高效地发射和吸收光。 
为生产集成电路，通常使用外延工艺。若现在要制作基于Si技术的层和基于III/V半导体技术的层之间的接触，则问题是各材料的晶格常数是不同的(这也适用于GaP衬底而不是Si衬底)。结果是在Si(或GaP)衬底上外延生长III/V半导体期间产生了位错。然而，这种位错在很大程度上影响了整个半导体结构的功能，更多的是因为今天，功能层厚度处于原子尺寸级。在层厚度大的情况下，晶格常数的不同甚至会导致衬底弯曲。原因主要是，在高淀积温度下，III/V半导体的外延生长在Si或GaP半导体上发生，然而，位错在低于淀积温度时就已经开始产生了。如果然后半导体结构冷却到环境温度，则由不同的热膨胀系数导致的晶格常数的不同将导致上述的应力和位错。 
为消除上述问题，已存在各种方法。在文献EP0380815B1中描述了GaAs层能淀积在Si衬底上并在预定位置形成规定的微裂纹，从而避免了(至少减少了)Si衬底的位错。然而，该技术不适于高度集成的电路，因为原子级的微裂纹缺乏可控性。 
文献EP0297483描述了混合集成半导体结构，其中在Si衬底上应用基于Si技术的集成电路。此外，在Si衬底上提供采用GaAs技术的光学有源元件。然而，集成电路和光学有源元件之间的电连接不是由直接接触或由Si衬底建立的，而是由电线连接建立的。该技术也不适合高度集成的电路中的应用。 
从文献DE10355357得知，对于具有基于III/V半导体的光学有源元件的层结构，补偿由晶格常数，例如由遭受张应力的适应层，导致的位错。通过已知范围内的措施，对电性质进行建模也是可能的，从而不能达到的发射波长到目前为止成为可达到的。 
从文献US2004/0135136A1中，多个不同的III/V半导体在本技术领域是已知的，而它们总是不适于在Si衬底上应用的层。对应的考虑应用到文献EP1257026A2，US6233264B1，US2004/0084667A2，Merz等人的IEEProc.–Optoelectron.151(5)：346-351(2004)，US6072196，EP1553670A2，US5825796，Ishizuka等人的Journal of  Crystal Growth272：760-764(2004)，以及US2004/0161009A1。 
在文献EP0896406A2中，描述了GaP或Si衬底上的旋光III/V半导体层(以及其他内容)，并且这些层只包含作为III族成分的In。实际上，这样的层只适于InP衬底并在Si或GaP衬底上产生非预期地许多位错和缺陷。文献US5937274以非常一般的方式描述了不同衬底上的不同的层。 
结果，仍然存在这样的需要(特别是在高度集成的电路领域中)：将基于Si技术和基于III/V半导体的组件或层序列彼此整体互连。 
附图说明
图1示出根据本发明的单片集成半导体结构。 
图2示出通过光致发光激励光谱学来研究根据本发明一个实施例的、具有指的是V族元素的总量的4摩尔%氮、90摩尔%砷以及6摩尔%磷的半导体层的结果。 
图3示出实验HR-XRD分布(图3顶部)与根据动态x射线衍射理论的理论分布(图3底部)的比较。 
图4示出TEM暗场图像。 
图5示出高分辨率TEM图像。 
发明内容
本发明的技术目的 
本发明的一个技术目的是提出用于在Si技术或GaP技术的衬底上提供基于III/V半导体的光学有源元件的方式，其中，基于Si或基于GaP的组件到和从光学有源元件的电信号传导被整体形成，即，通过层的接触，并且几乎不产生位错地在III/V半导体中或在其对下面层的边界面上形成非辐射的复合中心。本发明的另一个技术目的是提出Si衬底或GaP衬底上稳定的发光和激光部件，它们直接接触，即通过层接触。本发明的另一个技术目的是提供直接发射的单片集成半 导体结构，即没有接线范围连接线，来自基于Si技术的处理器电路的数据电流作为光信号。此外，本发明的一个目的是提出单片集成半导体结构，通过该结构，所发出的光信号还能被调制和/或检测。 
发明和实施例的基础 
为实现该技术目的，本发明提出了根据权利要求1的具有Si或GaP衬底和含有成分GaxInyNaAsbPcSbd的III/V半导体的单片集成半导体结构，其中，x=70-100摩尔%，y=0-30摩尔%，a=0.5-15摩尔%，b＝67.5-99.5摩尔%，c=0-32.0摩尔%以及d=0-15摩尔%，其中x和y总量始终是100摩尔%，其中a、b、c和d的总量始终是100摩尔%，并且其中一方面x和y的总量与另一方面a到d的总量之比基本上是1:1。优选地，y=1-30摩尔%，而c=1–32.0摩尔%，以及这种半导体本身。 
在无P系统的情况下，应包含In和/或Sb，因为这些元素最小化(例如P)由N-掺入导致的局部畸变场。 
具有如下成分的III/V半导体是特别优选的： 
a)x=70-100摩尔%，y=0-30摩尔%，a=0.5-10摩尔%，b=70-98.5摩尔%，c=1-29.5摩尔%，或者 
b)x=85-99摩尔%，y=1-15摩尔%，a=0.5-10摩尔%，b=70-98.5摩尔%，c=1-29.5摩尔%，或者 
c)x=85-99摩尔%，y=1-15摩尔%，a=0.5-10摩尔%，b=70-98.5摩尔%，c=0-32摩尔%，d=1-10摩尔%。 
特别地，x=>70-100摩尔%，a=>1.3或>1.7摩尔%(可选地结合y>0或1摩尔%)，c=0-32摩尔%和/或b=60-99.5摩尔%。c=或在4-8摩尔%之间也是优选的。a=4或5.5-11摩尔%也是优选的。 
根据本发明，刻画了混合晶系GaInNAsPSb的半导体类的特征，一方面，由于该成分，可推测地氮和/或磷的加入，能在不导致位错的条件下在GaP和/或Si衬底上产生适于晶格或压应力的层序列。另一方面，从结合磷含量的大于0.5摩尔%的氮浓度开始，由氮与无氮混 合晶系的导带状态在Γ点结合导致的电子能级交互将会发生，这会导致在Γ点基本能隙的有效红移并因而增强GaInNAsPSb材料系统作为直接半导体的特征。例如，对于a=1-10摩尔%，b=60-95摩尔%以及c=2-15摩尔%，优选地a=3-5摩尔%，b=85-95摩尔%和c=4-8摩尔%，将会产生明显小于1.8eV的基本能隙，甚至下降到1.4eV或更小。这使根据本发明的这个半导体系统的成分对能隙的剧烈影响变得清晰。 
详细来说，本发明涉及包含以下层结构的单片集成半导体结构： 
A)基于掺杂或未掺杂Si或GaP的载体层， 
B)作为选择，由掺杂Si、掺杂GaP或掺杂(AlGa)P组成的第一电流传导层， 
C)作为选择，第一适应层，以及 
D)包含根据本发明的半导体层的光学有源元件。 
对于层D)，可接着以下层：E)可选地，第二适应层，以及F)由掺杂Si或掺杂GaP或掺杂(AlGa)P组成的第二电流传导层。在(AlGa)P的情况下，Al的份额可以是20-100摩尔%，Al和Ga的份额总和始终是100摩尔%。层B)可以是p-掺杂或n-掺杂的。假如存在层F)，若层B)是n-掺杂的，则层F)可以是p-掺杂的，反之亦然。 
通常，光学元件具有层结构(D1-D2-D3)n，其中根据本发明，层D2是半导体的量子阱层，层D1和D3是势垒层，并且n=1-15。通过这种光学有源元件，能制造发光二极管以及激光二极管。接着终端层D1或D3中的一个，可提供势垒层D4。可推荐势垒层是具有成分GapInqNrPsAst的半导体，其中p=85-100摩尔%，q=0-15摩尔%，r=0-15摩尔%，s=60-100摩尔%以及t=0-40摩尔%，其中p和q的总和始终是100摩尔%，r、s和t的总和始终是100摩尔%，一方面p和q的总和与另一方面r到t的总和之比基本上是1:1，并且其中势垒层具有优选5-50nm的层厚度。优选的范围是：p=90-100摩尔%，q=0-10摩尔%，r=0-10摩尔%，s=70-100摩尔%以及t=0-30摩尔%。对于层厚度来说，2-20nm的范围是优选的。适应层可以是具有成分GapInqNrPsAst 的半导体，其中p=90-100摩尔%，q=0-10摩尔%，r=0-10摩尔%，s=70-100摩尔%以及t=0-30摩尔%，其中p和q的总和始终是100摩尔%，r、s和t的总和始终是100摩尔%，其中一方面p和q的总和与另一方面r到t的总和之比基本上是1:1，并且适应层具有优选50-500nm的层厚度。 
在根据本发明的单片集成半导体结构中，布置在载体层和光学有源元件之间的电流传导层和/或势垒层可同时是适应层。 
在光学有源元件下面和/或上面，可提供至少一个光学波导层，其被光耦合到光学有源元件。以此方式，数据电流能作为光信号在载体上从发射光学有源元件导向到不同位置的光接收器。可以理解，作为附加或备选，其他元件(比如光纤等)可用于传导光信号。 
发光二极管或垂直发射激光二极管可在层A)和D)之间和/或在层F)之外产生，提供至少一个周期性反射结构。 
优选地，光学有源元件具有700-1100nm范围内的基本发射波长。 
本发明还涉及使用根据本发明的半导体或根据本发明的半导体层来产生发光二极管(LED)，VCSEL(垂直空腔表面发射激光)激光二极管，或VECSEL(垂直外部空腔表面发射激光)激光二极管，以及调制器或检测器结构。 
最后，本发明涉及用于产生根据本发明的半导体层的方法，包括如下步骤：基于掺杂或未掺杂Si或GaP的衬底被引入MOVPE(金属-有机汽相外延)装置，可选地，首先在至少一个外延涂敷步骤中，为衬底的表面分别提供至少一个适应层，一个势垒层，一个电流传导层，一个波导层和/或一个反射结构，载气装载规定浓度的离析物，已装载的载气在被加热到300℃到700℃的范围内的温度的衬底表面上被传导或者在衬底的最上层的表面上暴露规定的持续时间，并且所述离析物的总浓度和暴露的持续时间被相互调整，使得在衬底的表面上或在衬底上的最上层的表面上以给定的层厚度外延形成半导体层。 
优选地，以下离析物被用于MOVPE技术：C1-C5三烷基镓，特 别是三乙基镓(Ga(C2H5)3)和/或三甲基镓(Ga(CH3)3)，作为Ga离析物，C1-C5三烷基铟，特别是三甲基铟(In(CH3)3)，作为In离析物，氨(NH3)，单(C1-C8)烷基肼，特别是叔丁基肼(t-(C4H9)-NH-NH2)和/或1,1-二(C1-C5)烷基肼，特别是1,1-二甲基肼((CH3)2-N-NH2)，作为N离析物，胂(AsH3)和/或C1-C5烷基胂，特别是叔丁基胂(t-(C4H9)-AsH2)，作为As离析物，膦(PH3)和/或C1-C5烷基膦，特别是叔丁基膦(t-(C4H9)-PH2)，作为P离析物，以及C1-C5三烷基锑，特别是三甲基锑((CH3)3Sb)和/或三乙基锑((C2H5)3Sb)，作为Sb离析物，其中C3-C5烷基可以是线形的或支化的。 
优选地，离析物以如下摩尔比率使用：As离析物/III族离析物5-300，P离析物/III族离析物0-500，N离析物/As离析物0.1-10，可选地，Sb离析物/As离析物0-1，其中衬底的表面温度被调整到从500℃到630℃的范围，载气和离析物的总压强被调整到从10到1000hPa或到200hPa的范围，所有离析物的部分压强的总和与载气的部分压强之比在0.005到0.1之间，并且淀积速率是0.1到10μm/h。特别是可使用以下比率：As离析物/III族离析物10-100，例如10-30，P离析物/III族离析物1-100，例如1-10，N离析物/As离析物1-10，例如3-8。表面温度可优选在从500℃到650℃的范围内，特别是550℃到600℃。载气和离析物的总压强可在从20到100hPa的范围内。所有离析物的部分压强与载气的部分压强之比可在从0.01到0.05的范围内。淀积速率可在0.1与5μm/h之间，特别是0.5与3μm/h之间。 
理论上，离析物的精确浓度取决于MOVPE过程中各离析物的热解性质。层的生长速度由III族离析物的浓度决定。基于Ga的各种分解性质并且若可应用In离析物，则本领域技术人员会知道，根据所选的淀积温度(衬底的表面温度)，调整合适的离析物浓度，这将导致在根据本发明的半导体层中各元件的所需III族浓度。由于V族离析物的已知的温度相关的异元汽化或III/V半导体的生长表面的种类，MOVPE淀积中的各个V族离析物浓度应被仔细调整到根据本发明的 半导体层中的所需浓度，该浓度作为过度的所选淀积温度的函数。这对于本领域技术人员来说是容易实现的。对于较高淀积温度或不容易分解的离析物，若适用，则必须选择比前面提到的更高的V/III比率以及更高的N/As比率。对于较低的淀积温度，可相应地使用相反的动作。 
作为MOVPE的备选方案，当然也能使用其他外延方法，诸如也包含气体源时的MBE(分子束外延)，特别是对于V族成分(气体源MBE，GS-MBE)，CBE(化学束外延)或MOMBE(金属-有机分子束外延)。这些方法能通过通常的和本身已知的外延装置来实现，并且必须使用相应适合的和本身已知的离析物和源。相应的条件能由本领域技术人员容易地进行调整。 
用于产生根据本发明的半导体结构的方法在权利要求22到33中进行描述。 
定义 
直接半导体是一种半导体，其中，在能带结构中，价带最大值和导带最小值在同一晶体脉冲向量上彼此相对。与之相反，对于间接半导体，价带最大值和导带最小值不是在同一晶体脉冲向量上彼此相对，而是位于不同的晶体脉冲向量上。 
单片半导体结构是一种结构，其中不同功能的半导体部分的电接触通过(优选是外延的)层直接互相连接来发生。与之相反，在混合半导体结构中，不同功能的半导体部分的电接触通过辅助连接，例如电线连接来实现。 
在n-掺杂的半导体中，由于具有额外价电子的施主原子，电传导由电子实现。对于硅的n-掺杂，例如可使用氮、磷、砷和锑。对于GaP或(AlGa)P半导体的n-掺杂，例如可使用硅和碲。在p-掺杂的半导体中，由于受主原子的结合，电传导通过空穴发生。用于硅的受主是硼、铝、镓和铟。对于GaP或(AlGa)P，可例如使用镁，锌或碳作为受主。 
若施主或受主原子的浓度低于105cm-3，则半导体通常是未掺杂的。掺杂半导体通常具有高于1015cm-3的浓度。 
电流传导层由半导体组成，该半导体被掺杂到某种程度，使得给出足以提供规定电力的传导率。 
根据本发明的III/V半导体通常是压应力的。为了能带结构的晶格适应和建模，提供势垒层，其可以是张应力的。从而，实现III/V半导体的应力的补偿。 
根据本发明的光学有源元件将能量转化成光辐射，并且发出光辐射，调制光辐射和/或吸收光辐射，并将光辐射转化成电信号。对于激光二极管，层周期的数量n通常是1-5。然而对于发光二极管，n可以多达15。对于调制器或检测器结构，n可以实质上更高并具有多达50和更高的值。 
适应层用于在Si衬底或GaP衬底上基于III/V半导体的根据本发明的半导体层或半导体结构的应力的补偿。适应层不贡献光辐射。 
量子阱层也称为量子薄膜。通过与势垒层的两边接触，限制了电荷载流子的移动，并且电荷载流子在外延层的情况中处于一维内含物中(主要在两个空间维上移动)。具有根据本发明的层结构的光学有源元件也称为多量子阱(MQW)结构。通过量子阱层和势垒层之间的外延应力，能影响关于基本带隙的电性质。 
光学波导层在现有技术中是公知的。仅作为例子，参照文献“SemiconductorOptoelectronics：PhysicsandTechnology(半导体光电子学：物理学和技术)”，J.Singh，McGraw-Hill公司，纽约(1995)。 
周期性反射结构是电介质和/或外延(λ/4)多层反射镜。它们是所谓的分布式布拉格反射器(DBR)，反射光学有源元件发出的光并从而代表激光共振器中的高反射端镜。对此，参照文献“Vertical-cavity Surface-emitting Lasers：Design，Fabrication，Characterization and Application(垂直空腔表面发射激光：设计、制作、表征及应用)”，Eds.：C.Wilmsen等人，Cambridge University Press，Cambridge(1999)。 为了电流传导的目的，这样的周期性反射结构还可以是p-掺杂的或n-掺杂的。于是，这样的周期性反射结构同时接受电流传导层的功能。 
根据本发明的III/V半导体在室温下或在工作温度下通常是亚稳的。这意味着由于在相应温度下该情形的热力学过程和现象，应不存在稳定的均相，而是应发生向至少两个不同相的衰变。然而，这个衰变在动力学上是禁止的。为了克服动力学禁止，可能需要高温来起作用，为此，这样的亚稳相只能在相对较低的衬底温度(通常低于700℃)下被外延淀积。在以降低的温度淀积之后，根据本发明的半导体层的退火步骤可在通常700℃到850℃的温度范围内采用，以减少非辐射复合中心。可进行平衡退火步骤，例如直接在MOVPE反应器中进行，以及非平衡方法，例如高速热退火(RTA)。相应的退火温度要选择成使得观察不到向不同相的衰变。 
根据本发明使用的载体层通常是GaP或Si单晶。可理解，这种单晶的表面可用常规方式纯化并为外延淀积作好准备。在该上下文中，参照文献A.Ishizaka等人，Electrochem.Soc.33：666(1986)。 
术语“基本上是1:1”包括范围0.8:1.2-1.2:0.8，特别是0.9:1.1-1.1:0.9，优选0.95:1.05-1.05:0.95，而当然最精确的是1:1。 
本发明的实施例 
示例1：根据本发明的半导体层的产生。 
在通常的预处理之后，Si晶片(制造商：Wacker，维吉尼亚半导体)被置于MOVPE装置(类型AIX200-GFR，制造商Aixtron)中。首先，外延层以常规方式淀积在Si晶片上，如在以下示例中更详细描述的。然后，在因而获得的表面上，淀积根据本发明的III/V半导体的层。为此，惰性气体流(H2)装载各种离析物。使用以下离析物：三甲基镓或三乙基镓，三烷基铟(只要适用)，1,1-二甲基肼，叔丁基胂，叔丁基膦和三甲基锑(只要适用)。所有这些离析物例如可从Akzo Nobel HPMO获得。 
为产生根据本发明的具有示范性成分Ga(N0.037As0.883P0.08)的半导体层，选择以下条件与总反应器压强50hPa：部分压强TEGa(三乙基镓)0.007hPa，TBAs(叔丁基胂)0.142hPa，TBP(叔丁基膦)0.035hPa和UDMHy(二甲基肼)0.85hPa。从中产生以下比率：比率As/Ga是20，比率P/Ga是5，以及比率N/As是6。 
具有总压强50hPa的已装载H2载气然后在加热到575℃的经涂敷的衬底的表面上被传导22秒。获得根据本发明的厚度是7.0nm的层。在根据本发明的半导体层暴露周期届满之后，MOVPE系统被调整到相应势垒层或适应层的淀积条件。 
示例2：光学有源元件的产生 
在示例1的MOVPE装置中，首先，在以下示例中描述的层以常规方式在Si晶片上外延生长。此后，作为备选，势垒层和量子阱层各被淀积，并且势垒层的淀积代表完成。该周期性层结构包含总共5个量子阱层。作为量子阱层，采用根据示例1的层。所有量子阱层具有相同的成分。作为势垒层，采用GaP。所有势垒层具有相同的成分。量子阱层的厚度各在2nm和20nm之间。势垒层的厚度在5nm和500nm之间。 
示例3：根据本发明的单片集成半导体结构 
根据本发明的单片集成半导体结构如图1所示。为了产生，层B1)到F2)依次在Si晶片A上外延生长。层B1)是p-掺杂的GaP。锌或镁被用作掺杂元素。掺杂浓度通常是1·1018cm-3。层B1)的层厚度是5-300nm。层B1)是接触层，它也是电流传导层。此后，产生层B2)，它由p-掺杂的(AlGa)P形成。以通常1·1018cm-3的掺杂浓度用锌或镁进行掺杂。铝浓度超过15摩尔%，指的是III族元素的总量。典型值在15-45摩尔%的范围内。作为备选，还可使用p-掺杂(AlGa)(NP)，并且对于掺杂，应用上面的铝含量。指的是V族元素总量的氮的份额是0-4摩尔%。层厚度在500nm到1500nm之间。层B2)是波导层，它同时也充当电流传导层。设置于其上的层C)由未掺杂GaP组成。 层厚度是50-100nm。它是类似于势垒层的分开的限制异质结构。此外，层C)充当适应层。为了更明显，设置于其上的光学有源元件D)被显示为单层。实际上，层D)是根据示例2的层结构。层E)对应于层C)。作为备选，两层都可被修改为Ga(NP)、(GaIn)(NP)或(GaIn)(NaSP)层。指的是V族元素的氮份额可以是0-10摩尔%。在后一个层的情况下，指的是III族元素的总量的In的份额可以是0-15摩尔%。层F1)对应于层B2)，而层F2)对应于层B1)，不同之处在于，层F1)和F2)是n-掺杂的。作为掺杂元素，采用掺杂浓度通常为2·1018cm-3的碲。层E)、F1)和F2)的层厚度对应于层C)、B2)和B1)的层厚度(以相对于光学有源元件的反射对称的顺序)。 
为改善输出耦合度，对于作为光学有源元件的发光二极管，另外具有不同铝含量的(AlGa)/P/(AlGa)/P周期性反射结构(DBR结构)可被结合在位于光学有源元件下面的电流传导层中。相继层的铝份额是不同的，并分别指的是III族元素的总量，0-60摩尔%或40-100摩尔%。作为备选方案，(AlGa)(NP)独立层还可用于补偿这些DBR结构的应力，并且Al含量按上述方式选择，N含量是0-4摩尔%，指的是V族元素的总量。 
对于作为光学有源元件的表面发射激光二极管(VCSEL)，光学有源元件被上述类型的反射结构从下面以及从上面围住。为电流供应，这两个DBR反射镜结构可以是n-掺杂的或p-掺杂的，或者所谓的内部空腔电流接触被附加地引入整个结构中，所述接触允许在未掺杂条件下产生这两个DBR反射镜。 
示例4：根据本发明的半导体的基本能隙。 
通过光致发光激励光谱学来研究根据示例1产生的、具有指的是V族元素的总量的4摩尔%氮、90摩尔%砷以及6摩尔%磷的半导体层。结果示于图2中。基本能隙约为1.4eV。该值明显低于在没有氮交互作用的条件下建模的值1.8eV，并示出通过将氮与其他成分的另外份额配合地结合到根据本发明的半导体系统中对能隙的剧烈影响。 
示例5：根据本发明的光学有源元件的无位错结构。 
根据示例2产生的光学有源元件通过高分辨率x射线衍射(HR-XRD)和透射电子显微镜方法(TEM)来研究。 
图3示出实验HR-XRD分布(图3顶部)与根据动态x射线衍射理论的理论分布(图3底部)的比较。所观察的独立衍射反射的尖锐度以及实验的和理论的衍射分布的近乎完美的匹配证实了在不产生位错的条件下在大面积上的突出的结构层质量。 
图4示出TEM暗场图像。可以看到作为暗层的根据本发明的pentanary层。较亮的层是Ga(NP)势垒层。所有三个层被清晰地分辨，并且在晶体结构中看不到任何大面积的缺陷。在图5的高分辨率TEM图像中，在根据本发明的(暗)pentanary层过渡到势垒层时，存在接近原子突变的边界面，所述边界面没有位错及类似情况。 
示例6：具有特别低的基本能隙的半导体 
类似示例产生的不同半导体层，然而所述层包含5.5到11摩尔%的范围内的氮(总是指V族元素的总量)，在通过光致发光光谱法于20℃进行的研究中表明低于1.2eV、甚至低于1.1eV的基本的直接能隙，低于硅的能隙(1.124eV)。具有低于硅的能隙的半导体层特别用于产生发光二极管和激光二极管，这些二极管与基于Si/SiO2的波导结构集成。特别是对于这些发射能量，明确地在波导结构中没有吸收并从而没有光信号衰减。 

Claims (38)

1.一种单片集成半导体结构，包括以下层结构：
A)基于掺杂或未掺杂Si或GaP的载体层，
B)作为选择，由掺杂Si、掺杂GaP或掺杂(AlGa)P组成的第一电流传导层，
C)作为选择，第一适应层，以及
D)包含由具有成分GaxInyNaAsbPcSbd的III/V半导体形成的半导体层的光学有源元件，其中，x=70-100摩尔%，y=0-30摩尔%，a=0.5-15摩尔%，b=67.5-99.5摩尔%，c=0-39.5摩尔%和d=0-15摩尔%，其中x和y的总和始终是100摩尔%，其中a、b、c和d的总和始终是100摩尔%，并且其中一方面x和y的总和与另一方面a至d的总和之比基本上是1:1。
2.如权利要求1所述的半导体结构，包含接着层D)的以下层结构：
E)可选地，第二适应层，以及
F)由掺杂Si、掺杂GaP或掺杂(AlGa)P组成的第二电流传导层。
3.如权利要求1或2所述的半导体结构，其中：层B)是p-掺杂的或n-掺杂的。
4.如权利要求1至3其中之一所述的半导体结构，其中：y=1到30摩尔%。
5.如权利要求1至4其中之一所述的半导体结构，其中：c=1到32.0摩尔%。
6.如权利要求1至5其中之一所述的半导体结构，其中：所述半导体是直接半导体。
7.如权利要求2至6其中之一所述的半导体结构，其中：如果所述层B)是n-掺杂的，则所述层F)是p-掺杂的，以及如果所述层B)是p-掺杂的，则所述层F)是n-掺杂的。
8.如权利要求1至7其中之一所述的半导体结构，其中：所述光学有源元件具有层结构(D1-D2-D3)n，所述层D2是所述半导体的量子阱层，所述层D1和D3是势垒层，并且n=1-50，特别是1-15。
9.如权利要求8所述的半导体结构，其中：接着终端层D1或D3其中之一，提供势垒层D4。
10.如权利要求8或9所述的半导体结构，其中：所述势垒层是具有成分GapInqNrPsAst的半导体，其中p=85-100摩尔%，q=0-15摩尔%，r=0-15摩尔%，s=60-100摩尔%以及t=0-40摩尔%，其中p和q的总和始终是100摩尔%，r、s和t的总和始终是100摩尔%，其中一方面p和q的总和与另一方面r到t的总和之比基本上是1:1，并且所述势垒层具有优选5-50nm的层厚度。
11.如权利要求1至10其中之一所述的半导体结构，其中：第一和/或第二适应层是具有成分GapInqNrPsAst的半导体，其中，p=90-100摩尔%，q=0-10摩尔%，r=0-10摩尔%，s=70-100摩尔%以及t=0-30摩尔%，其中p和q的总和始终是100摩尔%，r、s和t的总和始终是100摩尔%，其中一方面p和q的总和与另一方面r到t的总和之比基本上是1:1，并且所述适应层具有优选50-500nm的层厚度。
12.如权利要求1至11其中之一所述的半导体结构，其中：布置在载体层和光学有源元件之间的电流传导层和/或势垒层同时是适应层。
13.如权利要求1至12其中之一所述的半导体结构，其中：在光学有源元件下面和/或上面，提供至少一个光学波导层，所述光学波导层光耦合到所述光学有源元件。
14.如权利要求1至13其中之一所述的半导体结构，其中：在层A)和D)之间和/或在层F)之外，提供至少一个周期性反射结构。
15.如权利要求1至14其中之一所述的半导体结构，其中：所述光学有源元件具有700到1100nm的范围内的基本发射波长。
16.一种用于产生如权利要求8至15其中之一所述的单片集成半导体结构的方法，
其中在基于掺杂或未掺杂Si或GaP的载体层A上，
可选地，外延生长由掺杂Si、掺杂GaP或掺杂(AlGa)P组成的第一电流传导层B，
可选地，外延生长第一适应层C，以及
外延生长多层结构D，所述结构形成包含半导体层的光学有源元件，所述半导体层包含如权利要求1至6其中之一所述的半导体。
17.如权利要求16所述的方法，其中：在所述光学有源元件上可选地外延生长第二适应层E，以及在所述光学有源元件或第二适应层上，外延生长由掺杂Si或掺杂GaP或掺杂(AlGa)P组成的第二电流传导层F。
18.如权利要求16或17所述的方法，其中：所述层B是p-掺杂的或n-掺杂的。
19.如权利要求18所述的方法，其中：如果所述层B)是n-掺杂的，则所述层F)是p-掺杂的，以及如果所述层B)是p-掺杂的，则所述层F)是n-掺杂的。
20.如权利要求16至19其中之一所述的方法，其中：所述光学元件通过层Dl、D2和D3的外延生长来形成，其中外延步骤的顺序是这样执行的，使得所述层结构是(D1-D2-D3)n，其中，所述层D2是如权利要求1至4其中之一所述的半导体的量子阱层，所述层D1和D3是势垒层，并且其中n=1-50，特别是1-15。
21.如权利要求20所述的方法，其中：接着终端层D1或D3其中之一，外延生长势垒层D4。
22.如权利要求20或21所述的方法，其中：所述势垒层是具有成分GapInqNrPsAst的半导体，其中p=85-100摩尔%，q=0-15摩尔%，r=0-15摩尔%，s=60-100摩尔%以及t=0-40摩尔%，其中p和q的总和始终是100摩尔%，r、s和t的总和始终是100摩尔%，其中一方面p和q的总和与另一方面r到t的总和之比基本上是1:1，并且所述势垒层具有优选5-50nm的层厚度。
23.如权利要求16至22其中之一所述的方法，其中：第一和/或第二适应层是具有成分GapInqNrPsAst的半导体，其中，p=90-100摩尔%，q=0-10摩尔%，r=0-10摩尔%，s=70-100摩尔%以及t=0-30摩尔%，其中p和q的总和始终是100摩尔%，r、s和t的总和始终是100摩尔%，其中，一方面p和q的总和与另一方面r到t的总和之比基本上是1:1，并且所述适应层具有优选50-500nm的层厚度。
24.如权利要求16至23其中之一所述的方法，其中：布置在载体层和光学有源元件之间的电流传导层和/或势垒层同时是适应层。
25.如权利要求16至24其中之一所述的方法，其中：在光学有源元件下面和/或上面，提供至少一个光学波导层，所述光学波导层光耦合到所述光学有源元件。
26.如权利要求16至25其中之一所述的方法，其中：在层A)和D)之间和/或在层F)之外，提供至少一个周期性反射结构。
27.如权利要求16至26其中之一所述的方法，其中：所述光学有源元件具有700到1100nm的范围内的基本发射波长。
28.一种具有成分GaxlnyNaAsbPcSbd的III/V半导体，其中x=70-100摩尔%，y=0-30摩尔%，a=0.5-15摩尔%，b=67.5-99.5摩尔%，c=0-39.5摩尔%以及d=0-15摩尔%，其中x和y的总和始终是100摩尔%，a、b、c和d的总和始终是100摩尔%，并且其中一方面x和y的总和与另一方面a到d的总和之比基本上是1:1。
29.如权利要求28所述的III/V半导体，其中：y=1到30摩尔%。
30.如权利要求28或29所述的III/V半导体，其中：c=1-32.0摩尔%。
31.如权利要求28至30其中之一所述的III/V半导体，其中：所述半导体是直接半导体。
32.一种包含如权利要求28至31其中之一所述的半导体的半导体层，其中：所述半导体层的层厚度在1-50nm的范围内，优选2-20nm。
33.如权利要求28至31其中之一所述的半导体或如权利要求32所述的半导体层的使用，用于产生发光二极管、VCSEL激光二极管、VECSEL激光二极管、调制器结构或检测器结构。
34.一种用于产生如权利要求33所述的半导体层的方法，包括以下步骤：
将基于掺杂或未掺杂Si或GaP的衬底引入MOVPE装置中，
可选地，在至少一个外延涂敷步骤中，首先为所述衬底的表面分别提供至少一个适应层、一个势垒层、一个电流传导层、一个波导层和/或一个反射结构，
惰性载气装载规定浓度的离析物，
已装载的载气在加热到300℃到700℃的范围内的温度的衬底表面上被传导或者在衬底的最上层的表面上暴露规定的持续时间，并且所述离析物的总浓度和暴露的持续时间被相互调整，使得在所述衬底的表面上或在所述衬底上的最上层的表面上以给定的层厚度外延形成所述半导体层。
35.如权利要求34所述的方法，其中使用以下离析物：
C1-C5三烷基镓，特别是三乙基镓(Ga(C2H5)3)和/或三甲基镓(Ga(CH3)3)，作为Ga离析物，
可选地，C1-C5三烷基铟，特别是三甲基铟(In(CH3)3)，作为In离析物，
氨(NH3)，单(C1-C8)烷基肼，特别是叔丁基肼(t-(C4H9)-NH-NH2)，和/或1,1-二(C1-C5)烷基肼，特别是1,1-二甲基肼((CH3)2-N-NH2)，作为N离析物，
胂(AsH3)和/或C1-C5烷基胂，特别是叔丁基胂(t-(C4H9)-AsH2)，作为As离析物，
膦(PH3)和/或C1-C5烷基膦，特别是叔丁基膦(t-(C4H9)-PH2)，作为P离析物，以及
可选地，C1-C5三烷基锑，特别是三乙基锑(Sb(C2H5)3)和/或三甲基锑(Sb(CH3)3)，作为Sb离析物，
其中C3-C5烷基可以是线形的或支化的。
36.如权利要求35所述的方法，其中：在以下摩尔比率中使用所述离析物：
As离析物/III族离析物5-300，
P离析物/III族离析物0-500，
N离析物/As离析物0.1-10,
可选地，Sb离析物/As离析物0-1，
其中，所述衬底的表面温度被调整到从500℃到630℃的范围，其中载气和离析物的总压强被调整到从10到200hPa的范围，其中所述离析物的部分压强总和与所述载气的部分压强之比在0.005与0.1之间，并且其中淀积速率是0.1到10μm/h。
37.采用如权利要求34至36其中之一所述的方法可获得的半导体层。
38.采用如权利要求16至26其中之一所述的方法可获得的集成单片半导体结构。
CN201310350579.XA 2005-01-26 2006-01-26 Iii/v半导体 Pending CN103701032A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US64710605P 2005-01-26 2005-01-26
DE102005004582A DE102005004582A1 (de) 2005-01-26 2005-01-26 III/V-Halbleiter
DE102005004582.0 2005-01-26
US60/647106 2005-01-26

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800030072A Division CN101268592A (zh) 2005-01-26 2006-01-26 Ⅲ/ⅴ半导体

Publications (1)

Publication Number Publication Date
CN103701032A true CN103701032A (zh) 2014-04-02

Family

ID=36650663

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA2006800030072A Pending CN101268592A (zh) 2005-01-26 2006-01-26 Ⅲ/ⅴ半导体
CN201310350579.XA Pending CN103701032A (zh) 2005-01-26 2006-01-26 Iii/v半导体

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNA2006800030072A Pending CN101268592A (zh) 2005-01-26 2006-01-26 Ⅲ/ⅴ半导体

Country Status (4)

Country Link
US (2) US20070012908A1 (zh)
CN (2) CN101268592A (zh)
DE (1) DE102005004582A1 (zh)
TW (2) TWI603558B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2581614A1 (en) * 2004-10-01 2006-04-13 Finisar Corporation Vertical cavity surface emitting laser having multiple top-side contacts
JP5649157B2 (ja) * 2009-08-01 2015-01-07 住友電気工業株式会社 半導体素子およびその製造方法
DE102011107657A1 (de) 2011-07-12 2013-01-17 Nasp Iii/V Gmbh Monolithische integrierte Halbleiterstruktur
US10237144B2 (en) * 2012-10-29 2019-03-19 T-Mobile Usa, Inc. Quality of user experience analysis
US9344200B2 (en) 2014-10-08 2016-05-17 International Business Machines Corporation Complementary metal oxide semiconductor device with III-V optical interconnect having III-V epitaxial semiconductor material formed using lateral overgrowth
US9395489B2 (en) 2014-10-08 2016-07-19 International Business Machines Corporation Complementary metal oxide semiconductor device with III-V optical interconnect having III-V epitaxially formed material
US11025029B2 (en) 2015-07-09 2021-06-01 International Business Machines Corporation Monolithic III-V nanolaser on silicon with blanket growth
TWI772587B (zh) * 2018-12-28 2022-08-01 晶元光電股份有限公司 半導體元件
KR20230143883A (ko) 2022-04-06 2023-10-13 엘지전자 주식회사 식기세척기

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4762382A (en) 1987-06-29 1988-08-09 Honeywell Inc. Optical interconnect circuit for GaAs optoelectronics and Si VLSI/VHSIC
DE68915529T2 (de) 1989-01-31 1994-12-01 Agfa Gevaert Nv Integration von GaAs auf Si-Unterlage.
US5300789A (en) * 1991-12-24 1994-04-05 At&T Bell Laboratories Article comprising means for modulating the optical transparency of a semiconductor body, and method of operating the article
US6130147A (en) * 1994-04-07 2000-10-10 Sdl, Inc. Methods for forming group III-V arsenide-nitride semiconductor materials
US5937274A (en) * 1995-01-31 1999-08-10 Hitachi, Ltd. Fabrication method for AlGaIn NPAsSb based devices
US6233264B1 (en) * 1996-08-27 2001-05-15 Ricoh Company, Ltd. Optical semiconductor device having an active layer containing N
US6072196A (en) * 1996-09-05 2000-06-06 Ricoh Company, Ltd. semiconductor light emitting devices
US5825796A (en) * 1996-09-25 1998-10-20 Picolight Incorporated Extended wavelength strained layer lasers having strain compensated layers
EP0896406B1 (en) 1997-08-08 2006-06-07 Matsushita Electric Industrial Co., Ltd. Semiconductor laser device, optical communication system using the same, and method for producing compound semiconductor
TW513817B (en) * 1999-10-29 2002-12-11 Shinetsu Handotai Kk Gallium phosphide luminescent device and its the manufacturing method
US6815736B2 (en) * 2001-02-09 2004-11-09 Midwest Research Institute Isoelectronic co-doping
WO2002078144A1 (fr) 2001-03-27 2002-10-03 Sharp Kabushiki Kaisha Dispositif semi-conducteur et procede de tirage de cristal
JP2003017812A (ja) 2001-04-25 2003-01-17 Furukawa Electric Co Ltd:The 半導体レーザ素子
US20030013223A1 (en) * 2001-07-16 2003-01-16 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing the formation of a compliant III-V arsenide nitride substrate used to form the same
US6813295B2 (en) * 2002-03-25 2004-11-02 Agilent Technologies, Inc. Asymmetric InGaAsN vertical cavity surface emitting lasers
US6927412B2 (en) * 2002-11-21 2005-08-09 Ricoh Company, Ltd. Semiconductor light emitter
US7359418B2 (en) 2003-02-13 2008-04-15 Hamamatsu Photonics K.K. Quantum cascade laser
KR20050073740A (ko) 2004-01-10 2005-07-18 삼성전자주식회사 이중 장벽층을 구비하는 양자우물 구조체를 포함하는반도체 소자 및 이를 채용한 반도체 레이저 및 그 제조 방법
US7391800B2 (en) * 2005-02-02 2008-06-24 Ricoh Company, Ltd. Vertical cavity surface-emitting semiconductor laser device, optical transmission module, optical transmission device, and optical switching method

Also Published As

Publication number Publication date
TW201707318A (zh) 2017-02-16
US8421055B2 (en) 2013-04-16
US20100102293A1 (en) 2010-04-29
US20070012908A1 (en) 2007-01-18
CN101268592A (zh) 2008-09-17
DE102005004582A1 (de) 2006-07-27
TWI603558B (zh) 2017-10-21
TW200717952A (en) 2007-05-01

Similar Documents

Publication Publication Date Title
CN103701032A (zh) Iii/v半导体
JP6748156B2 (ja) 半導体構造
US5882951A (en) Method for making InP-based lasers with reduced blue shifts
EP1182756A2 (en) Semiconductor laser device having lower threshold current
US20040065887A1 (en) Light emitting devices with layered III -V semiconductor structures, and modules and systems for computer, network and optical communication, using such devices
JP2005294866A (ja) 発光デバイスをｐ型ドーピングする方法
CN101882755B (zh) 半导体激光器元件和半导体激光器器件
US10312665B2 (en) Optical semiconductor device, optical subassembly, and optical module
Hirata et al. Fabrication and characteristics of GaAs-AlGaAs tunable laser diodes with DBR and phase-control sections integrated by compositional disordering of a quantum well
US4897699A (en) Group III-V compound based optoelectronic device on silicon substrate
CN112398001B (zh) 新型复合量子阱结构的vcsel芯片结构及制备方法
Nishida et al. 4.2-mW GaInNAs long-wavelength VCSEL grown by metalorganic chemical vapor deposition
Ledentsov et al. Quantum dot insertions in VCSELs from 840 to 1300 nm: growth, characterization, and device performance
EP1115145A1 (en) Method for forming compound semiconductor layer and compound semiconductor device
JPH11340577A (ja) 半導体製造方法および半導体積層構造および半導体発光素子
US20220131033A1 (en) Growth Structure for a Radiation-Emitting Semiconductor Component, and Radiation-Emitting Semiconductor Component
EP0717434A2 (en) Method of manufacturing compound semiconductor integrated circuit
JPH10256670A (ja) 化合物半導体素子
JP2004128442A (ja) 半導体発光素子および光送信用モジュールおよび光通信システム
Chen et al. 1.3-um InGaAsP/InP strained-layer multiquantum well complex-coupled distributed feedback laser
Ougazzaden et al. Large-area metal-organic vapour phase epitaxy for optoelectronic integrated circuits and photonics
JP2004006483A (ja) 半導体の製造方法及びそれを用いて形成した半導体素子

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1196473

Country of ref document: HK

WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140402

WD01 Invention patent application deemed withdrawn after publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1196473

Country of ref document: HK