CN103681580B - 一次先蚀后镀金属框减法埋芯片倒装凸点结构及工艺方法 - Google Patents
一次先蚀后镀金属框减法埋芯片倒装凸点结构及工艺方法 Download PDFInfo
- Publication number
- CN103681580B CN103681580B CN201310642043.5A CN201310642043A CN103681580B CN 103681580 B CN103681580 B CN 103681580B CN 201310642043 A CN201310642043 A CN 201310642043A CN 103681580 B CN103681580 B CN 103681580B
- Authority
- CN
- China
- Prior art keywords
- pin
- metal
- dao
- chip
- back side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002184 metal Substances 0.000 title claims abstract description 101
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 101
- 238000000034 method Methods 0.000 title claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 239000004033 plastic Substances 0.000 claims abstract description 21
- 239000003963 antioxidant agent Substances 0.000 claims abstract description 17
- 230000003078 antioxidant effect Effects 0.000 claims abstract description 17
- 239000005022 packaging material Substances 0.000 claims abstract description 17
- 239000011248 coating agent Substances 0.000 claims abstract description 12
- 238000000576 coating method Methods 0.000 claims abstract description 12
- 230000002093 peripheral effect Effects 0.000 claims abstract description 4
- 238000003486 chemical etching Methods 0.000 claims description 10
- 238000004806 packaging method and process Methods 0.000 claims description 7
- 238000003384 imaging method Methods 0.000 claims description 3
- 150000002739 metals Chemical class 0.000 abstract description 8
- 230000003064 anti-oxidating effect Effects 0.000 abstract description 4
- 230000009286 beneficial effect Effects 0.000 abstract 1
- 235000006708 antioxidants Nutrition 0.000 description 12
- 239000000463 material Substances 0.000 description 9
- 239000010410 layer Substances 0.000 description 8
- 238000005538 encapsulation Methods 0.000 description 7
- 238000007747 plating Methods 0.000 description 5
- 230000005855 radiation Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 239000002131 composite material Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- -1 NiPdAu Chemical compound 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- FBAFATDZDUQKNH-UHFFFAOYSA-M iron chloride Chemical compound [Cl-].[Fe] FBAFATDZDUQKNH-UHFFFAOYSA-M 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
本发明涉及一种一次先蚀后镀金属框减法埋芯片倒装凸点结构及工艺方法，其特征在于所述结构包括金属基板框，在所述金属基板框内部设置有基岛和引脚，所述基岛的背面和引脚的台阶面通过底部填充胶设置有芯片，所述基岛外围的区域、基岛和引脚之间的区域、引脚与引脚之间的区域、基岛和引脚上部的区域、基岛和引脚下部的区域以及芯片外均包封有塑封料，所述塑封料与金属基板框的上下表面齐平，在所述基岛正面、引脚的正面和背面以及金属基板框的表面镀有抗氧化层或被覆抗氧化剂（OSP），在所述引脚的背面设置有金属球。本发明的有益效果是：它能够解决传统金属引线框的板厚之中无法埋入物件而限制金属引线框的功能性和应用性能。
Description
技术领域
本发明涉及一种一次先蚀后镀金属框减法埋芯片倒装凸点结构及工艺方法。属于半导体封装技术领域。
背景技术
传统的四面扁平无引脚金属引线框结构主要有两种：
一种是四面扁平无引脚封装（QFN）引线框，这种结构的引线框由铜材金属框架与耐高温胶膜组成（如图11所示）。
一种是预包封四面扁平无引脚封装（pQFN）引线框，这种结构的引线框结构包括引脚与基岛，引脚与基岛之间的蚀刻区域填充有塑封料（如图12所示）。
上述传统金属引线框存在以下缺点：
1、传统金属引线框作为装载芯片的封装载体，本身不具备系统功能，从而限制了传统金属引线框封装后的集成功能性与应用性能；
2、由于传统金属引线框本身不具备系统功能，只能在引线框正面进行芯片及组件的平铺或者堆叠封装。而功率器件与控制芯片封装在同一封装体内，功率器件的散热会影响控制芯片信号的传输；
3、由于传统金属引线框本身不具备系统功能，所以多功能系统集成模块只能在传统金属引线框正面通过多芯片及组件的平铺或堆叠而实现，相应地也就增大元器件模块在PCB上所占用的空间。
发明内容
本发明的目的在于克服上述不足，提供一种一次先蚀后镀金属框减法埋芯片倒装凸点结构及工艺方法，它能够解决传统金属引线框缺乏系统功能的问题。
本发明的目的是这样实现的：一种一次先蚀后镀金属框减法埋芯片倒装凸点结构的工艺方法，所述方法包括如下步骤：
一种芯片倒装一次蚀刻复合式金属凸点框架结构的工艺方法，所述方法包括如下步骤：
步骤一、取金属基板
步骤二、贴光阻膜作业
在金属基板的正面及背面分别贴上可进行曝光显影的光阻膜；
步骤三、金属基板表面去除部分光阻膜
利用曝光显影设备将步骤二完成贴光阻膜作业的金属基板表面进行图形曝光、显影与去除部分图形光阻膜；
步骤四、化学蚀刻
在步骤三中金属基板表面去除部分光阻膜的区域内进行化学蚀刻，化学蚀刻完成后即形成相应的基岛与台阶形引脚；
步骤五、去除光阻膜
去除金属基板表面的光阻膜；
步骤六、装片
在步骤五的基岛背面和引脚台阶面将已完成表面有凸点的芯片进行倒装，完成后并通过底部填充胶进行底部填充保护；
步骤七、包封
对步骤六的金属基板内部采用塑封料进行塑封，塑封料与金属基板的正面和背面均齐平；
步骤八、电镀抗氧化金属层或是被覆抗氧化剂（OSP）
在完成步骤七后的金属基板表面裸露在外的金属进行电镀抗氧化金属层（OSP）。
步骤九、植球
在完成步骤八的引脚背面植入金属球。
一种一次先蚀后镀金属框减法埋芯片倒装凸点结构，它包括金属基板框，在所述金属基板框内部设置有基岛和引脚，所述引脚呈台阶状，所述基岛和引脚的正面与金属基板框正面齐平，所述引脚的背面与金属基板框的背面齐平，所述基岛背面与引脚的台阶面齐平，所述基岛的背面通过底部填充胶倒装有芯片，所述基岛外围的区域、基岛和引脚之间的区域、引脚与引脚之间的区域、基岛和引脚上部的区域、基岛和引脚下部的区域以及芯片外均包封有塑封料，所述塑封料与金属基板框的上下表面齐平，在所述基岛正面、引脚的正面和背面以及金属基板框的表面镀有抗氧化层或被覆抗氧化剂(OSP)，在所述引脚的背面设置有金属球。
在所述基岛背面和引脚的台阶面上设置有金属层。
与现有技术相比，本发明具有以下有益效果：
1、金属框减法技术框架的夹层可以因为系统与功能的需要而在需要的位置或是区域内埋入主动元件或是组件或是被动的组件，成为一个单层线路系统级的金属引线框架；
2、从金属框减法技术框架成品的外观完全看不出来内部夹层已埋入了因系统或是功能需要的对象，尤其是硅材芯片的埋入连X光都无法检视，充分达到系统与功能的隐密性及保护性；
3、金属框减法技术框架的夹层在制作过程中可以埋入高功率器件，二次封装再进行控制芯片的装片，从而高功率器件与控制芯片分别装在复合式金属引线框两侧，可以避免高功率器件因散热辐射而干扰控制芯片的信号传输。
4、金属框减法技术框架本身内含埋入对象的功能，二次封装后可以充分实现系统功能的集成与整合，从而同样功能的元器件模块的体积尺寸要比传统引线框封装的模块来的小，相应在PCB上所占用的空间也就比较少，从而也就降低了成本。
5、金属框减法技术框架的夹层在制作过程中可以因为导热或是散热需要而在需要的位置或是区域内埋入导热或是散热对象，从而改善整个封装结构的散热效果；
6、金属框减法技术框架成品本身就富含了各种的组件，如果不再进行后续第二次封装的情况下，将复合式金属引线框架依照每一格单元切开，本身就可成为一个超薄的封装体或是简易型系统级封装体；
7、金属框减法技术框架除了本身内含对象的埋入功能之外还可以在封装体外围再叠加不同的单元封装或是系统级封装，充分达到单层线路金属引线框架的双系统或是多系统级的封装技术能力。
8、金属框减法技术框架内所埋入的物件或对象均与金属厚度齐平，充分的体现出超薄与高密度的填充在金属框减法技术引线框内的厚度空间之中。
附图说明
图1~图9为本发明一次先蚀后镀金属框减法埋芯片倒装凸点结构的工艺方法的各工序示意图。
图10为本发明一次先蚀后镀金属框减法埋芯片倒装凸点结构的示意图。
图11为传统四面扁平无引脚封装（QFN）引线框结构的示意图。
图12为预包封四面扁平无引脚封装（pQFN）引线框结构的示意图。
其中：
金属基板框1
基岛2
引脚3
底部填充胶4
芯片5
塑封料6
抗氧化层或被覆抗氧化剂7
金属球8。
具体实施方式
本发明一种一次先蚀后镀金属框减法埋芯片倒装凸点结构的工艺方法如下：
步骤一、取金属基板
参见图1，取一片厚度合适的金属基板，此板材的材质主要是以金属材料为主,而金属材料的材质可以是铜材﹑铁材﹑镀锌材﹑不锈钢材﹑铝材或可以达到导电功能的金属物质或非全金属物质等，厚度的选择可依据产品特性进行选择。
步骤二、贴光阻膜作业
参见图2，在金属基板的正面及背面分别贴上可进行曝光显影的光阻膜，以保护后续的蚀刻工艺作业，光阻膜可以是干式光阻膜也可以是湿式光阻膜。
步骤三、金属基板表面去除部分光阻膜
参见图3，利用曝光显影设备将步骤二完成贴光阻膜作业的金属基板表面（正面和背面）进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板表面后续需要进行蚀刻的区域图形。
步骤四、化学蚀刻
参见图4，在步骤三中金属基板表面去除部分光阻膜的区域内进行化学蚀刻，化学蚀刻完成后即可形成相应的基岛和台阶形引脚，蚀刻药水可以采用氯化铜或是氯化铁或是可以进行金属材质化学蚀刻的药水。
步骤五、去除光阻膜
参见图5，去除金属基板表面的光阻膜，去除光阻膜的方法可采用化学药水软化并采用高压水冲洗的方式去除光阻膜。
步骤六、装片
参见图6，在步骤五的基岛背面和引脚台阶面将已完成表面有凸点的芯片进行倒装，完成后并通过底部填充胶进行底部填充保护。
为了防止金属基板氧化影响芯片与基板之间的电性互联以及倒装时的锡扩散，因此在步骤六装片之前可先在金属基板表面裸露的金属表面进行抗氧化金属层电镀或抗氧化剂披覆。
步骤七、包封
参见图7，对步骤六的金属基板内部采用塑封料进行塑封，塑封料与金属基板的正面和背面均齐平，塑封方式可以采用模具灌胶方式、喷涂方式、刷胶方式或是贴膜方式，所述塑封料可以采用有填料物质或是无填料物质的环氧树脂。
步骤八、电镀抗氧化金属层或是被覆抗氧化剂(OSP)
参见图8，在完成步骤七后的金属基板表面裸露在外的金属进行电镀抗氧化金属层，防止金属氧化，如金、镍金、镍钯金、锡或是被覆抗氧化剂(OSP)。
步骤九、植球
参见图9，在完成步骤八的引脚背面（即金属基板的背面）植入金属球，植球的方式可以是直接植入金属球也可以是采用掩模板(MASK)刷入金属膏,再经过高温回流而行成金属球。
参见图10，为本发明一种一次先蚀后镀金属框减法埋芯片倒装凸点结构的结构示意图，它包括金属基板框1，在所述金属基板框1内部设置有基岛2和引脚3，所述引脚3呈台阶状，所述基岛2和引脚3的正面与金属基板框1正面齐平，所述引脚3的背面与金属基板框1的背面齐平，所述基岛2背面与引脚3的台阶面齐平，所述基岛2的背面通过底部填充胶4倒装有芯片5，所述基岛2外围的区域、基岛2和引脚3之间的区域、引脚3与引脚3之间的区域、基岛2和引脚3上部的区域、基岛2和引脚3下部的区域以及芯片外均包封有塑封料6，所述塑封料6与金属基板框1的上下表面齐平，在所述基岛2正面、引脚3的正面和背面以及金属基板框1的表面镀有抗氧化层或被覆抗氧化剂(OSP)7，在所述引脚2的背面设置有金属球8。
Claims (4)
1.一种一次先蚀后镀金属框减法埋芯片倒装凸点结构的工艺方法，所述方法包括如下步骤：
步骤一、取金属基板
步骤二、贴光阻膜作业
在金属基板的正面及背面分别贴上可进行曝光显影的光阻膜；
步骤三、金属基板表面去除部分光阻膜
利用曝光显影设备将步骤二完成贴光阻膜作业的金属基板表面进行图形曝光、显影与去除部分图形光阻膜；
步骤四、化学蚀刻
在步骤三中金属基板表面去除部分光阻膜的区域内进行化学蚀刻，化学蚀刻完成后即形成相应的基岛与台阶形引脚；
步骤五、去除光阻膜
去除金属基板表面的光阻膜；
步骤六、装片
在步骤五的基岛背面和引脚台阶面将已完成表面有凸点的芯片进行倒装，完成后并通过底部填充胶进行底部填充保护；
步骤七、包封
对步骤六的金属基板内部采用塑封料进行塑封，塑封料与金属基板的正面和背面均齐平；
步骤八、被覆抗氧化剂
在完成步骤七后的金属基板表面裸露在外的金属进行被覆抗氧化剂；
步骤九、植球
在完成步骤八的引脚背面植入金属球。
2.根据权利要求1所述的一种一次先蚀后镀金属框减法埋芯片倒装凸点结构的工艺方法，其特征在于：在步骤五去除光阻膜和步骤六装片之间在金属基板表面裸露的金属表面进行抗氧化剂披覆。
3.根据权利要求1所述的方法制得的一种一次先蚀后镀金属框减法埋芯片倒装凸点结构，其特征在于它包括金属基板框（1），在所述金属基板框（1）内部设置有基岛（2）和引脚（3），所述引脚（3）呈台阶状，所述基岛（2）和引脚（3）的正面与金属基板框（1）正面齐平，所述引脚（3）的背面与金属基板框（1）的背面齐平，所述基岛（2）背面与引脚（3）的台阶面齐平，所述引脚（3）和基岛（2）的背面通过底部填充胶（4）倒装有芯片（5），所述基岛（2）外围的区域、基岛（2）和引脚（3）之间的区域、引脚（3）与引脚（3）之间的区域、基岛（2）和引脚（3）上部的区域、基岛（2）和引脚（3）下部的区域以及芯片（5）外均包封有塑封料（6），所述塑封料（6）与金属基板框（1）的上下表面齐平，在所述基岛（2）正面、引脚（3）的正面和背面以及金属基板框（1）的表面被覆抗氧化剂（7），在所述引脚（3）的背面设置有金属球（8）。
4.根据权利要求3所述的一次先蚀后镀金属框减法埋芯片倒装凸点结构，其特征在于：在所述基岛（2）背面和引脚（3）的台阶面上设置有金属层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310642043.5A CN103681580B (zh) | 2013-12-05 | 2013-12-05 | 一次先蚀后镀金属框减法埋芯片倒装凸点结构及工艺方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310642043.5A CN103681580B (zh) | 2013-12-05 | 2013-12-05 | 一次先蚀后镀金属框减法埋芯片倒装凸点结构及工艺方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103681580A CN103681580A (zh) | 2014-03-26 |
| CN103681580B true CN103681580B (zh) | 2016-07-06 |
Family
ID=50318674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310642043.5A Active CN103681580B (zh) | 2013-12-05 | 2013-12-05 | 一次先蚀后镀金属框减法埋芯片倒装凸点结构及工艺方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103681580B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106601636B (zh) | 2016-12-21 | 2018-11-09 | 江苏长电科技股份有限公司 | 一种贴装预包封金属导通三维封装结构的工艺方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101814446A (zh) * | 2010-04-28 | 2010-08-25 | 江苏长电科技股份有限公司 | 基岛露出及多凸点基岛露出引线框结构及其先刻后镀方法 |
| CN101814482A (zh) * | 2010-04-30 | 2010-08-25 | 江苏长电科技股份有限公司 | 有基岛引线框结构及其生产方法 |
| CN103400767A (zh) * | 2013-08-06 | 2013-11-20 | 江苏长电科技股份有限公司 | 先蚀后封芯片倒装凸点三维系统级金属线路板及工艺方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090115070A1 (en) * | 2007-09-20 | 2009-05-07 | Junji Tanaka | Semiconductor device and method for manufacturing thereof |
| CN102683221B (zh) * | 2011-03-17 | 2017-03-01 | 飞思卡尔半导体公司 | 半导体装置及其组装方法 |
-
2013
- 2013-12-05 CN CN201310642043.5A patent/CN103681580B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101814446A (zh) * | 2010-04-28 | 2010-08-25 | 江苏长电科技股份有限公司 | 基岛露出及多凸点基岛露出引线框结构及其先刻后镀方法 |
| CN101814482A (zh) * | 2010-04-30 | 2010-08-25 | 江苏长电科技股份有限公司 | 有基岛引线框结构及其生产方法 |
| CN103400767A (zh) * | 2013-08-06 | 2013-11-20 | 江苏长电科技股份有限公司 | 先蚀后封芯片倒装凸点三维系统级金属线路板及工艺方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103681580A (zh) | 2014-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104465551B (zh) | 机械压合方式实现电性和散热的封装结构及工艺方法 | |
| CN103681581B (zh) | 一次先蚀后镀金属框减法埋芯片倒装平脚结构及工艺方法 | |
| CN103681580B (zh) | 一次先蚀后镀金属框减法埋芯片倒装凸点结构及工艺方法 | |
| CN103646938B (zh) | 一次先镀后蚀金属框减法埋芯片倒装凸点结构及工艺方法 | |
| CN103646939B (zh) | 二次先镀后蚀金属框减法埋芯片正装凸点结构及工艺方法 | |
| CN103646930B (zh) | 二次先蚀后镀金属框减法埋芯片倒装平脚结构及工艺方法 | |
| CN103646931B (zh) | 一次先镀后蚀金属框减法埋芯片倒装平脚结构及工艺方法 | |
| CN103681582B (zh) | 一次先蚀后镀金属框减法埋芯片正装凸点结构及工艺方法 | |
| CN204167308U (zh) | 多芯片堆叠倒正装无基岛复合式平脚金属框架结构 | |
| CN103681583B (zh) | 一次先蚀后镀金属框减法埋芯片正装平脚结构及工艺方法 | |
| CN103646933B (zh) | 二次先蚀后镀金属框减法埋芯片正装凸点结构及工艺方法 | |
| CN103646937B (zh) | 二次先蚀后镀金属框减法埋芯片倒装凸点结构及工艺方法 | |
| CN103646936B (zh) | 二次先镀后蚀金属框减法埋芯片倒装平脚结构及工艺方法 | |
| CN103646932B (zh) | 一次先镀后蚀金属框减法埋芯片正装凸点结构及工艺方法 | |
| CN204144244U (zh) | 多芯片堆叠倒装有基岛复合式平脚金属框架结构 | |
| CN103646935B (zh) | 二次先镀后蚀金属框减法埋芯片倒装凸点结构及工艺方法 | |
| CN103646929B (zh) | 一次先镀后蚀金属框减法埋芯片正装平脚结构及工艺方法 | |
| CN103681579B (zh) | 二次先蚀后镀金属框减法埋芯片正装平脚结构及工艺方法 | |
| CN204375721U (zh) | 机械压合方式实现电性和散热的封装结构 | |
| CN204102884U (zh) | 多芯片堆叠倒装无源器件有基岛复合式平脚金属框架结构 | |
| CN204167298U (zh) | 单芯片倒装无源器件无基岛复合式平脚金属框架结构 | |
| CN204102888U (zh) | 单芯片倒装无基岛复合式平脚金属框架结构 | |
| CN204102889U (zh) | 单芯片倒装有基岛散热块复合式平脚金属框架结构 | |
| CN204167304U (zh) | 单芯片倒装有基岛复合式平脚金属框架结构 | |
| CN204167307U (zh) | 单芯片倒装无源器件有基岛复合式平脚金属框架结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20170322 Address after: The 200127 Tianjin Tianjin FTA test area (Dongjiang Bonded Port) No. 6865 North Road, 1-1-1802-7 financial and trade center of Asia Patentee after: Xin Xin finance leasing (Tianjin) Co., Ltd. Address before: 214434 Jiangyin, Jiangsu Province, the development of mountain road, No. 78, No. Patentee before: Jiangsu Changjiang Electronics Technology Co., Ltd. |
|
| TR01 | Transfer of patent right | ||
| EE01 | Entry into force of recordation of patent licensing contract | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20140326 Assignee: Jiangsu Changjiang Electronics Technology Co., Ltd. Assignor: Xin Xin finance leasing (Tianjin) Co., Ltd. Contract record no.: 2017320010028 Denomination of invention: One-time eroding-before-plating metal frame subtraction embedded chip inversely-arranged salient point structure and technological method Granted publication date: 20160706 License type: Exclusive License Record date: 20170508 |
|
| EC01 | Cancellation of recordation of patent licensing contract | ||
| EC01 | Cancellation of recordation of patent licensing contract |
Assignee: JIANGSU CHANGJIANG ELECTRONICS TECHNOLOGY Co.,Ltd. Assignor: Xin Xin finance leasing (Tianjin) Co., Ltd. Contract record no.: 2017320010028 Date of cancellation: 20200515 |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200604 Address after: 214434, No. 78, mayor road, Chengjiang, Jiangsu, Jiangyin, Wuxi Patentee after: JIANGSU CHANGJIANG ELECTRONICS TECHNOLOGY Co.,Ltd. Address before: 1-1-1802-7, North Zone, financial and Trade Center, No. 6865, Asia Road, Tianjin pilot free trade zone (Dongjiang Free Trade Port Area), Tianjin Patentee before: Xin Xin finance leasing (Tianjin) Co.,Ltd. |