CN204167308U - 多芯片堆叠倒正装无基岛复合式平脚金属框架结构 - Google Patents

多芯片堆叠倒正装无基岛复合式平脚金属框架结构 Download PDF

Info

Publication number
CN204167308U
CN204167308U CN201320788012.6U CN201320788012U CN204167308U CN 204167308 U CN204167308 U CN 204167308U CN 201320788012 U CN201320788012 U CN 201320788012U CN 204167308 U CN204167308 U CN 204167308U
Authority
CN
China
Prior art keywords
pin
chip
metal
substrate sheet
sheet frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN201320788012.6U
Other languages
English (en)
Inventor
王新潮
梁志忠
章春燕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CN201320788012.6U priority Critical patent/CN204167308U/zh
Application granted granted Critical
Publication of CN204167308U publication Critical patent/CN204167308U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型涉及一种多芯片堆叠倒正装无基岛复合式平脚金属框架结构，所述结构包括金属基板框（1），所述金属基板框（1）内部设置有引脚（2），所述引脚（2）呈台阶状，所述引脚（2）台阶面上设置有金属层（3），所述引脚（2）的台阶面上倒装有第一芯片（5），所述第一芯片（5）表面正装有第二芯片（7），所述第二芯片（7）表面与金属层（3）表面之间通过金属线（8）相连接，所述金属基板框（1）内部区域填充有塑封料（9），所述塑封料（9）正面与引脚（3）台阶面齐平，所述塑封料（9）背面与金属基板框（1）背面齐平。本实用新型的有益效果是：它能够解决传统金属引线框的板厚之中无法埋入物件而限制金属引线框的功能性和应用性能。

Description

多芯片堆叠倒正装无基岛复合式平脚金属框架结构
技术领域
本实用新型涉及一种多芯片堆叠倒正装无基岛复合式平脚金属框架结构，属于半导体封装技术领域。
背景技术
传统的四面扁平无引脚金属引线框结构主要有两种： 
一种是四面扁平无引脚封装（QFN）引线框，这种结构的引线框由铜材金属框架与耐高温胶膜组成（如图3所示）；
一种是预包封四面扁平无引脚封装（PQFN）引线框，这种结构的引线框结构包括引脚与基岛，引脚与基岛之间的蚀刻区域填充有塑封料（如图4所示）。
上述传统金属引线框存在以下缺点：
1、传统金属引线框作为装载芯片的封装载体，本身不具备系统功能，从而限制了传统金属引线框封装后的集成功能性与应用性能；
2、由于传统金属引线框本身不具备系统功能，只能在引线框正面进行芯片及组件的平铺或者堆叠封装，而功率器件与控制芯片封装在同一封装体内，功率器件的散热会影响控制芯片信号的传输；
3、由于传统金属引线框本身不具备系统功能，所以多功能系统集成模块只能在传统金属引线框正面通过多芯片及组件的平铺或堆叠而实现，相应地也就增大元器件模块在PCB上所占用的空间。
发明内容
本实用新型的目的在于克服上述不足，提供一种多芯片堆叠倒正装无基岛复合式平脚金属框架结构，它能够解决传统金属引线框缺乏系统功能的问题。
本实用新型的目的是这样实现的：一种多芯片堆叠倒正装无基岛复合式平脚金属框架结构，它包括金属基板框，所述金属基板框内部设置有引脚，所述引脚呈台阶状，所述引脚的正面与金属基板框正面齐平，所述引脚的背面与金属基板框的背面齐平，所述引脚台阶面上设置有金属层，所述引脚的台阶面上通过底部填充胶倒装有第一芯片，所述第一芯片表面通过导电或不导电粘结物质正装有第二芯片，所述第二芯片表面与金属层表面之间通过金属线相连接，所述金属基板框内部区域填充有塑封料，所述塑封料正面与引脚台阶面齐平，所述塑封料背面与金属基板框背面齐平，所述基岛正面、引脚的正面和背面以及金属基板框的正面和背面设置有抗氧化层。
所述引脚台阶面上设置有单圈或多圈导电柱子。
所述第一芯片与引脚台阶面之间设置有金属层。
与现有技术相比，本实用新型具有以下有益效果：
1、复合金属引线框架的夹层可以因为系统与功能的需要而在需要的位置或是区域内埋入主动元件或是组件或是被动的组件，成为一个单层线路系统级的金属引线框架；
2、从复合式金属引线框架成品的外观完全看不出来内部夹层已埋入了因系统或是功能需要的对象，尤其是硅材的芯片的埋入连X光都无法检视，充分达到系统与功能的隐密性及保护性； 
3、复合式金属引线框架的夹层在制作过程中可以埋入高功率器件，二次封装再进行控制芯片的装片，从而高功率器件与控制芯片分别装在复合式金属引线框两侧，可以避免高功率器件散热而干扰控制芯片的信号传输；
4、复合式金属引线框架本身内含埋入对象的功能，二次封装后可以充分实现系统功能的集成与整合，从而同样功能的元器件模块的体积尺寸要比传统引线框封装的模块来的小，相应在PCB上所占用的空间也就比较少，从而也就降低了成本；
5、复合式金属引线框架的夹层在制作过程中可以因为导热或是散热需要而在需要的位置或是区域内埋入导热或是散热对象，从而改善整个封装结构的散热效果；
6、复合式金属引线框架成品本身就富含了各种的组件，如果不再进行后续第二次封装的情况下，将复合式金属引线框架依照每一格单元切开，本身就可成为一个超薄的封装体；
7、复合式金属引线框架除了本身内含对象的埋入功能之外还可以在封装体外围再叠加不同的单元封装或是系统级封装，充分达到单层线路金属引线框架的双系统或是多系统级的封装技术能力；
8、复合式金属引线框架内所埋入的物件或对象均与金属厚度齐平，充分的体现出超薄与高密度的填充在复合式金属引线框内的厚度空间之中。
附图说明
图1为本实用新型一种多芯片堆叠倒正装无基岛复合式平脚金属框架结构实施例1的示意图。
图2为本实用新型一种多芯片堆叠倒正装无基岛复合式平脚金属框架结构实施例2的示意图。
图3为传统四面扁平无引脚封装（QFN）引线框结构的示意图。
图4为预包封四面扁平无引脚封装（PQFN）引线框结构的示意图。
其中：
金属基板框1
引脚2
金属层3
底部填充胶4
第一芯片5
导电或不导电粘结物质6
第二芯片7
金属线8
塑封料9
抗氧化层10
导电柱子11。
具体实施方式
实施例1：
参见图1，本实用新型一种多芯片堆叠倒正装无基岛复合式平脚金属框架结构，它包括金属基板框1，所述金属基板框1内部设置有引脚2，所述引脚2呈台阶状，所述引脚2的正面与金属基板框1正面齐平，所述引脚2的背面与金属基板框1的背面齐平，所述引脚2台阶面上设置有金属层3，所述引脚2的台阶面上通过底部填充胶4倒装有第一芯片5，所述第一芯片5表面通过导电或不导电粘结物质6正装有第二芯片7，所述第二芯片7表面与金属层3表面之间通过金属线8相连接，所述金属基板框1内部区域填充有塑封料9，所述塑封料9正面与引脚3台阶面齐平，所述塑封料9背面与金属基板框1背面齐平，所述基岛2正面、引脚3的正面和背面以及金属基板框1的正面和背面设置有抗氧化层10。
实施例2：
参见图2，实施例2与实施例1的区别在于：所述引脚2台阶面上设置有单圈或多圈导电柱子11。

Claims (3)

1.一种多芯片堆叠倒正装无基岛复合式平脚金属框架结构，其特征在于：它包括金属基板框（1），所述金属基板框（1）内部设置有引脚（2），所述引脚（2）呈台阶状，所述引脚（2）的正面与金属基板框1正面齐平，所述引脚（2）的背面与金属基板框（1）的背面齐平，所述引脚（2）台阶面上设置有金属层（3），所述引脚（2）的台阶面上通过底部填充胶（4）倒装有第一芯片（5），所述第一芯片（5）表面通过导电或不导电粘结物质（6）正装有第二芯片（7），所述第二芯片（7）表面与金属层（3）表面之间通过金属线（8）相连接，所述金属基板框（1）内部区域填充有塑封料（9），所述塑封料（9）正面与引脚（3）台阶面齐平，所述塑封料（9）背面与金属基板框（1）背面齐平，所述基岛（2）正面、引脚（3）的正面和背面以及金属基板框（1）的正面和背面设置有抗氧化层（10）。
2.根据权利要求1所述的一种多芯片堆叠倒正装无基岛复合式平脚金属框架结构，其特征在于：所述引脚（2）台阶面上设置有单圈或多圈导电柱子（11）。
3.根据权利要求1或2所述的一种多芯片堆叠倒正装无基岛复合式平脚金属框架结构，其特征在于：所述第一芯片（5）与引脚（2）台阶面之间设置有金属层。
CN201320788012.6U 2013-12-05 2013-12-05 多芯片堆叠倒正装无基岛复合式平脚金属框架结构 Expired - Lifetime CN204167308U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201320788012.6U CN204167308U (zh) 2013-12-05 2013-12-05 多芯片堆叠倒正装无基岛复合式平脚金属框架结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201320788012.6U CN204167308U (zh) 2013-12-05 2013-12-05 多芯片堆叠倒正装无基岛复合式平脚金属框架结构

Publications (1)

Publication Number Publication Date
CN204167308U true CN204167308U (zh) 2015-02-18

Family

ID=52540968

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201320788012.6U Expired - Lifetime CN204167308U (zh) 2013-12-05 2013-12-05 多芯片堆叠倒正装无基岛复合式平脚金属框架结构

Country Status (1)

Country Link
CN (1) CN204167308U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107579055A (zh) * 2017-08-30 2018-01-12 杰群电子科技（东莞）有限公司 一种叠合封装结构
CN110164775A (zh) * 2019-06-04 2019-08-23 无锡中微高科电子有限公司 高功率mos芯片与控制芯片组合封装结构与封装方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107579055A (zh) * 2017-08-30 2018-01-12 杰群电子科技（东莞）有限公司 一种叠合封装结构
CN110164775A (zh) * 2019-06-04 2019-08-23 无锡中微高科电子有限公司 高功率mos芯片与控制芯片组合封装结构与封装方法
CN110164775B (zh) * 2019-06-04 2024-04-09 无锡中微高科电子有限公司 高功率mos芯片与控制芯片组合封装结构与封装方法

Similar Documents

Publication Publication Date Title
CN204167308U (zh) 多芯片堆叠倒正装无基岛复合式平脚金属框架结构
CN204144244U (zh) 多芯片堆叠倒装有基岛复合式平脚金属框架结构
CN204167300U (zh) 多芯片堆叠倒正装器件无基岛复合式平脚金属框架结构
CN204102887U (zh) 多芯片堆叠倒正装器件有基岛复合式平脚金属框架结构
CN204144245U (zh) 多芯片堆叠倒正装有基岛复合式平脚金属框架结构
CN204102883U (zh) 多芯片堆叠正装有基岛复合式平脚金属框架结构
CN204167305U (zh) 多芯片堆叠正装无源器件有基岛复合式平脚金属框架结构
CN204102886U (zh) 单芯片正装无基岛复合式平脚金属框架结构
CN204167301U (zh) 多芯片平铺正装无源器件有基岛复合式平脚金属框架结构
CN204167296U (zh) 无源器件无基岛复合式平脚金属框架结构
CN204102884U (zh) 多芯片堆叠倒装无源器件有基岛复合式平脚金属框架结构
CN204102890U (zh) 单芯片正装有基岛复合式平脚金属框架结构
CN204102888U (zh) 单芯片倒装无基岛复合式平脚金属框架结构
CN204167298U (zh) 单芯片倒装无源器件无基岛复合式平脚金属框架结构
CN204102885U (zh) 多芯片平铺倒装有基岛复合式平脚金属框架结构
CN204167297U (zh) 多芯片平铺倒装无源器件有基岛复合式平脚金属框架结构
CN204167303U (zh) 无源器件有基岛复合式平脚金属框架结构
CN204167304U (zh) 单芯片倒装有基岛复合式平脚金属框架结构
CN204167307U (zh) 单芯片倒装无源器件有基岛复合式平脚金属框架结构
CN204167302U (zh) 单芯片正装无源器件静电释放圈复合式平脚金属框架结构
CN204102891U (zh) 单芯片正装有基岛静电释放圈复合式平脚金属框架结构
CN204167309U (zh) 单芯片倒装无源器件静电释放圈复合式平脚金属框架结构
CN204167306U (zh) 单芯片正装无源器件有基岛复合式平脚金属框架结构
CN204167299U (zh) 单芯片倒装有基岛静电释放圈复合式平脚金属框架结构
CN204102889U (zh) 单芯片倒装有基岛散热块复合式平脚金属框架结构

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20150218