CN103681579A - 二次先蚀后镀金属框减法埋芯片正装平脚结构及工艺方法 - Google Patents

二次先蚀后镀金属框减法埋芯片正装平脚结构及工艺方法 Download PDF

Info

Publication number
CN103681579A
CN103681579A CN201310642041.6A CN201310642041A CN103681579A CN 103681579 A CN103681579 A CN 103681579A CN 201310642041 A CN201310642041 A CN 201310642041A CN 103681579 A CN103681579 A CN 103681579A
Authority
CN
China
Prior art keywords
photoresistance film
metal substrate
metal
back side
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310642041.6A
Other languages
English (en)
Other versions
CN103681579B (zh
Inventor
梁志忠
梁新夫
王亚琴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CN201310642041.6A priority Critical patent/CN103681579B/zh
Publication of CN103681579A publication Critical patent/CN103681579A/zh
Application granted granted Critical
Publication of CN103681579B publication Critical patent/CN103681579B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明涉及一种二次先蚀后镀金属框减法埋芯片正装平脚结构及工艺方法，所述结构包括金属基板框（1），所述金属基板框（1）内部设置有基岛（2）和引脚（3），所述引脚（3）呈台阶状，所述基岛（2）背面与引脚（3）的台阶面齐平，所述引脚（3）的台阶面上设置有金属层（4），所述基岛（2）背面正装有芯片（6），所述芯片（6）表面与金属层（4）表面之间通过金属线（7）相连接，所述金属基板框（1）内部区域填充有塑封料（8），所述塑封料（8）正面与引脚（3）台阶面齐平，所述塑封料（8）背面与金属基板框（1）背面齐平,所述基岛（2）正面、引脚（3）的正面和背面以及金属基板框（1）的正面和背面设置有抗氧化层（9）。本发明的有益效果是：它能够解决传统金属引线框的板厚之中无法埋入物件而限制金属引线框的功能性和应用性能。

Description

二次先蚀后镀金属框减法埋芯片正装平脚结构及工艺方法
技术领域
本发明涉及一种二次先蚀后镀金属框减法埋芯片正装平脚结构及工艺方法，属于半导体封装技术领域。
背景技术
传统的四面扁平无引脚金属引线框结构主要有两种： 
一种是四面扁平无引脚封装（QFN）引线框，这种结构的引线框由铜材金属框架与耐高温胶膜组成（如图19所示）；
一种是预包封四面扁平无引脚封装（PQFN）引线框，这种结构的引线框结构包括引脚与基岛，引脚与基岛之间的蚀刻区域填充有塑封料（如图20所示）。
上述传统金属引线框存在以下缺点：
1、传统金属引线框作为装载芯片的封装载体，本身不具备系统功能，从而限制了传统金属引线框封装后的集成功能性与应用性能；
2、由于传统金属引线框本身不具备系统功能，只能在引线框正面进行芯片及组件的平铺或者堆叠封装，而功率器件与控制芯片封装在同一封装体内，功率器件的散热会影响控制芯片信号的传输；
3、由于传统金属引线框本身不具备系统功能，所以多功能系统集成模块只能在传统金属引线框正面通过多芯片及组件的平铺或堆叠而实现，相应地也就增大元器件模块在PCB上所占用的空间。
发明内容
本发明的目的在于克服上述不足，提供一种二次先蚀后镀金属框减法埋芯片正装平脚结构及工艺方法，它能够解决传统金属引线框缺乏系统功能的问题。
本发明的目的是这样实现的：一种二次先蚀后镀金属框减法埋芯片正装平脚结构，它包括金属基板框，所述金属基板框内部设置有基岛和引脚，所述引脚呈台阶状，所述基岛和引脚的正面与金属基板框正面齐平，所述引脚的背面与金属基板框的背面齐平，所述基岛背面与引脚的台阶面齐平，所述引脚的台阶面上设置有金属层，所述基岛背面通过导电或不导电粘结物质正装有芯片，所述芯片表面与金属层表面之间通过金属线相连接，所述金属基板框内部区域填充有塑封料，所述塑封料正面与引脚台阶面齐平，所述塑封料背面与金属基板框背面齐平，所述基岛正面、引脚的正面和背面以及金属基板框的正面和背面设置有金属抗氧化层或是披覆抗氧化剂(OSP)。
所述芯片与基岛背面之间设置有金属层。
一种二次先蚀后镀金属框减法埋芯片正装平脚结构的工艺方法，所述方法包括以下步骤：
步骤一、取金属基板
步骤二、贴光阻膜作业
在金属基板正面及背面分别贴上可进行曝光显影的光阻膜；
步骤三、金属基板背面去除部分光阻膜
利用曝光显影设备将步骤二完成贴光阻膜作业的金属基板背面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板背面后续需要进行蚀刻的区域；
步骤四、蚀刻
在步骤三中金属基板背面去除部分光阻膜的区域进行化学蚀刻；
步骤五、去除光阻膜
去除金属基板表面的光阻膜；
步骤六、贴光阻膜作业
在步骤四完成蚀刻的金属基板正面及背面贴上可进行曝光显影的光阻膜；
步骤七、金属基板背面去除部分光阻膜
利用曝光显影设备将步骤六完成贴光阻膜作业的金属基板背面蚀刻区域进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板背面蚀刻区域后续需要进行电镀的区域；
步骤八、电镀金属线路层
在步骤七中金属基板背面蚀刻区域去除部分光阻膜的区域内电镀上金属线路层，金属线路层电镀完成后即在金属基板背面形成相应的基岛和引脚；
步骤九、去除光阻膜
去除金属基板表面的光阻膜；
步骤十、装片
在步骤八形成的基岛背面通过导电或不导电粘结物质植入芯片；
步骤十一、金属线键合
在芯片正面与步骤八形成的引脚之间进行键合金属线作业；
步骤十二、环氧树脂塑封
在完成装片打线后的金属基板背面蚀刻区域进行环氧树脂塑封保护；
步骤十三、贴光阻膜作业
在步骤十二完成环氧树脂塑封后的金属基板正面及背面贴上可进行曝光显影的光阻膜；
步骤十四、金属基板正面去除部分光阻膜
利用曝光显影设备将步骤十三完成贴光阻膜作业的金属基板正面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板正面后续需要进行蚀刻的区域；
步骤十五、蚀刻
在步骤十四中金属基板正面去除部分光阻膜的区域进行化学蚀刻；
步骤十六、去除光阻膜
去除金属基板表面的光阻膜；
步骤十七、电镀抗氧化金属层或披覆抗氧化剂（OSP）
在步骤十六中去除光阻膜后金属基板表面裸露在外的金属表面进行抗氧化金属层电镀，如金、镍金、镍钯金、锡或是被覆抗氧化剂（OSP）。
与现有技术相比，本发明具有以下有益效果：
1、金属减法技术引线框架的夹层可以因为系统与功能的需要而在需要的位置或是区域内埋入主动元件或是组件或是被动的组件，成为一个单层线路系统级的金属引线框架；
2、从金属减法技术引线框架成品的外观完全看不出来内部夹层已埋入了因系统或是功能需要的对象，尤其是硅材芯片的埋入连X光都无法检视，充分达到系统与功能的隐密性及保护性； 
3、金属减法技术引线框架的夹层在制作过程中可以埋入高功率器件，二次封装再进行控制芯片的装片，从而高功率器件与控制芯片分别装在金属减法技术引线框两侧，可以避免高功率器件因热辐射而干扰控制芯片的信号传输；
4、金属减法技术引线框架本身内含埋入对象的功能，二次封装后可以充分实现系统功能的集成与整合，从而同样功能的元器件模块的体积尺寸要比传统引线框封装的模块来的小，相应在PCB上所占用的空间也就比较少，从而也就降低了成本；
5、金属减法技术引线框架的夹层在制作过程中可以因为导热或是散热需要而在需要的位置或是区域内埋入导热或是散热对象，从而改善整个封装结构的散热效果；
6、金属减法技术引线框架成品本身就富含了各种的组件，如果不再进行后续第二次封装的情况下，将金属减法技术引线框架依照每一格单元切开，本身就可成为一个超薄的封装体；
7、金属减法技术引线框架除了本身内含对象的埋入功能之外还可以在封装体外围再叠加不同的单元封装或是系统级封装，充分达到单层线路金属引线框架的双系统或是多系统级的封装技术能力；
8、金属减法技术引线框架内所埋入的物件或对象均与金属厚度齐平，充分的体现出超薄与高密度的填充在金属减法技术引线框内的厚度空间之中。
9、二次先蚀后镀金属框减法技术引线框会在金属引线框表面塑封料正面呈现一定的高低断差 , 其优点是在第二次塑封料塑封后可以牢牢的抓扣住金属凸点 , 从而降低了塑封体与金属引线框因为CTE(膨胀系数或是收缩率)的差距而产生分层的可靠性的不良。
附图说明
图1~图17为本发明一种二次先蚀后镀金属框减法埋芯片正装平脚结构工艺方法的各工序示意图。
图18为本发明一种二次先蚀后镀金属框减法埋芯片正装平脚结构的示意图。
图19为传统四面扁平无引脚封装（QFN）引线框结构的示意图。
图20为预包封四面扁平无引脚封装（PQFN）引线框结构的示意图。
其中：
金属基板框1
基岛2
引脚3
金属层4
导电或不导电粘结物质5
芯片6
金属线7
塑封料8
抗氧化层9。
具体实施方式
参见图18，本发明一种二次先蚀后镀金属框减法埋芯片正装平脚结构，它包括金属基板框1，所述金属基板框1内部设置有基岛2和引脚3，所述引脚3呈台阶状，所述基岛2和引脚3的正面与金属基板框1正面齐平，所述引脚3的背面与金属基板框1的背面齐平，所述基岛2背面与引脚3的台阶面齐平，所述引脚3的台阶面上设置有金属层4，所述基岛2背面通过导电或不导电粘结物质5正装有芯片6，所述芯片6表面与金属层4表面之间通过金属线7相连接，所述金属基板框1内部区域填充有塑封料8，所述塑封料8正面与引脚3台阶面齐平，所述塑封料8背面与金属基板框1背面齐平，所述基岛2正面、引脚3的正面和背面以及金属基板框1的正面和背面设置有抗氧化层9。
所述芯片6与基岛2背面之间设置有金属层4。
其工艺方法如下：
步骤一、取金属基板
参见图1，取一片厚度合适的金属基板，金属基板的材质可以是铜材、铁材、镀锌材、不锈钢材、铝材或可以达到导电功能的金属物质或非金属物质，厚度的选择可依据产品特性进行选择；
步骤二、贴光阻膜作业
参见图2，在金属基板正面及背面分别贴上可进行曝光显影的光阻膜，光阻膜可以是干式光阻膜也可以是湿式光阻膜；
步骤三、金属基板背面去除部分光阻膜
参见图3，利用曝光显影设备将步骤二完成贴光阻膜作业的金属基板背面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板背面后续需要进行蚀刻的区域；
步骤四、蚀刻
参见图4，在步骤三中金属基板背面去除部分光阻膜的区域进行化学蚀刻，化学蚀刻的技术可以采用氯化铜、氯化铁或是可以进行腐蚀金属材料的化学药剂；
步骤五、去除光阻膜
参见图5，去除金属基板表面的光阻膜，去除光阻膜的方法采用化学药水软化并采用高压水冲洗即可；
步骤六、贴光阻膜作业
参见图6，在步骤四完成蚀刻的金属基板正面及背面贴上可进行曝光显影的光阻膜，光阻膜可以是干式光阻膜也可以是湿式光阻膜；
步骤七、金属基板背面去除部分光阻膜
参见图7，利用曝光显影设备将步骤六完成贴光阻膜作业的金属基板背面蚀刻区域进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板背面蚀刻区域后续需要进行电镀的区域；
步骤八、电镀金属线路层
参见图8，在步骤七中金属基板背面蚀刻区域去除部分光阻膜的区域内电镀上金属线路层，金属线路层电镀完成后即在金属基板背面形成相应的基岛和引脚，金属线路层的材质可以是银、镍金或镍钯金等，可以根据不同特性变换电镀的厚度或是可导电的金属材料，电镀方式可以是电解电镀也可以采用化学沉积的方式；
步骤九、去除光阻膜
参见图9，去除金属基板表面的光阻膜，去除光阻膜的方法采用化学药水软化并采用高压水冲洗即可；
步骤十、装片
参见图10，在步骤八形成的基岛背面通过导电或不导电粘结物质植入芯片，植入芯片的方式可以根据产品特性灵活选择，可以采用基岛正面点胶装片、芯片背面覆盖胶层或DAF(Die Attach Film)膜的方式进行装片；
步骤十一、金属线键合
参见图11，在芯片正面与步骤八形成的引脚之间进行键合金属线作业；
步骤十二、环氧树脂塑封
参见图12，在完成装片打线后的金属基板背面蚀刻区域进行环氧树脂塑封保护，环氧树脂材料可以依据产品特性选择有填料或是没有填料的种类；
步骤十三、贴光阻膜作业
参见图13，在步骤十二完成环氧树脂塑封后的金属基板正面及背面贴上可进行曝光显影的光阻膜；
步骤十四、金属基板正面去除部分光阻膜
参见图14，利用曝光显影设备将步骤十三完成贴光阻膜作业的金属基板正面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板正面后续需要进行蚀刻的区域；
步骤十五、蚀刻
参见图15，在步骤十四中金属基板正面去除部分光阻膜的区域进行化学蚀刻，化学蚀刻的技术可以采用氯化铜、氯化铁或是可以进行腐蚀金属材料的化学药剂；
步骤十六、去除光阻膜
参见图16，去除金属基板表面的光阻膜，去除光阻膜的方法采用化学药水软化并采用高压水冲洗即可；
步骤十七、电镀抗氧化金属层或披覆抗氧化剂（OSP）
参见图17，在步骤十六中去除光阻膜后金属基板表面裸露在外的金属表面进行抗氧化金属层电镀，如金、镍金、镍钯金、锡或是被覆抗氧化剂（OSP）。

Claims (3)

1.一种二次先蚀后镀金属框减法埋芯片正装平脚结构，其特征在于：它包括金属基板框（1），所述金属基板框（1）内部设置有基岛（2）和引脚（3），所述引脚（3）呈台阶状，所述基岛（2）和引脚（3）的正面与金属基板框（1）正面齐平，所述引脚（3）的背面与金属基板框（1）的背面齐平，所述基岛（2）背面与引脚（3）的台阶面齐平，所述引脚（3）的台阶面上设置有金属层（4），所述基岛（2）背面通过导电或不导电粘结物质（5）正装有芯片（6），所述芯片（6）表面与金属层（4）表面之间通过金属线（7）相连接，所述金属基板框（1）内部区域填充有塑封料（8），所述塑封料（8）正面与引脚（3）台阶面齐平，所述塑封料（8）背面与金属基板框（1）背面齐平，所述基岛（2）正面、引脚（3）的正面和背面以及金属基板框（1）的正面和背面设置有抗氧化层（9）。
2.根据权利要求1所述的一种二次先蚀后镀金属框减法埋芯片正装平脚结构，其特征在于：所述芯片（6）与基岛（2）背面之间设置有金属层（4）。
3.一种二次先蚀后镀金属框减法埋芯片正装平脚结构的工艺方法，其特征在于所述方法包括以下步骤：
步骤一、取金属基板
步骤二、贴光阻膜作业
在金属基板正面及背面分别贴上可进行曝光显影的光阻膜；
步骤三、金属基板背面去除部分光阻膜
利用曝光显影设备将步骤二完成贴光阻膜作业的金属基板背面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板背面后续需要进行蚀刻的区域；
步骤四、蚀刻
在步骤三中金属基板背面去除部分光阻膜的区域进行化学蚀刻；
步骤五、去除光阻膜
去除金属基板表面的光阻膜；
步骤六、贴光阻膜作业
在步骤四完成蚀刻的金属基板正面及背面贴上可进行曝光显影的光阻膜；
步骤七、金属基板背面去除部分光阻膜
利用曝光显影设备将步骤六完成贴光阻膜作业的金属基板背面蚀刻区域进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板背面蚀刻区域后续需要进行电镀的区域；
步骤八、电镀金属线路层
在步骤七中金属基板背面蚀刻区域去除部分光阻膜的区域内电镀上金属线路层，金属线路层电镀完成后即在金属基板背面形成相应的基岛和引脚；
步骤九、去除光阻膜
去除金属基板表面的光阻膜；
步骤十、装片
在步骤八形成的基岛背面通过导电或不导电粘结物质植入芯片；
步骤十一、金属线键合
在芯片正面与步骤八形成的引脚之间进行键合金属线作业；
步骤十二、环氧树脂塑封
在完成装片打线后的金属基板背面蚀刻区域进行环氧树脂塑封保护；
步骤十三、贴光阻膜作业
在步骤十二完成环氧树脂塑封后的金属基板正面及背面贴上可进行曝光显影的光阻膜；
步骤十四、金属基板正面去除部分光阻膜
利用曝光显影设备将步骤十三完成贴光阻膜作业的金属基板正面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板正面后续需要进行蚀刻的区域；
步骤十五、蚀刻
在步骤十四中金属基板正面去除部分光阻膜的区域进行化学蚀刻；
步骤十六、去除光阻膜
去除金属基板表面的光阻膜；
步骤十七、电镀抗氧化金属层或披覆抗氧化剂（OSP）
在步骤十六中去除光阻膜后金属基板表面裸露在外的金属表面进行抗氧化金属层电镀或是披覆抗氧化剂(OSP)。
CN201310642041.6A 2013-12-05 2013-12-05 二次先蚀后镀金属框减法埋芯片正装平脚结构及工艺方法 Active CN103681579B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310642041.6A CN103681579B (zh) 2013-12-05 2013-12-05 二次先蚀后镀金属框减法埋芯片正装平脚结构及工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310642041.6A CN103681579B (zh) 2013-12-05 2013-12-05 二次先蚀后镀金属框减法埋芯片正装平脚结构及工艺方法

Publications (2)

Publication Number Publication Date
CN103681579A true CN103681579A (zh) 2014-03-26
CN103681579B CN103681579B (zh) 2016-03-30

Family

ID=50318673

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310642041.6A Active CN103681579B (zh) 2013-12-05 2013-12-05 二次先蚀后镀金属框减法埋芯片正装平脚结构及工艺方法

Country Status (1)

Country Link
CN (1) CN103681579B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2899111Y (zh) * 2006-04-13 2007-05-09 江苏长电科技股份有限公司 电子元器件平面凸点式封装基板
US20080251902A1 (en) * 2003-04-11 2008-10-16 Dai Nippon Printing Co., Ltd. Plastic package and method of fabricating the same
CN201681877U (zh) * 2010-04-26 2010-12-22 江苏长电科技股份有限公司 下沉基岛露出型封装结构
CN102244020A (zh) * 2011-06-20 2011-11-16 江苏长电科技股份有限公司 复合材料引线框封装方法及其封装模具结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080251902A1 (en) * 2003-04-11 2008-10-16 Dai Nippon Printing Co., Ltd. Plastic package and method of fabricating the same
CN2899111Y (zh) * 2006-04-13 2007-05-09 江苏长电科技股份有限公司 电子元器件平面凸点式封装基板
CN201681877U (zh) * 2010-04-26 2010-12-22 江苏长电科技股份有限公司 下沉基岛露出型封装结构
CN102244020A (zh) * 2011-06-20 2011-11-16 江苏长电科技股份有限公司 复合材料引线框封装方法及其封装模具结构

Also Published As

Publication number Publication date
CN103681579B (zh) 2016-03-30

Similar Documents

Publication Publication Date Title
CN103400771B (zh) 先蚀后封芯片倒装三维系统级金属线路板结构及工艺方法
CN103413766B (zh) 先蚀后封芯片正装三维系统级金属线路板结构及工艺方法
CN103400767A (zh) 先蚀后封芯片倒装凸点三维系统级金属线路板及工艺方法
CN103400778B (zh) 先蚀后封无源器件三维系统级金属线路板结构及工艺方法
CN103400777B (zh) 先蚀后封芯片正装凸点三维系统级金属线路板及工艺方法
CN103646939B (zh) 二次先镀后蚀金属框减法埋芯片正装凸点结构及工艺方法
CN103646933B (zh) 二次先蚀后镀金属框减法埋芯片正装凸点结构及工艺方法
CN103646930B (zh) 二次先蚀后镀金属框减法埋芯片倒装平脚结构及工艺方法
CN103681583B (zh) 一次先蚀后镀金属框减法埋芯片正装平脚结构及工艺方法
CN103646936B (zh) 二次先镀后蚀金属框减法埋芯片倒装平脚结构及工艺方法
CN103681579B (zh) 二次先蚀后镀金属框减法埋芯片正装平脚结构及工艺方法
CN103681582B (zh) 一次先蚀后镀金属框减法埋芯片正装凸点结构及工艺方法
CN103681581B (zh) 一次先蚀后镀金属框减法埋芯片倒装平脚结构及工艺方法
CN103646938B (zh) 一次先镀后蚀金属框减法埋芯片倒装凸点结构及工艺方法
CN103646934B (zh) 二次先镀后蚀金属框减法埋芯片正装平脚结构及工艺方法
CN204167308U (zh) 多芯片堆叠倒正装无基岛复合式平脚金属框架结构
CN103646937B (zh) 二次先蚀后镀金属框减法埋芯片倒装凸点结构及工艺方法
CN103681580B (zh) 一次先蚀后镀金属框减法埋芯片倒装凸点结构及工艺方法
CN103646935B (zh) 二次先镀后蚀金属框减法埋芯片倒装凸点结构及工艺方法
CN103646929B (zh) 一次先镀后蚀金属框减法埋芯片正装平脚结构及工艺方法
CN103646932B (zh) 一次先镀后蚀金属框减法埋芯片正装凸点结构及工艺方法
CN103646931B (zh) 一次先镀后蚀金属框减法埋芯片倒装平脚结构及工艺方法
CN203707116U (zh) 多芯片平铺正装有基岛复合式平脚金属框架结构
CN204167305U (zh) 多芯片堆叠正装无源器件有基岛复合式平脚金属框架结构
CN203733780U (zh) 多芯片堆叠倒正装无基岛复合式平脚金属框架结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant