CN103681249B - 半导体器件精细图案的制作方法 - Google Patents

半导体器件精细图案的制作方法 Download PDF

Info

Publication number
CN103681249B
CN103681249B CN201210325783.1A CN201210325783A CN103681249B CN 103681249 B CN103681249 B CN 103681249B CN 201210325783 A CN201210325783 A CN 201210325783A CN 103681249 B CN103681249 B CN 103681249B
Authority
CN
China
Prior art keywords
glue layer
patterning
resistance glue
optical resistance
fine pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210325783.1A
Other languages
English (en)
Other versions
CN103681249A (zh
Inventor
李天慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210325783.1A priority Critical patent/CN103681249B/zh
Publication of CN103681249A publication Critical patent/CN103681249A/zh
Application granted granted Critical
Publication of CN103681249B publication Critical patent/CN103681249B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

本发明公开了一种半导体器件精细图案的制作方法，所述精细图案为相间排列的间隔和线，该方法包括：预先提供一半导体衬底，所述半导体衬底表面自下而上依次包括刻蚀目标层和图案化的光阻胶层，其中图案化的光阻胶层的宽度定义精细图案的间隔宽度；采用定向自主方法使在刻蚀目标层和图案化的光阻胶层表面涂布的共聚物自动分层，所述共聚物包括聚苯乙烯PS和聚乙烯甲基丙烯酸甲酯PMMA，其中PMMA分层后附着在图案化的光阻胶层的侧壁，用于定义精细图案的线宽度；去除PS和图案化的光阻胶层；以PMMA为掩膜，对刻蚀目标层进行刻蚀，形成精细图案。本发明在确保精细图案准确度的情况下，简化SADP技术。

Description

半导体器件精细图案的制作方法
技术领域
本发明涉及半导体器件的制作技术，特别涉及一种半导体器件精细图案的制作方法。
背景技术
目前，对于衬底上由相间排列的线（line）和间隔（space）形成的精细图案，一般采用自对准双图案（SADP，Self-Aligned Double Patterning）技术。
现有采用SADP技术形成精细图案的方法包括以下步骤，下面结合图1a至图1e进行说明。
步骤11、请参阅图1a，在半导体衬底100上沉积刻蚀目标层101；在刻蚀目标层101的表面涂布光阻胶层，并曝光显影图案化所述光阻胶层，图案化的光阻胶层102宽度用于定义精细图案的间隔宽度；
步骤12、请参阅图1b，在图案化的光阻胶层102表面以及显露出的刻蚀目标层101表面沉积氧化层103；
步骤13、请参阅图1c，各向异性刻蚀所述氧化层103，形成位于图案化的光阻胶层102两侧的侧壁层103’，其侧壁层103’的宽度为精细图案的线宽。参照图1c可知，相邻侧壁层103’之间的空隙宽度同样定义了精细图案的间隔。
步骤14、请参阅图1d，去除图案化的光阻胶层102。
步骤15、请参阅图1e，以侧壁层103’为掩膜，对刻蚀目标层101进行刻蚀，形成精细图案。从上述描述可以看出，相邻侧壁层103’之间的空隙宽度定义了精细图案的间隔，侧壁层103’的宽度定义了精细图案的线宽。
基于上述说明，现有的SADP技术是比较复杂的，实现起来生产效率较低。而且，氧化层103经过异向刻蚀之后形成侧壁层103’，需要保持垂直且规则的形状，来定义精细图案的线宽，这一点对于异向刻蚀工艺来说，难以很好地实现。进一步地，氧化层103沉积在图案化的光阻胶层102表面以及显露出的刻蚀目标层101表面，对于更小尺寸的精细图案，显露出的刻蚀目标层101表面宽度很窄，氧化层103在该位置上沉积的厚度均匀性就会很差，因而很难刻蚀得到理想形状的侧壁层。所以最终以侧壁层为掩膜，对刻蚀目标层101进行刻蚀时，很难得到理想尺寸的精细图案。
发明内容
有鉴于此，本发明提供一种半导体器件精细图案的制作方法，在确保精细图案准确度的情况下，简化SADP技术。
本发明的技术方案是这样实现的：
一种半导体器件精细图案的制作方法，所述精细图案为相间排列的间隔和线，该方法包括：
预先提供一半导体衬底，所述半导体衬底表面自下而上依次包括刻蚀目标层和图案化的光阻胶层，其中图案化的光阻胶层的宽度定义精细图案的间隔宽度；
采用定向自主方法使在刻蚀目标层和图案化的光阻胶层表面涂布的共聚物自动分层，所述共聚物包括聚苯乙烯PS和聚乙烯甲基丙烯酸甲酯PMMA，其中PMMA分层后附着在图案化的光阻胶层的侧壁，用于定义精细图案的线宽度；
去除PS和图案化的光阻胶层；
以PMMA为掩膜，对刻蚀目标层进行刻蚀，形成精细图案。
所述定向自主方法为采用光照或者加热的方式使共聚物中的PS和PMMA自动分层。
分层后附着在图案化的光阻胶层侧壁的PMMA宽度范围为10～50纳米。
先去除PS，再去除图案化的光阻胶层。
采用盐酸溶液去除PS，或者采用丙二醇单甲基醚醋酸酯PGMEA和丙二醇单甲基醚PGME的混合液去除PS；
采用灰化的方法去除图案化的光阻胶层。
从上述方案可以看出，本发明首先利用光阻胶层核心（PR Core）技术，将图案化的光阻胶层作为牺牲层，然后利用DSA方法使共聚物的PS和PMMA分层，PMMA分层后均匀附着在图案化的光阻胶层的侧壁，将PMMA作为刻蚀线宽的掩膜，确保了精细图案的准确度。而且，共聚物的形成和去除都比较简单易处理，所以大大简化了SADP技术，从而达到本发明的目的。
附图说明
图1a至图1e为现有采用SADP技术形成精细图案的剖面示意图。
图2a至2d为本发明具体实施例采用简化的SADP技术制作精细图案的剖面示意图。
图2为本发明采用简化的SADP技术制作精细图案的方法流程示意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明作进一步详细说明。
本发明采用简化的SADP技术制作精细图案的方法流程示意图如图2所示，其包括以下步骤，下面结合图2a至图2d进行说明。
步骤21、请参阅图2a，预先提供一半导体衬底200，所述半导体衬底200表面自下而上依次包括刻蚀目标层201和图案化的光阻胶层202，其中图案化的光阻胶层202的宽度定义精细图案的间隔宽度；
具体方法为：在半导体衬底200上沉积刻蚀目标层201；在刻蚀目标层201的表面涂布光阻胶层，并曝光显影图案化所述光阻胶层，形成图案化的光阻胶层202。
步骤22、请参阅图2b，采用定向自主（Directed self-assembly，DSA）方法使在刻蚀目标层201和图案化的光阻胶层202表面涂布的共聚物自动分层，所述共聚物包括聚苯乙烯（PS）204和聚乙烯甲基丙烯酸甲酯（PMMA）203，其中PMMA203分层后附着在图案化的光阻胶层的侧壁，用于定义精细图案的线宽度；
本发明实施例采用的共聚物为PS-PMMA，即由两种聚合物聚苯乙烯（polystyrene，PS）和聚乙烯甲基丙烯酸甲酯（Poly methyl methacrylate，PMMA）混合而成。在一定条件下这两种聚合物能够自动分层，本领域技术人员称之为DSA方法，本发明实施例优选采用光照或者加热的方式使共聚物中的PS和PMMA，在150摄氏度左右自动分层，并且PMMA203分层后附着在图案化的光阻胶层202的侧壁。还可以采用其他方式例如在共聚物中加入氧化还原剂，或者感光剂，或者具有PH值的金属离子等，使共聚物中的PS和PMMA分层。分层后附着在图案化的光阻胶层202侧壁的PMMA203宽度范围为10～50纳米，即精细图案的线宽度范围为10～50纳米。由于共聚物是均匀涂布上去的，所以分层后的PMMA也很均匀，与现有技术中的侧壁层103’相比，形状规则且垂直，所以最终以PMMA为掩膜，对刻蚀目标层201进行刻蚀时，能够得到具有很好特征尺寸均匀性的精细图案。
步骤23、请参阅图2c，去除PS204和图案化的光阻胶层202；
具体方法为：先去除PS204，再去除图案化的光阻胶层202；采用盐酸溶液去除PS，或者采用丙二醇单甲基醚醋酸酯（PGMEA）和丙二醇单甲基醚（PGME）的混合液去除PS；然后采用灰化的方法去除图案化的光阻胶层。总之，去除PS204和图案化的光阻胶层202时不能损伤到PMMA，最后保留PMMA203即可。
步骤24、请参阅图2d，以PMMA203为掩膜，对刻蚀目标层201进行刻蚀，形成精细图案。
综上，本发明实施例是利用了共聚物在一定条件下自动分层的特性，将PMMA作为刻蚀线宽的掩膜，PMMA分层后均匀附着在图案化的光阻胶层的侧壁，所以形成的特征尺寸比较均匀准确。而且，本发明实施例共聚物是涂布形成，后续湿法去除即可，不需要像现有技术那样，氧化层103沉积形成，再将氧化层103经过刻蚀形成侧壁层103’，最后干法刻蚀去除侧壁层103’，工序比较复杂。因此，本发明的方法在确保精细图案准确度的情况下，大大简化了SADP技术。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (4)

1.一种半导体器件精细图案的制作方法，所述精细图案为相间排列的间隔和线，该方法包括：
预先提供一半导体衬底，所述半导体衬底表面自下而上依次包括刻蚀目标层和图案化的光阻胶层，其中图案化的光阻胶层的宽度定义精细图案的间隔宽度；
采用定向自主方法使在刻蚀目标层和图案化的光阻胶层表面涂布的共聚物自动分层，所述共聚物包括聚苯乙烯PS和聚乙烯甲基丙烯酸甲酯PMMA，其中PMMA分层后附着在图案化的光阻胶层的侧壁，用于定义精细图案的线宽度；
去除PS和图案化的光阻胶层；
以PMMA为掩膜，对刻蚀目标层进行刻蚀，形成精细图案；
所述定向自主方法为采用在共聚物中加入氧化还原剂，或者具有PH值的金属离子的方式使共聚物中的PS和PMMA自动分层。
2.如权利要求1所述的方法，其特征在于，分层后附着在图案化的光阻胶层侧壁的PMMA宽度范围为10～50纳米。
3.如权利要求2所述的方法，其特征在于，先去除PS，再去除图案化的光阻胶层。
4.如权利要求3所述的方法，其特征在于，采用盐酸溶液去除PS，或者采用丙二醇单甲基醚醋酸酯PGMEA和丙二醇单甲基醚PGME的混合液去除PS；
采用灰化的方法去除图案化的光阻胶层。
CN201210325783.1A 2012-09-05 2012-09-05 半导体器件精细图案的制作方法 Active CN103681249B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210325783.1A CN103681249B (zh) 2012-09-05 2012-09-05 半导体器件精细图案的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210325783.1A CN103681249B (zh) 2012-09-05 2012-09-05 半导体器件精细图案的制作方法

Publications (2)

Publication Number Publication Date
CN103681249A CN103681249A (zh) 2014-03-26
CN103681249B true CN103681249B (zh) 2017-07-28

Family

ID=50318460

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210325783.1A Active CN103681249B (zh) 2012-09-05 2012-09-05 半导体器件精细图案的制作方法

Country Status (1)

Country Link
CN (1) CN103681249B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102412137B1 (ko) * 2016-09-23 2022-06-23 에스케이이노베이션 주식회사 블록 공중합체를 이용한 미세 패턴의 형성 방법
CN108346573B (zh) * 2017-01-23 2020-10-16 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1811921A (zh) * 2005-01-25 2006-08-02 日立环球储存科技荷兰有限公司 制造磁阻磁头的方法
CN101170126A (zh) * 2006-10-25 2008-04-30 国际商业机器公司 半导体结构及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8821978B2 (en) * 2009-12-18 2014-09-02 International Business Machines Corporation Methods of directed self-assembly and layered structures formed therefrom
US9233840B2 (en) * 2010-10-28 2016-01-12 International Business Machines Corporation Method for improving self-assembled polymer features

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1811921A (zh) * 2005-01-25 2006-08-02 日立环球储存科技荷兰有限公司 制造磁阻磁头的方法
CN101170126A (zh) * 2006-10-25 2008-04-30 国际商业机器公司 半导体结构及其制造方法

Also Published As

Publication number Publication date
CN103681249A (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
US9281207B2 (en) Solution processible hardmasks for high resolution lithography
TWI409852B (zh) 利用自對準雙重圖案製作半導體元件微細結構的方法
TWI541859B (zh) 無須原子層沉積的自對準雙重圖案化方法
US9006014B2 (en) Fabrication of three-dimensional high surface area electrodes
TW201727360A (zh) 形成圖案的方法
CN103871846B (zh) 自对准多重图形化方法及硅基硬掩模组合物的应用
EP2495586A2 (en) Substrate having low reflection and high contact angle, and production method for same
JP5644192B2 (ja) 積層樹脂膜の形成方法及び半導体デバイスの製造方法
CN103681249B (zh) 半导体器件精细图案的制作方法
CN105334699B (zh) 通过重复曝光改进光刻胶形貌的方法
TW201341949A (zh) 提供用於裝置微影之可自我組合之嵌段共聚物之圖案化模板之方法
TW201030835A (en) Conformal etch material and process
JP5743718B2 (ja) 成形型の製造方法及び光学素子
WO2012133956A1 (en) Method for producing molds
Mao et al. Nanopatterning using a simple bi-layer lift-off process for the fabrication of a photonic crystal nanostructure
KR101663629B1 (ko) 가변형 임프린트용 스탬프를 이용한 비대칭형 금속 또는 금속산화물 나노구조체
JP2010014857A (ja) マイクロレンズモールド製造方法、マイクロレンズモールド、マイクロレンズ
CN111137845A (zh) 形成图案化金属层的方法
JP2013084924A (ja) パターンの形成方法
TWI259330B (en) Stencil mask, production method thereof, exposure apparatus, exposure method and electronic device production method
TW201522601A (zh) 拒水拒油膜以及電氣與電子裝置
CN115520833A (zh) 多级微纳结构及其制备方法与应用
TW200941573A (en) Method for manufacturing semiconductor device
CN103531510A (zh) 一种半导体电路p+外延图形的转移对准光刻方法
TW201824339A (zh) 半導體裝置的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant