CN103681240A - 外延温度测试监控结构及形成方法 - Google Patents
外延温度测试监控结构及形成方法 Download PDFInfo
- Publication number
- CN103681240A CN103681240A CN201310685168.6A CN201310685168A CN103681240A CN 103681240 A CN103681240 A CN 103681240A CN 201310685168 A CN201310685168 A CN 201310685168A CN 103681240 A CN103681240 A CN 103681240A
- Authority
- CN
- China
- Prior art keywords
- opening
- monitoring
- spacing district
- epitaxial
- window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
Landscapes
- Engineering & Computer Science (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
本发明提供的外延温度测试监控结构及形成方法,方法包括:在衬底上生长介质层;在介质层中形成包括具有大小相等、第一间距一定的第一开口的监控结构窗口;消耗掉暴露出的部分衬底后生长出氧化层,去除介质层和氧化层,形成具有大小相等、第二间距具有台阶差的监控窗口;采用外延工艺在监控窗口上形成测试结构,并获得沿测试结构中的第三开口和位于第三开口间的第三间距发生外延畸变方向的图形数据;只变更外延工艺的温度,重复上述步骤,将每次获得的图形数据处理后分别对应变更后的外延工艺的温度做出关系图,形成监控手段,使外延温度的监控简单高效、操作性强,可迅速有效地监控外延温度,以减少由于温度偏差导致的产品风险。
Description
技术领域
本发明属于半导体制造工艺技术领域,尤其涉及一种外延温度测试监控结构及形成方法。
背景技术
集成电路制造工艺中,外延工艺(Epitaxy)是指在具有一定晶向的衬底上、在一定的条件下采用化学气相沉积等方法,沿着衬底原来的结晶轴方向,生长出导电类型、电阻率、厚度、晶格结构、完整性等参数都符合产品结构要求的新单晶体层的过程,这层单晶体层叫做外延层。
根据晶体学平面生长的平面异性,新生长的单晶体层必须严格沿着衬底的原有结晶轴方向依次排序生长。在外延层形成的前道工艺中,埋层(NBL或BL)退火过程中因氧化引起的表面不连续状态也会在外延淀积时向上传播,外延淀积完成后形成的外延层表面出现的不连续位置相对外延层下的埋层不连续位置发生图形变形,此图形变形称为外延畸变(Pattern distortion)。
外延畸变受衬底晶向、生长温度、生长速率、生长源、气体选择、外延设备和腔体温度等影响。在实际的外延工艺中,对于<111>晶向的硅单晶衬底,定位面一般取<100>方向,在平行于定位面的横向发生外延漂移(Pattern shift)的同时也存在畸变,但横向主要体现为外延漂移,而纵向主要体现为外延畸变。外延畸变随着外延温度的增加而减少,而且外延温度越高,加工温度的波动对外延畸变的影响越大。
外延淀积过程中,温度的检测均是通过热电偶检测外延炉管内的温度,并反馈到温度控制系统,温度控制系统再通过加热板进行加热功率多少的控制。热电偶是根据热电效应原理进行温度测量的,热电偶测量的基本原理是两种不同成分的材质导体两端接合组成闭合回路,当两端存在温度梯度时,回路中就会有电流通过,此时两端之间在回路中就会产生电动势,这种现象称为热电效应,而这种电动势称为热电势。其中,两种不同成分的材质导体均为热电极,直接用作测量介质温度的、温度较高的一端叫做工作端(也称为测量端),与显示仪表或配套仪表连接的、温度较低的另一端叫做冷端(也称为补偿端),显示仪表或配套仪表会指出热电偶所产生的热电势。然后热电偶产生的热电势通过温度控制系统转换成被测介质的温度。由于热电偶的材料一般都比较贵重,而工作端到显示仪表或配套仪表的距离都很远,为了节省热电偶材料,降低成本,通常采用延伸导线把热电偶的冷端延伸到温度比较稳定的控制室内,连接到仪表端。但需要指出的是,热电偶延伸导线的作用只起延伸热电极,使热电偶的冷端移动到控制室的仪表端上,其本身并不能消除冷端温度变化对测温的影响,不起补偿作用。
因此,还需采用其他修正方法来补偿冷端温度对测温的影响,这个修正值因工艺水平、设备型号、热电偶材料等不同,存在较大的误差,校准只是相对的。特别是在半导体制造过程中,对外延炉管的保养、维修后均需要对设备的恒温区进行验证,常规的方法是使用专用的基座,基座不同位置上面安装热电偶测出温度,测出温度差异后,通过温度控制系统对加热板进行输出功率调整,调整温度合格后,再将专用基座拆出,才开始工艺参数如膜厚、电阻率的验证。其过程复杂,成本较高,再加上热电偶误差、温控参数设置误差等因素,外延的实际温度存在不准确性。
外延工艺一般采用标准热电偶定期的校准来减少热电偶间的误差。由于热电偶间的差别,通常还会出现显示温度和实际温度不一致的情况,会增加工作条件选错的风险。由于热电偶工作端的损耗,热磁效应不敏感,再加上补偿导线修正的误差,外延工艺的温度会出现波动,可能会出现长时间处于偏高或者偏低的情况,也可能热电偶功能会出现持续衰减,如果未在热电偶检测周期发现温度的变化,将会对产品质量造成风险。外延工艺中通常监控的外延厚度、电阻率在温度偏差较小的情况下无法出现报警,如果在产品参数上也不能及时调整,将会造成大批量产品的质量异常。为了避免热电偶检测周期内出现热电偶不能及时监控外延温度变化的问题,一般只有采用增加热电偶校准和更换热电偶的频率来减少温度偏差的风险,但由于热电偶更换频繁成本较高,热电偶校准过程复杂,所以对成本和产能影响很大。
在特定的外延条件下,对于半导体制造中极为重要的外延工艺,特别在高温工艺中,温度的误差往往不能超过5度。温度的轻微变化对外延畸变量影响非常明显,研究外延畸变和温度变化的关系,已成为本领域技术人员需要解决的问题。
发明内容
本发明的目的是提供一种外延温度测试监控结构及形成方法,使外延温度的监控简单高效、操作性强,可迅速有效地监控外延温度,以减少由于温度偏差导致的产品风险。
为了解决上述问题,本发明提供一种外延温度测试监控结构的形成方法,包括:
步骤1,提供一半导体衬底,在所述半导体衬底上生长一介质层;
步骤2,选择性去除介质层,形成监控结构窗口,所述监控结构窗口包括若干个第一开口和若干个由未去除的介质层形成的用于间隔所述第一开口的第一间距区,所述第一开口的特征尺寸大小相等且暴露出所述半导体衬底的表面,所述第一间距区的特征尺寸大小也相等;
步骤3,在所述暴露出的半导体衬底上进行氧化层生长,氧化层生长完成后去除所述氧化层和未去除的介质层,在所述半导体衬底的表面上形成监控窗口,所述监控窗口具有若干个第二开口和若干个用于间隔所述第二开口的第二间距区,所述第二开口对应于所述第一开口的位置处,所述第二间距区对应于所述第一间距区的位置处且与所述第二开口的表面具有台阶差;
步骤4,采用外延工艺,在所述监控窗口上形成具有若干个第三开口和若干个位于所述第三开口间的第三间距区的一测试结构,通过所述测试结构测试监控所述监控窗口沿所述第三开口和第三间距区在发生外延畸变方向的图形数据;
步骤5,只变更所述外延工艺中的温度,重复操作步骤1~4,将每次获得的图形数据处理后分别对应变更后的外延工艺中的温度找出相关性,形成监控手段。
进一步的,所述第一开口的特征尺寸大小为大于等于10um。
进一步的,所述第一开口至少具有两个。
进一步的,所述第一间距区的特征尺寸大小为大于等于10um。
进一步的,所述第一开口的特征尺寸大小和第一间距区的特征尺寸大小具有相同值。
进一步的,所述监控结构窗口沿所述第三开口和第三间距区发生外延畸变的方向排列。
进一步的,所述测试结构的厚度为1μm~100μm。
进一步的,所述图形数据处理的方法为将所有所述第三开口在发生外延畸变方向上的特征尺寸大小的平均值与所有所述第三间距区在发生外延畸变方向上的特征尺寸大小的平均值进行相除。
进一步的,所述图形数据采用光学显微镜测量,或采用电子显微镜拍照后测量,或采用台阶仪测量。
进一步的,所述外延温度测试监控结构的形成方法还用于形成与所述外延畸变有关的外延生长速率或腔体压力的监控手段。
本发明为了达到另一目的,还提供一种外延温度测试监控结构,包括:
一半导体衬底;
监控窗口,由所述半导体衬底的表面形成,所述监控窗口具有特征尺寸大小分别相等的第二开口和用于间隔所述第二开口的第二间距区,所述第二间距区与所述第二开口的表面具有台阶差;
测试结构,采用外延工艺在所述监控窗口上形成,所述测试结构具有第三开口和位于所述第三开口间的第三间距区,所述第三开口和第三间距区的图形数据为沿外延畸变的方向的数据。
进一步的,形成所述监控窗口之前,在所述半导体衬底上还形成有一介质层,在所述介质层中具有监控结构窗口,所述监控结构窗口包括第一开口和位于所述第一开口间的第一间距区,所述第一开口的特征尺寸大小相等且暴露出所述半导体衬底的表面,所述介质层存在的区域形成的所述第一间距区的特征尺寸大小相等。
进一步的,形成所述监控结构窗口之后,所述第一开口中暴露出的半导体衬底的表面上还具有氧化层。
进一步的,去除所述氧化层和介质层之后,再形成有所述监控窗口。
进一步的,所述第二开口对应于所述第一开口的位置处,所述第二间距区对应于所述第一间距区的位置处。
进一步的,所述第二开口至少具有两个。
进一步的,所述第二开口的特征尺寸大小和第二间距区的特征尺寸大小具有相同值。
进一步的,所述监控窗口沿所述第三开口和第三间距区发生外延畸变的方向排列。
进一步的,所述测试结构的厚度为1μm~100μm。
进一步的,每次所述外延工艺的温度变更后所形成的外延温度测试监控结构中,所述图形数据为不同。
进一步的,每次只有所述外延工艺中的温度变更后所形成的外延温度测试监控结构中,所述图形数据为不同。
进一步的,每次不同的所述图形数据处理后对应变更后的外延工艺的温度做出的关系图或关系式,用于形成监控手段。
由上述技术方案可见,本发明公开的外延温度测试监控结构的形成方法包括:步骤1,提供一半导体衬底,在所述半导体衬底上生长一介质层;步骤2,选择性去除介质层,形成监控结构窗口,所述监控结构窗口包括若干个第一开口和若干个由未去除的介质层形成的用于间隔所述第一开口的第一间距区,所述第一开口的特征尺寸大小相等且暴露出所述半导体衬底的表面,所述第一间距区的特征尺寸大小也相等;步骤3,在所述暴露出的半导体衬底上进行氧化层生长,氧化层生长完成后去除所述氧化层和未去除的介质层,在所述半导体衬底的表面上形成监控窗口,所述监控窗口具有若干个第二开口和若干个用于间隔所述第二开口的第二间距区,所述第二开口对应于所述第一开口的位置处,所述第二间距区对应于所述第一间距区的位置处且与所述第二开口的表面具有台阶差;步骤4,采用外延工艺,在所述监控窗口上形成具有若干个第三开口和若干个位于所述第三开口间的第三间距区的一测试结构,通过所述测试结构测试监控所述监控窗口沿所述第三开口和第三间距区在发生外延畸变方向的图形数据;步骤5,只变更所述外延工艺中的温度,重复操作步骤1~4,将每次获得的图形数据处理后分别对应变更后的外延工艺中的温度找出相关性,形成监控手段,由于本发明通过对外延工艺后形成的测试结构中的第三开口的大小和第三间距区的间距进行测量,并将测试后获得的图形数据处理后,反映出外延畸变的程度,再根据外延畸变和外延温度的关系,形成关系图或关系式,用本发明所形成的外延畸变和温度的关系清晰,不受常规外延温度测试中热偶等误差波动的影响,可从外延畸变的量直接反应温度的变化情况,流程简单有效。
此外,本发明提供的外延温度测试监控结构的形成方法可以和产品片的制备整合在一起,具有较高的精准性和可实施性。
另外,本发明提供的外延温度测试监控结构的形成方法,还可作为外延设备保养、维修后设备恢复时验证使用,可以作为日常工艺设备的监控样片使用,也可以在和外延相关的失效分析时使用,和现有手段相比,成本较低,运用范围更为广泛。
附图说明
图1是本发明一实施例中的外延温度测试监控结构的形成方法的流程示意图;
图2a至2d是图1所示的外延温度测试监控结构的形成方法的截面结构示意图;
图3是图1所示的在P型<111>晶向、沿<110>方向倾斜4度的半导体衬底上形成的外延温度测试监控结构上,对获得的图形数据处理后对应外延工艺的温度做出的关系图或关系式的实例。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施的限制。
下面以图1所示的制作流程为例,结合附图2a至2d和图3,对一种外延温度测试监控结构的形成方法进行详细描述。
在步骤1中,参见图2a,提供一半导体衬底30,在所述半导体衬底30上制作一介质层31。
其中,所述半导体衬底30可以是硅衬底、锗硅衬底、Ⅲ-Ⅴ族元素化合物衬底或本领域技术人员公知的其他半导体材料衬底,本实施例中采用的是硅衬底。更具体地,本实施例中采用的半导体衬底30,可以是形成双极型晶体管等半导体器件的P型<111>晶向的半导体衬底,或者是形成MOS、BCD等功率集成器件的<100>晶向的半导体衬底。
其中,由氧化物、氮化物、氮氧化物或多晶硅等任意一种材料形成的所述介质层31可以避免氧化,其厚度为由于所述介质层31的掩蔽效果直接影响到后续的监控窗口中具有的台阶的高度,因此如所述介质层31的掩蔽效果越好,可以得到更高的台阶差,更利于分辨在监控窗口后续制作的测试结构。在本发明的最佳实施例中,所述介质层31采用二氧化硅层,为了得到更好的掩蔽效果和台阶差,所述二氧化硅层的厚度大于等于
在步骤2中,参见图2b,在所述介质层31上通过匀胶、曝光、刻蚀、去胶等工艺步骤,形成监控结构窗口,所述监控结构窗口包括第一开口和第一间距区,即在选择性去除介质层31的位置处形成特征尺寸大小相等且暴露出所述半导体衬底30的表面的第一开口,而在选择不去除介质层31的位置处形成特征尺寸大小也相等且用于间隔所述第一开口的第一间距区。所述第一开口均相等以及所述第一间距区均相等表示,如温度数据采样较多,也即是当第一开口较多的情况下,就可以按本实施例采集较多的第二开口和第三开口,这些值较多的情况下,所算的平均值就更精确,如将测试的1组数据与测试的10组数据的平均值相比,从统计学上看,10组数据的平均值更精确,因此可以最准确的获得后续制作的第三开口(X6、X8、X10)和第三间距区(X7、X9)测试的平均值。
具体的,所述监控结构窗口沿后续采用外延工艺制作的测试结构所发生外延畸变的方向排列,如采用P型<111>晶向的半导体衬底,则在所述P型<111>晶向的半导体衬底上形成的测试结构所发生的外延畸变主要体现在Y方向。
具体的,所述第一开口至少两个,优选三个,而用于间隔所述第一开口的第一间距区至少一个,优选两个。如此在测试所述第一开口及第一间距区的特征尺寸(此处指宽度)大小时,可以分别取测试的平均值,减少测试误差。
所述监控结构窗口中形成的第一开口分别为32a、32c、32e,则所述第一开口32a、32c、32e在所述Y方向的宽度分别为X1、X3、X5,且对应所述Y方向的宽度X1=X3=X5;此外,所述第一开口32a、32c、32e的特征尺寸大小为大于等于10um。在所述监控结构窗口中形成的第一间距区分别为32b、32d,所述32b分别为第一开口32a与32c的第一间距区,所述32d分别为第一开口32c与32e的第一间距区,所述第一间距区32b、32d在所述Y方向的宽度分别为X2、X4,且对应所述Y方向的宽度X2=X4;此外,所述第一间距区32b、32d的特征尺寸大小为大于等于10um。所述32a、32b、32c、32d、32e的特征尺寸大小均大于等于10um,是由于在后续外延工艺过程中受所述半导体衬底30的晶向偏差、外延生长温度和速率的波动的影响,如所述第一开口和第一间距区过小会容易出现图形区界限不明显,其各自对应的特征尺寸大小的测试会不准确。在本发明的最佳实施例中,所述第一开口的特征尺寸大小和第一间距区的特征尺寸大小优选相同值,这样更利于准确的获得测试的平均值,减少测试误差,从而更利于后期监控时对比使用。
进一步的,所述介质层31刻蚀时可以选择湿法或者干法刻蚀,在本发明的实施例中选择的是干法刻蚀,干法刻蚀更利于形成较佳形貌,图形边界更清晰。
在步骤3中,参见图2c,首先,根据氧化层生长理论,每生长的二氧化硅需要消耗0.46倍也即的硅,利用所述介质层31不长氧化层或者在所述介质层31覆盖的半导体衬底30上氧化层生长较少而消耗的硅(此处的硅是指如所述半导体衬底30为硅衬底)也较少的原理,在所述第一开口所暴露出的半导体衬底30上会发生部分被消耗掉的现象而生长出氧化层(图中未示),从而出现一高度差,所述高度差即为所述第一开口在氧化层生长中消耗硅之后和未刻开的区域(所述第一间距区)相比出现的高度差。
具体的,所述氧化层生长可以是含干氧、湿氧等氧气气氛的氧化层生长工艺,也可以结合器件集成工艺采用含氮气、氢气退火但包含氧气气氛的退火工艺。所述氧化层生长的厚度为是为了保证后续出现的台阶差h2能满足测试时分辨台阶区域。
其次,再去除所有所述介质层31和氧化层,所述半导体衬底30上不存在其他物质,从而在所述半导体衬底30的表面上形成监控窗口,所述监控窗口具有第二开口和用于间隔所述第二开口的第二间距区,所述第二开口正是去除所述氧化层形成的,故所述第二开口的特征尺寸大小与所述第一开口的特征尺寸大小相等,所述第二间距区正是去除所述介质层形成的,故所述第二间距区的特征尺寸大小与所述第一间距区的特征尺寸大小相等,则所述第二间距区的表面与所述第二开口的表面具有台阶差h1,且每一所述台阶差h1的存在位置与一所述高度差的位置一一对应。
具体的,图2c中所示的第二开口33a、33c、33e分别和图2b中示出的第一开口32a、32c、32e对应;图2c中所示的第二间距区33b、33d分别和图2b中示出的第一间距区32b、32d对应。
具体的,在步骤2到3之间,可以根据产品的特性,所述外延温度测试监控结构可以任意选择做埋层或者隔离层,对本发明的外延温度测试监控结构均不会产生任何影响。
在步骤4中,参见图2d,采用外延工艺生长外延层34,所述外延层34用于在所述监控窗口上形成一测试结构,所述测试结构具有第三开口和位于所述第三开口间的第三间距区。
具体的,图2d中示出的第三开口34a、34c、34e分别和图2c中示出的33a、33c、33e对应,即也分别和图2b中示出的32a、32c、32e对应;图2d中示出的第三间距区34b、34d分别和图2c中示出的33b、33d对应,即也分别和图2b中示出的32b、32d对应。因此,图2d中示出的34a、34b、34c、34d、34e的特征尺寸大小(此处为宽度)分别为X6、X7、X8、X9、X10,分别和外延前图2b中示出的X1、X2、X3、X4、X5对应。
具体的,所述外延工艺采用SiH2CL2掺PH3的气体,淀积温度为1050~1200℃,淀积速率在0.35um~0.45um/min之间,淀积的测试结构的厚度在1um~100um之间。
在所述外延工艺过程中,温度越低,淀积速率越高,外延厚度越厚,外延生长的压力越低,则增加硅源中氯离子的数目对于P型<111>晶向的半导体衬底30而言,可以减少外延的相对畸变量,但温度低,生长速率高,外延厚度厚又会导致外延漂移增加,产生对位难度,所以需要综合考虑到同种设备之间、不同型号不同工厂、不同工艺之间存在的差别后才可能确定需要的具体外延生长条件。
此外,对于P型<111>晶向的半导体衬底30,根据晶体生长原理,垂直定位面的方向外延畸变非常严重,为了减轻外延畸变的严重程度,所述P型<111>晶向的半导体衬底30还采取沿定位面<110>方向倾斜1~4度来减轻畸变,通过实验,对于P型<111>晶向的半导体衬底30一般选择沿定位面<110>方向倾斜4度,可以有效减少外延漂移和外延畸变量,同时对外延缺陷比如角锥体等可得到有效的抑制作用。对于MOS、BCD器件中常用的<100>晶向的半导体衬底30,如果半导体衬底30是严格的<100>晶向,通常情况下是不会出现外延畸变的。
但是,在实际加工过程中,由于半导体衬底供应商工艺波动或者失误问题的存在,硅片切割角度偏差0.5度后对于外延畸变来说差别是非常明显的,再加上外延加工过程中,外延温度、生长速率、腔体压力、厚度等波动,在外延的畸变量上可以较明显的体现出来。
具体的,以双极产品中常用的P型<111>晶向沿定位面<110>方向倾斜4度的半导体衬底为例,图2d中存在台阶差的34a、34c、34e和外延前图2b中32a、32c、32e相比,Y方向出现的畸变是等比例变大,也即X6、X8、X10>X1、X3、X5,则图2d中的第三间距区34b、34d变窄,也即X7、X9<X2、X4。
正因为这些综合因素的存在,导致所述监控窗口中的第二开口和第二间距区在外延工艺中发生畸变,即图2d示出的存在台阶差h2的34a、34c、34e对应图2c中的存在台阶差h1的33a、33c、33e沿Y方向发生畸变,也即对应图2b示出的32a、32c、32e沿Y方向发生畸变。
由此,所述监控窗口的图形在外延工艺获得的测试结构中,沿Y方向发生了畸变,通过所述测试结构获得沿所述第三开口和第三间距区在发生外延畸变方向的图形数据。而所述图形数据的获得可采用光学显微镜测量,或电子显微镜进行拍照后经过图像处理进行精确测量,或采用台阶仪进行测量。
在步骤5中,理论上X6=X8=X10,X7=X9,但实际中存在误差,故分别测试X6、X8、X10,取这三个值的平均值即可以得到较为精确的存在台阶差h2的所述第三开口在Y方向的宽度值,可以预计的,存在台阶差h2的所述第三开口越多,存在台阶差h2的第三开口在Y方向的宽度值计算的平均值可以更为精确;同理,存在台阶差h2的第三间距区在Y方向的宽度值X7、X9也需要计算平均值,同时存在台阶差h2的第三间距区的图形越多,则存在台阶差h2的第三间距区在Y方向上计算宽度平均值越精确。然后,测试得到存在台阶差h2的第三开口在Y方向的平均宽度值和存在台阶差h2的第三间距区在Y方向的平均宽度值,两个数据进行相除。
在其它所述外延条件不变的情况下,只变更所述外延工艺中的温度,重复操作步骤1-4,将每次获得的图形数据处理后分别对应变更后的所述外延工艺的温度做相关性,可以做出关系图或关系式,形成监控手段,则产生所述外延工艺的温度的炉管在后期保养、维修或检测方面需重新检测温度时,将实际温度值与所述相关性进行比较,推测所述炉管的实际温度。
同理,还可以对和外延畸变关系明显的外延生长速率、腔体压力等做相应实验,再进行步骤4,并将步骤5中的图形数据处理后与各自的外延生长速率、腔体压力做相关性,同样可以找出关系图或关系式,形成监控手段。
当然,也可以同时变更与外延关系明显的外延温度、生长速率、腔体压力实验,再进行步骤4,并将步骤5中的图形数据处理后与外延温度、生长速率、腔体压力进行相关性分析,找出关系图或关系式,以形成监控手段。
由于外延生长速率和腔体压力等参数稳定性较好,可以用较有效的手段得到较可信的数据,外延温度的误差相对较大,也可以根据具体设备、厂家、工艺水平、设备稳定状态等,采用本方法制定相应的实验方案,得到相关的关系图或关系式,形成监控手段。
图3为本发明实施例在P型<111>晶向沿定位面<110>方向倾斜4度的半导体衬底为例,对外延温度进行实验后,得到的外延畸变和外延温度的关系图。
具体的,图3中存在台阶差h2的第三开口采用两个(X6和X8),其沿Y方向的宽度为8um,存在台阶差h2的第三间距区只有一个(X7),其沿Y方向的宽度为24um;所述介质层采用的是的二氧化硅;所述氧化层生长采用1200度生长的二氧化硅,台阶差h1约为所述外延工艺的淀积速率为0.4um/min,其外延淀积的测试结构的厚度为3um。
从图3中可以看出,外延温度越高,存在台阶差h2的第三开口在Y方向的平均宽度值和存在台阶差h2的第三间距区在Y方向的平均宽度值之间的比值会越低,说明外延温度越高外延畸变越小。通过有限次的实验后,就可以得到一组具有强烈趋势性的关系图,从而得到较精确的外延温度和外延畸变关系式。
优选的,将条件做极限化设置,之后得到的存在台阶差h2的监控图形在Y方向的平均宽度值和存在台阶差h2的第三间距区在Y方向的平均宽度值之间的比值,设置成规格线,之后采用趋势统计等工具监控。
因此,在得到较精确的关系式后,本发明提供的外延温度测试监控结构的形成方法,可作为外延设备保养、维修后设备恢复时验证使用,也可以作为日常工艺设备的监控样片使用,还可以在和外延相关的失效分析时使用,采用本发明得到相应的数据,对比趋势图,如果超出规格,则进一步分析研究,锁定超出规格的原因。和现有手段相比,成本较低,运用范围更为广泛。本发明通过对理论分析和实际测试结果可知,得到用外延畸变的程度来反映外延温度的变化情况,在实际中证明是可行的。
由本发明的外延温度测试监控结构的形成方法所制备的外延温度测试监控结构包括:一半导体衬底;监控窗口,由所述半导体衬底的表面形成,所述监控窗口具有特征尺寸大小分别相等的第二开口和用于间隔所述第二开口的第二间距区,所述第二间距区与所述第二开口的表面具有台阶差;测试结构,采用外延工艺在所述监控窗口上形成,所述测试结构具有第三开口和位于所述第三开口间的第三间距区,所述第三开口和第三间距区的图形数据为沿外延畸变的方向的数据。由此可见,本发明的外延温度测试监控结构以及形成方法,通过对外延工艺后形成的测试结构测试监控所述第三开口的大小和第三间距区的大小,并进行图形数据处理后反映出外延畸变的程度,再根据外延畸变和外延温度的关系,形成关系图或关系式,用本发明形成的外延畸变和外延温度的关系清晰,不受常规外延温度测试中热偶等误差波动的影响,可从外延畸变的量直接反应温度的变化情况,流程简单有效。此外,本发明的外延温度测试监控结构的形成方法可以和产品片的制备整合在一起,具有较高的精准性和可实施性。
本发明虽然以较佳实施例公开如上,但其并不是用来限定权利要求,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改,因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (23)
1.一种外延温度测试监控结构的形成方法,其特征在于,包括:
步骤1,提供一半导体衬底,在所述半导体衬底上生长一介质层;
步骤2,选择性去除介质层,形成监控结构窗口,所述监控结构窗口包括若干个第一开口和若干个由未去除的介质层形成的用于间隔所述第一开口的第一间距区,所述第一开口的特征尺寸大小相等且暴露出所述半导体衬底的表面,所述第一间距区的特征尺寸大小也相等;
步骤3,在所述暴露出的半导体衬底上进行氧化层生长,氧化层生长完成后去除所述氧化层和未去除的介质层,在所述半导体衬底的表面上形成监控窗口,所述监控窗口具有若干个第二开口和若干个用于间隔所述第二开口的第二间距区,所述第二开口对应于所述第一开口的位置处,所述第二间距区对应于所述第一间距区的位置处且与所述第二开口的表面具有台阶差;
步骤4,采用外延工艺,在所述监控窗口上形成具有若干个第三开口和若干个位于所述第三开口间的第三间距区的一测试结构,通过所述测试结构测试监控所述监控窗口沿所述第三开口和第三间距区在发生外延畸变方向的图形数据;
步骤5,只变更所述外延工艺中的温度,重复操作步骤1~4,将每次获得的图形数据处理后分别对应变更后的外延工艺中的温度找出相关性,形成监控手段。
3.如权利要求1所述的形成方法,其特征在于:所述第一开口的特征尺寸大小为大于等于10um。
4.如权利要求3所述的形成方法,其特征在于:所述第一开口至少具有两个。
5.如权利要求4所述的形成方法,其特征在于:所述第一间距区的特征尺寸大小为大于等于10um。
6.如权利要求5所述的形成方法,其特征在于:所述第一开口的特征尺寸大小和第一间距区的特征尺寸大小具有相同值。
7.如权利要求1所述的形成方法,其特征在于:所述监控结构窗口沿所述第三开口和第三间距区发生外延畸变的方向排列。
9.如权利要求1所述的形成方法,其特征在于:所述测试结构的厚度为1μm~100μm。
10.如权利要求1所述的形成方法,其特征在于:所述图形数据处理的方法为将所有所述第三开口在发生外延畸变方向上的特征尺寸大小的平均值与所有所述第三间距区在发生外延畸变方向上的特征尺寸大小的平均值进行相除。
11.如权利要求10所述的形成方法,其特征在于:所述图形数据采用光学显微镜测量,或采用电子显微镜拍照后测量,或采用台阶仪测量。
12.如权利要求1所述的形成方法,其特征在于:还用于形成与所述外延畸变有关的外延生长速率或腔体压力的监控手段。
13.一种外延温度测试监控结构,其特征在于,包括:
一半导体衬底;
监控窗口,由所述半导体衬底的表面形成,所述监控窗口具有特征尺寸大小分别相等的第二开口和用于间隔所述第二开口的第二间距区,所述第二间距区与所述第二开口的表面具有台阶差;
测试结构,采用外延工艺在所述监控窗口上形成,所述测试结构具有第三开口和位于所述第三开口间的第三间距区,所述第三开口和第三间距区的图形数据为沿外延畸变的方向的数据。
14.如权利要求13所述的外延温度测试监控结构,其特征在于:形成所述监控窗口之前,在所述半导体衬底上还形成有一介质层,在所述介质层中具有监控结构窗口,所述监控结构窗口包括第一开口和位于所述第一开口间的第一间距区,所述第一开口的特征尺寸大小相等且暴露出所述半导体衬底的表面,所述介质层存在的区域形成的所述第一间距区的特征尺寸大小相等。
15.如权利要求14所述的外延温度测试监控结构,其特征在于:形成所述监控结构窗口之后,所述第一开口中暴露出的半导体衬底的表面上还具有氧化层。
16.如权利要求15所述的外延温度测试监控结构,其特征在于:去除所述氧化层和介质层之后,再形成有所述监控窗口。
17.如权利要求16所述的外延温度测试监控结构,其特征在于:所述第二开口对应于所述第一开口的位置处,所述第二间距区对应于所述第一间距区的位置处。
18.如权利要求13所述的外延温度测试监控结构,其特征在于:所述第二开口至少具有两个。
19.如权利要求13所述的外延温度测试监控结构,其特征在于:所述第二开口的特征尺寸大小和第二间距区的特征尺寸大小具有相同值。
20.如权利要求13所述的外延温度测试监控结构,其特征在于:所述监控窗口沿所述第三开口和第三间距区发生外延畸变的方向排列。
21.如权利要求13所述的外延温度测试监控结构,其特征在于:所述测试结构的厚度为1μm~100μm。
22.如权利要求13所述的外延温度测试监控结构,其特征在于:每次只有所述外延工艺中的温度变更后所形成的外延温度测试监控结构中,所述图形数据为不同。
23.如权利要求22所述的外延温度测试监控结构,其特征在于:每次不同的所述图形数据处理后对应变更后的外延工艺的温度做出的关系图或关系式,用于形成监控手段。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310685168.6A CN103681240B (zh) | 2013-12-12 | 2013-12-12 | 外延温度测试监控结构及形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310685168.6A CN103681240B (zh) | 2013-12-12 | 2013-12-12 | 外延温度测试监控结构及形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103681240A true CN103681240A (zh) | 2014-03-26 |
CN103681240B CN103681240B (zh) | 2016-03-02 |
Family
ID=50318451
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310685168.6A Active CN103681240B (zh) | 2013-12-12 | 2013-12-12 | 外延温度测试监控结构及形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103681240B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107887287A (zh) * | 2016-09-30 | 2018-04-06 | 中芯国际集成电路制造(上海)有限公司 | 测试方法 |
CN110502049A (zh) * | 2019-08-30 | 2019-11-26 | 北京北方华创微电子装备有限公司 | 卡盘温度控制方法、卡盘温度控制系统及半导体设备 |
CN114481313A (zh) * | 2022-01-20 | 2022-05-13 | 厦门士兰集科微电子有限公司 | 一种外延生长温度测量方法以及外延设备温度校准方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4717687A (en) * | 1986-06-26 | 1988-01-05 | Motorola Inc. | Method for providing buried layer delineation |
CN101325168A (zh) * | 2007-06-13 | 2008-12-17 | 上海华虹Nec电子有限公司 | 外延图形漂移量的测量方法 |
CN102891135A (zh) * | 2012-10-17 | 2013-01-23 | 上海宏力半导体制造有限公司 | 一种半导体器件及其形成方法 |
CN102931219A (zh) * | 2012-11-08 | 2013-02-13 | 杭州士兰集成电路有限公司 | 半导体器件及其制备方法 |
CN203631495U (zh) * | 2013-12-12 | 2014-06-04 | 杭州士兰集成电路有限公司 | 外延温度测试监控结构 |
-
2013
- 2013-12-12 CN CN201310685168.6A patent/CN103681240B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4717687A (en) * | 1986-06-26 | 1988-01-05 | Motorola Inc. | Method for providing buried layer delineation |
CN101325168A (zh) * | 2007-06-13 | 2008-12-17 | 上海华虹Nec电子有限公司 | 外延图形漂移量的测量方法 |
CN102891135A (zh) * | 2012-10-17 | 2013-01-23 | 上海宏力半导体制造有限公司 | 一种半导体器件及其形成方法 |
CN102931219A (zh) * | 2012-11-08 | 2013-02-13 | 杭州士兰集成电路有限公司 | 半导体器件及其制备方法 |
CN203631495U (zh) * | 2013-12-12 | 2014-06-04 | 杭州士兰集成电路有限公司 | 外延温度测试监控结构 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107887287A (zh) * | 2016-09-30 | 2018-04-06 | 中芯国际集成电路制造(上海)有限公司 | 测试方法 |
CN107887287B (zh) * | 2016-09-30 | 2020-03-13 | 中芯国际集成电路制造(上海)有限公司 | 测试方法 |
CN110502049A (zh) * | 2019-08-30 | 2019-11-26 | 北京北方华创微电子装备有限公司 | 卡盘温度控制方法、卡盘温度控制系统及半导体设备 |
CN114481313A (zh) * | 2022-01-20 | 2022-05-13 | 厦门士兰集科微电子有限公司 | 一种外延生长温度测量方法以及外延设备温度校准方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103681240B (zh) | 2016-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9011599B2 (en) | Method of temperature determination for deposition reactors | |
CN103681240B (zh) | 外延温度测试监控结构及形成方法 | |
WO2018037831A1 (ja) | 抵抗率標準サンプルの製造方法及びエピタキシャルウェーハの抵抗率測定方法 | |
CN109238510B (zh) | 一种校准外延腔温度的方法 | |
CN110917998A (zh) | 一种金刚石生长的在线监控方法及金刚石合成设备 | |
CN203631495U (zh) | 外延温度测试监控结构 | |
CN101958242B (zh) | 制作栅氧化层和栅极多晶硅层的方法 | |
CN112250031A (zh) | 自带线性热电阻校正的热电堆红外传感器及其制备方法 | |
CN107275208B (zh) | 晶圆退火的热量补偿方法 | |
CN110085531B (zh) | 晶圆温度分布的检测方法 | |
CN112212994A (zh) | 一种等离子体刻蚀晶圆的温度分布检测装置 | |
CN103811379B (zh) | 工具优化调节系统和相关方法 | |
JP2005223098A (ja) | ドーパント汚染の評価方法及び熱処理工程の管理方法並びにドーパント汚染量の測定方法 | |
CN104332460A (zh) | 沟槽形貌监控方法以及沟槽形貌监控结构制作方法 | |
Pogue et al. | The effect of residual stress on photoluminescence in multi-crystalline silicon wafers | |
CN103712946A (zh) | 低温红外光谱测定单晶硅中替位碳含量的方法 | |
CN114300374A (zh) | 碳化硅介质层的刻蚀选择比量测方法 | |
US9564321B2 (en) | Cyclic epitaxial deposition and etch processes | |
Seel et al. | Piezoresistive microcantilevers for in situ stress measurements during thin film deposition | |
US20120138924A1 (en) | Method for measuring impurity concentration profile, wafer used for same, and method for manufacturing semiconductor device using same | |
KR100252749B1 (ko) | 두께 측정 표준 웨이퍼 제조 방법 | |
JP2007088035A (ja) | 工程制御システム、工程制御方法及び電子装置の製造方法 | |
CN101418466A (zh) | 监控锗硅外延反应腔设备参数变化的方法 | |
CN104900494A (zh) | 一种高精度外延膜厚监控片及其制备方法 | |
CN105571749B (zh) | 压力传感器形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |