发明内容
本发明实施例所要解决的技术问题在于,提供一种具有多种时间常数的整流限幅电路和无源射频标签,通过对无源射频标签的泄放通路进行调整来实现对电路电压的控制,防止读卡器端接收饱和现象的发生,并有效提升标签的读写距离。
为实现上述目的,本发明所采取的技术方案为:
一种具有多种时间常数的整流限幅电路,所述电路包括:
谐振电容,与谐振电感并联连接于第一天线端与第二天线端之间,用于与谐振电感组成谐振电路,接收外部电磁场并将其耦合至整流电路;
整流电路,其输入端连接至第一天线端与第二天线端,用于将所述谐振电路耦合的交流电源转换为直流电源并输出至外部负载电路,同时其一路输出端通过并联连接的两路泄流通路接地,用于在场强过强时将电荷输出至地;
所述两路泄流通路的输入端分别连接至整流电路的输出端,两路泄流通路的控制端分别由具有不同时间常数的第一控制电路和第二控制电路控制,所述两路泄流通路的输出端相连并接地。
进一步的,所述第一控制电路包括第二电流镜管、第一电阻、第二电阻、第五N型MOS管、第六N型MOS管以及第一P型MOS管,
所述第二电流镜管源极连接至电源端,漏极通过串联连接的第一电阻与第二电阻接地,栅极连接至偏置电压端,所述第五N型MOS管的源极接所述第二电流镜管的漏极端,漏极接第一控制电路的输出端,其栅极接控制信号端,所述第一P型MOS管的源极接所述第二电流镜管的漏极端,漏极接所述第一控制电路的输出端,其栅极连接至所述第六N型MOS管的栅极,第六N型MOS管的漏极接所述第一控制电路的输出端,源极接地,所述第一P型MOS管的栅极和第六N型MOS管的栅极连接至与所述第五N型MOS管栅极端控制信号相反的控制信号端。
更进一步的,所述第二控制电路包括第三电流镜管、第三电阻、第四电阻、逻辑串联开关单元、第一电容、第二电容,以及第七N型MOS管,
所述第三电流镜管源极连接至电源端,漏极通过串联连接的第三电阻和第四电阻接地,栅极连接至偏置电压端,所述逻辑串联开关单元输入端连接至所述第三电流镜管的漏极端,输出端接第二控制电路的输出端,所述第一电容与第二电容并联连接,第一电容与第二电容的正极相连并连接至逻辑串联开关单元的输出端,第一电容与第二电容的负极相连并接地,所述第七N型MOS管的源极端接地,栅极接控制信号端,其漏极接所述第二控制电路的输出端。
本发明实施例的另一目的在于提供一种包括上述具有多种时间常数的整流限幅电路的无源射频标签。
本发明所述具有多种时间常数的整流限幅电路,在整流电路的输出端并联连接两路放电通路,所述两路放电通路的控制端分别由具有不同时间常数的模拟信号,即两路电压幅度有不同的上升与下降的变化速度的模拟信号控制,第一路模拟控制信号为一组并联连接的逻辑开关,具有较小的时间常数,可快速的在有输出信号与无输出信号之间切换,使得受其控制的第一路放电通路在打开放电与关闭两种状态之间进行切换的速度较快,从而实现快速控制;第二路模拟控制信号为由逻辑串联开关单元与电容组成的回路,具有较大的时间常数,有输出信号与无输出信号状态切换较慢,从而使得受其控制的第二路放电通路在打开放电与关闭两种状态之间切换的速度较慢,控制速度缓慢。本发明通过对两路放电通路的控制端分别施予不同时间常数的,即以不同切换速度进行电压幅度调整的模拟控制信号,实现对两路放电通路的完全打开到完全关闭进行切换,根据天线端电荷量的大小以及标签所处于的能量水平情况进行适应性的放电,以提高标签的解调能力,并提升标签的读写距离。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
图1是本发明的电路总体结构实施例一结构图,本发明所述一种具有多种时间常数的整流限幅电路包括:
谐振电容C,其与谐振电感L并联连接于第一天线端in1与第二天线端in2之间,用于与谐振电感L组成谐振电路,接收外部电磁场并将其耦合至整流电路;
整流电路,其输入端连接至第一天线端in1与第二天线端in2,用于将所述谐振电路耦合的交流电源转换为直流电源并输出至外部负载电路,同时其一路输出端通过并联连接的两路泄流通路接地,用于在场强过强时将电荷输出至地;
所述两路泄流通路的输入端分别连接至整流电路的输出端,两路泄流通路的控制端分别由具有不同时间常数的第一控制电路和第二控制电路控制,所述两路泄流通路的输出端相连并接地。
本发明通过对两路放电通路的控制端分别施予不同时间常数的,即以不同切换速度进行电压幅度调整的模拟控制信号,实现对两路放电通路的完全打开到完全关闭进行切换,根据天线端电荷量的大小以及标签所处于的能量水平情况进行适应性的放电,以提高标签的解调能力,并提升标签的读写距离。
如图1所示,所述整流电路包括并联连接于第一天线端in1与第二天线端in2之间的第一整流支路和第二整流支路。
所述第一整流支路为桥式整流电路,其一输出端接地,另一输出端Vdd_out连接至外部负载电路,用于将谐振电路耦合的交流电源转换为直流电源为外部负载电路提供电源。
所述第二整流支路为连接于第一天线端in1与第二天线端in2之间的第五二极管D5和第六二极管D6,所述第五二极管D5和第六二极管D6的阴极端相连并连接至所述两路泄流通路的输入端。
第二整流支路的第二种实施例结构如图2所示,该实施例中所述第二整流支路为连接于第一天线端in1与第二天线端in2之间的第五二极管D5和第六二极管D6,以及第七二极管D7和第八二极管D8,所述第五二极管D5和第六二极管D6阴极端相连并连接至第一路泄流通路的输入端,所述第七二极管D7和第八二极管D8阴极端相连并连接至第二路泄流通路的输入端。
相对于图1所示的第一种实施例结构,图2所示的第二整流支路的第二种实施例结构增加了进一步限幅泄放电流的控制灵活性。对应于不同时间常数的控制信号所控制的漏电泄放通路,整流器件D5,D6,D7,和D8的尺寸可以进一步优化调整,使得真正进入泄放通路的漏电流在不同的限幅点有不同电流大小,以达到系统优化的目的。同时,对D5,D6,D7,和D8器件尺寸的进一步考量,可以满足与外界接触的芯片管脚所能够承受的静电击穿电压指标需求,而不影响整体系统的性能,等同于增加了一个相对独立控制的设计参数,易于达到更优化的可靠性设计。
第二整流支路的第三种实施例结构如图3所示,所述第二整流支路为连接于第一天线端in1与第二天线端in2之间的第三N型MOS管NM3和第四N型MOS管NM4,所述第三N型MOS管NM3栅极和漏极分别连接至第一天线端,第四N型MOS管NM4栅极和漏极分别连接至第二天线端,第三N型MOS管NM3源极连接至第四N型MOS管NM4源极并连接至所述两路泄流通路的输入端。
第二整流支路的第四种实施例结构如图4所示,所述第二整流支路为连接于第一天线端in1与第二天线端in2之间的第三N型MOS管NM3和第四N型MOS管NM4,以及第十N型MOS管NM10和第十一N型MOS管NM11,所述第三N型MOS管NM3栅极和漏极分别连接至第一天线端,第四N型MOS管NM4栅极和漏极分别连接至第二天线端,第三N型MOS管NM3源极连接至第四N型MOS管NM4源极并连接至第一路泄流通路的输入端;所述第十N型MOS管NM10栅极和漏极分别连接至第一天线端,第十一N型MOS管NM11栅极和漏极分别连接至第二天线端,第十N型MOS管NM10源极连接至第十一N型MOS管NM11源极并连接至第二路泄流通路的输入端。
相对于图3所示的第三种实施例结构,图4所示的第二整流支路的第四种实施例结构增加了进一步限幅泄放电流的控制灵活性。对应于不同时间常数的控制信号所控制的漏电泄放通路,整流器件NM3,NM4,NM10,和NM11的尺寸可以进一步优化调整,使得真正进入泄放通路的漏电流在不同的限幅点有不同电流大小,以达到系统优化的目的。同时,对NM3,NM4,NM10,和NM11器件尺寸的进一步考量,可以满足与外界接触的芯片管脚所能够承受的静电击穿电压指标需求,而不影响整体系统的性能,等同于增加了一个相对独立控制的设计参数,易于达到更优化的可靠性设计。
所述两路泄流通路为并联连接的第一N型MOS管NM1和第二N型MOS管NM2,所述第一N型MOS管NM1和第二N型MOS管NM2的漏极连接至所述整流电路的输出端,如前所述,第一N型MOS管NM1和第二N型MOS管NM2的漏极可连接后同时连接至整流电路的输出端,也可以分成两路分别连接至整流电路的输出端,第一N型MOS管NM1的栅极接第一控制电路输出端Lim1,源极接地形成第一路泄流通路,第二N型MOS管NM2的栅极接第二控制电路输出端Lim2,源极接地形成第二路泄流通路。
图5是本发明的第一控制电路结构图,所述第一控制电路包括第二电流镜管PM5、第一电阻R1、第二电阻R2、第五N型MOS管NM5、第六N型MOS管NM6以及第一P型MOS管PM1。
所述第二电流镜管PM5源极连接至电源端vdd_out,漏极通过串联连接的第一电阻R1与第二电阻R2接地,栅极连接至偏置电压端Vbias。
所述第五N型MOS管NM5的源极接所述第二电流镜管PM5的漏极端,漏极接第一控制电路的输出端Lim1,其栅极接控制信号端,所述第一P型MOS管PM1的源极接所述第二电流镜管PM5的漏极端,漏极接所述第一控制电路的输出端Lim1,其栅极连接至所述第六N型MOS管NM6的栅极,第六N型MOS管NM6的漏极接所述第一控制电路的输出端Lim1,源极接地,所述第一P型MOS管PM1的栅极和第六N型MOS管NM6的栅极连接至与所述第五N型MOS管NM5栅极端控制信号相反的控制信号端,本实施例中,所述第五N型MOS管NM5的栅极接测试信号test1,则第一P型MOS管PM1的栅极和第六N型MOS管NM6的栅极接与test1相反的测试信号
当第五N型MOS管NM5栅极端的测试信号test1为1时,第五N型MOS管NM5导通,而
为0,第一P型MOS管PM1也导通,第六N型MOS管NM6不导通,第一控制电路的输出端Lim1输出信号至第一路泄流通路的控制端,即第一N型MOS管NM1的栅极,使所述第一路泄流通路打开,将第一天线端in1与第二天线端in2之间的电荷泄放至地;当第五N型MOS管NM5栅极端的test1为0时,第五N型MOS管NM5不导通,而
为1,第一P型MOS管PM1也不导通,第六N型MOS管NM6导通,将第一控制电路输出端Lim1的电荷下拉至地,使得Lim1无输出信号,则第一N型MOS管NM1处于断开状态,第一路泄流通路关闭不放电,第一天线端in1与第二天线端in2之间的电荷维持。
所述第一电阻R1与第二电阻R2串联连接于第二电流镜管PM5漏极与地之间,根据欧姆定律,第二电流镜管PM5输出的电流在第一电阻R1与第二电阻R2串联后产生的电压即被由PM1和NM5组成的逻辑开关传递到Lim1节点,所以,通过设定该第一电阻R1与第二电阻R2的阻值大小,即可调整第一控制电路输出端Lim1的电压幅度,Lim1越大,则受其控制的第一N型MOS管NM1打开的沟道越大,放电速度就越快。
图6是本发明的第二控制电路结构图,所述第二控制电路包括第三电流镜管PM6、第三电阻R3、第四电阻R4、逻辑串联开关单元、第一电容C1、第二电容C2,以及第七N型MOS管NM7。
所述第三电流镜管PM6源极连接至电源端vdd_out,漏极通过串联连接的第三电阻R3和第四电阻R4接地,栅极连接至偏置电压端Vbias。所述逻辑串联开关单元输入端连接至第三电流镜管PM6的漏极端,输出端接第二控制电路的输出端Lim2,所述第一电容C1与第二电容C2并联连接,第一电容C1与第二电容C2的正极相连并连接至逻辑串联开关单元的输出端,第一电容C1与第二电容C2的负极相连并接地,所述第七N型MOS管NM7的源极端接地,栅极接控制信号端,其漏极接所述第二控制电路的输出端Lim2。
所述第三电阻R3与第四电阻R4串联连接于第三电流镜管PM6漏极与地之间,根据欧姆定律,第三电流镜管PM6输出的电流在第三电阻R3与第四电阻R4串联后产生的电压即被逻辑串联开关单元传递到Lim2节点,所以,通过设定该第三电阻R3与第四电阻R4的阻值大小,即可调整第二控制电路输出端Lim2的电压幅度,Lim2越大,则受其控制的第二N型MOS管NM2打开的沟道越大,放电速度越快。
所述逻辑串联开关单元为至少一个逻辑开关,所述至少一个逻辑开关中,第八N型MOS管NM8的源极端与第二P型MOS管PM2的源极端相连并连接至第三电流镜管NM6漏极端作为所述逻辑串联开关单元的输入端,所述第八N型MOS管NM8的漏极端与第二P型MOS管PM2的漏极端相连作为所述逻辑串联开关单元的输出端,所述第八N型MOS管NM8的栅极端接控制信号端,所述第二P型MOS管PM2的栅极端连接至与所述第八N型MOS管NM8栅极端控制信号相反的控制信号端,本实施例中,所述第八N型MOS管NM8的栅极接解调信号demod,则第二P型MOS管PM2的栅极接与demod相反的解调信号
如图7所示。
作为对本发明所述逻辑串联开关单元的另一种实施例结构,所述逻辑串联开关单元为两个逻辑开关,如图8所示,所述第一个逻辑开关的结构如上,第八N型MOS管NM8的漏极端与第二P型MOS管PM2的漏极端相连作为第一个逻辑开关的输出端。第二个逻辑开关中,第九N型MOS管NM9的源极端与第三P型MOS管PM3的源极端相连并连接至所述第一个逻辑开关的输出端作为第二逻辑开关的输入端,所述第九N型MOS管NM9的漏极端与第三P型MOS管PM3的漏极端相连作为所述逻辑串联开关单元的输出端,所述第九N型MOS管NM9的栅极端接控制信号端,所述第三P型MOS管PM3的栅极端连接至与所述第九N型MOS管NM9栅极端控制信号相反的控制信号端,本实施例中,所述第九N型MOS管NM9的栅极接测试信号test2,则第三P型MOS管PM3的栅极接与test2相反的测试信号
如图8。
第一电容C1与第二电容C2并联连接,所述第一电容C1与第二电容C2的正极相连并连接至逻辑串联开关单元的输出端,第一电容C1与第二电容C2的负极相连并接地,所述第七N型MOS管NM7的源极端接地,栅极接控制信号端test2,其漏极接所述第二控制电路的输出端Lim2。由于所述第一电容C1与第二电容C2的电荷存储作用,使得逻辑串联开关单元的输出端即第二控制电路的输出端Lim2电压输出变得缓慢,且所述第一电容C1与第二电容C2电容值越大,Lim2的变化越缓慢,其速度受C1和C2电容容值的影响。
当所述逻辑串联开关单元为如图7所示的一个逻辑开关时,第八N型MOS管NM8栅极端接解调信号demod,第二P型MOS管PM2的栅极接与demod相反的解调信号
第七N型MOS管NM7栅极端同时接解调信号
当第八N型MOS管NM8栅极端的demod信号为1时,第八N型MOS管NM8导通,而
为0,第二P型MOS管PM2导通,逻辑串联开关单元输出,第二控制电路的输出端Lim2输出信号至第二路泄流通路的控制端,即第二N型MOS管NM2的栅极,使所述第二路泄流通路打开,将第一天线端in1与第二天线端in2之间的电荷泄放至地,同时,逻辑串联开关单元输出为第一电容C1和第二电容C2充电,其充电时间决定了Lim2信号电压幅度的变化快慢。而由于第七N型MOS管NM7栅极端的
为0,第七N型MOS管NM7不导通。当第八N型MOS管NM8栅极端的demod信号为0时,第八N型MOS管NM8不导通,而
为1,第二P型MOS管PM2也不导通,而第七N型MOS管NM7导通,将第二控制电路输出端Lim2的电荷下拉至地,使得Lim2无输出信号,则第二N型MOS管NM2处于断开状态,第二路泄流通路关闭不放电,第一天线端in1与第二天线端in2之间的电荷维持。
当所述逻辑串联开关单元为如图8所示的两个逻辑开关时,由于第一逻辑开关与第二逻辑开关成串联连接结构,只有当第一逻辑开关与第二逻辑开关同时导通时,第二控制电路的输出端Lim2才有信号输出,即要求demod与test2信号同时为1时,Lim2才有信号输出。而第七N型MOS管NM7栅极端的控制信号可任意采用
信号或者是
信号。如果采用
信号,相当于在系统设计的层面,当系统处于接受并解调下行信号时,demod信号为“1”,而
信号为“0”,为了确保解调器工作而不至于在过强能量情况下发生解调失败,此限幅电路需要对整流器发生限幅作用,即该第二控制电路的输出端Lim2要有信号输出,以实现将所述第二路泄流通路导通进行电流泄放。对于该电路的控制原理,即采用demod信号或者test2信号,或者其它的什么信号作为控制信号,涉及所设计的具体射频系统性能优化所要达到的指标,此处不再一一赘述。
所述第二电流镜管PM5和第三电流镜管PM6的栅极端同时连接至偏置电压端Vbias,且所述第二电流镜管PM5和第三电流镜管PM6的尺寸成比例关系,当偏置电压端Vbias有输入偏置电压时,第二电流镜管PM5和第三电流镜管PM6导通,则电源vdd_out端电流流过第二电流镜管PM5和第三电流镜管PM6的源漏极并分别流入所述第一控制电路和第二控制电路中。
作为对本发明进一步优化的实施结构,为了控制所述第一控制电路和第二控制电路的工作点,使第一控制电路和第二控制电路在电源端电压vdd_out达到一定的电压幅度后才打开进行工作,本发明将所述第二电流镜管PM5和第三电流镜管PM6的栅极分别连接至第一电流镜管PM4,如图9所示,所述第一电流镜管PM4的源极连接至电源端vdd_out,漏极通过阈值单元接地。如此结构,将上述第一电流镜管PM4、第二电流镜管PM5以及第三电流镜管PM6构成严格的镜像映射结构,利用第一电流镜管PM4的打开与关闭,控制第二电流镜管PM5和第三电流镜管PM6的打开与关闭,达到控制第一控制电路和第二控制电路打开与关闭的目的,即当电源端电压vdd_out高于所述第一电流镜管PM4的阈值电压及阈值单元的阈值电压之和时,第一电流镜管PM4导通,其与栅极短接的漏极有输出电压作为电流镜的偏置电压,使得第二电流镜管PM5和第三电流镜管PM6打开;当电源端电压vdd_out低于所述第一电流镜管PM4的阈值电压及阈值单元的阈值电压之和时,第一电流镜管PM4截止,其与栅极短接的漏极无输出电压,则第二电流镜管PM5和第三电流镜管PM6也截止,电源端电压vdd_out无法通过第二电流镜管PM5和第三电流镜管PM6流入第一控制电路和第二控制电路内,则第一控制电路和第二控制电路均不工作。
由于第一电流镜管PM4的阈值电压固定存在,则通过设定所述阈值单元内的单向导通元器件的数量来决定该阈值单元的阈值电压之和。该阈值单元可以为至少一个串联连接的二极管,或者是至少一个串联连接的P型MOS管,或者是至少一个串联连接的N型MOS管。
所述至少一个二极管中,任一二极管阴极端与相邻二极管阳极端连接形成串联结构,第一个二极管阳极端连接至第一电流镜管PM4的漏极端为所述阈值单元的输入端,最后一个二极管阴极端接地为所述阈值单元的输出端,如图10;
所述至少一个P型MOS管中,任一P型MOS管漏极端与相邻P型MOS管的源极端连接形成串联结构,第一个所述P型MOS管的源极连接至第一电流镜管PM4的漏极端为所述阈值单元的输入端,最后一个P型MOS管的漏极接地为所述阈值单元的输出端,各P型MOS管的栅极均与漏极相连,如图11;
所述至少一个N型MOS管中,任一N型MOS管源极端与相邻N型MOS管的漏极端连接形成串联结构,第一个所述N型MOS管的漏极连接至第一电流镜管PM4的漏极端为所述阈值单元的输入端,最后一个N型MOS管的源极接地为所述阈值单元的输出端,各N型MOS管的栅极均与漏极相连,如图12。
本发明另一目的在于提供一种包括上述具有多种时间常数的整流限幅电路的无源射频标签,所述该无源射频标签的整流限幅电路输出端并联连接有两路放电泄流通路,所述两路放电通路的控制端分别由第一控制电路和第二控制电路所控制,所述第一控制电路根据一组开关管的打开与关闭使得第一控制电路快速的在有输出信号与无输出信号之间切换,从而使受其控制的第一路放电泄流通路快速的在打开放电与关闭两种状态之间进行切换,实现对天线端电荷的快速泄放;而第二控制电路由于在输出端设有一组电容,使得第二控制电路在有输出信号与无输出信号之间切换的速度较慢,从而使受其控制的第二路放电泄流通路缓慢的在打开放电与关闭两种状态之间进行切换,实现对天线端电荷的慢速泄放。本发明通过对两路放电通路的控制端分别施予不同时间常数的,即以不同切换速度进行电压幅度调整的模拟控制信号,实现对两路放电通路的完全打开到完全关闭进行切换,根据天线端电荷量的大小以及标签所处于的能量水平情况进行适应性的放电,以提高标签的解调能力,并提升标签的读写距离。