CN106372704B - 兼容限幅功能nfc标签的负载调制电路 - Google Patents

Abstract

本发明涉及一种兼容限幅功能NFC标签的负载调制电路，包括控制电路部分以及并联在天线两端的主调制电路部分,所述控制电路部分包括：低压PMOS管MP1，低压NMOS管MN1，高压PMOS管MP2、MP3、MP4、MP5、MP6、MP7、MP8、MP9、MP10，高压NMOS管MN2、MN3、MN4、MN5，电阻R₁、R₂、R₃、R₄以及电容C1。本发明的优点是：本发明在电路设计中对两种控制功能在电路结构上进行兼容与合并，在控制电路中把负载调制数字输入的控制信号融合到主调制电路中，有效的降低了设计的复杂度以及芯片的面积。

Description

兼容限幅功能NFC标签的负载调制电路

技术领域

本发明涉及一种兼容限幅功能NFC标签的负载调制电路。

背景技术

NFC(Near Field Communication，近场通信)标签芯片是存储数据的IC芯片，其依靠NFC读取设备发送的电磁能量工作。具有体积小、重量轻、成本低以及使用寿命长等优点，被广泛应用于产品的防伪溯源、供应链管理、门禁、公交系统等各大行业。

NFC标签芯片主要由射频模拟前端、数字控制器和存储器三个核心模块组成。其中射频模拟前端电路有两个输入端，分别与外部电感天线相连，当NFC标签进入NFC读写设备天线的交变磁场中时，标签天线就会从电磁场中获得能量。从供应NFC设备天线的电流在读写设备内阻上的压降就可以测得此附加功耗或者供应给电子标签的功耗。电子标签天线上的负载电阻的接通或断开会使得读写设备天线上的电压发生变化，利用这个特点就可以实现远距离电子标签对NFC设备天线电压进行振幅调制。通过数据控制负载电压的接通或断开，则这些数据就能够从电子标签传输读取设备，这种数据传输方式称作为负载调制。而负载调制电路就是实现这种数字信号向模拟信号转换的接口，并实现调制天线幅度的功能。

在部分NFC标签的负载调制电路中有采用在天线两段接入一个大宽长比的MOS管，数字信号通过电平转换以后直接控制这个MOS管的关闭与导通来调节天线的负载。这种接法虽然简单，但在协议规定的工作场强范围内却很难使天线上的调制深度在各种情况下都达到要求。因为随着场强、温度的不同以及工艺角的偏差，标签卡天线感应到的电压幅度差异较大。即使带有天线的限幅电路，这种差异也会达到2V左右。

为了满足调制深度的要求，当前的NFC标签部分采用了如图1所示的调制电路。电路中MP2、MP3、MN2、MN3为电平转换电路。MN4、MN5为开关管，控制电阻R₁、R₂是否接到天线两端，MP1、MN1构成反相器。

工作原理如下，该调制电路通过全波整流后的输出AVDD控制MOS管的调制深度，而AVDD的电压由天线两端的电压决定，该电压能够跟随场强的变化。当Dmod输入电平为“0”时，经过反相器输出为高，使得MN3管导通，Vmod为“0”，则MN4、MN5截止，电阻R1、R2没有接入天线两端。当Dmod输入电平为“1”时，MN2管导通，MP3管的栅端电压为“0”，经过反相器输出为低，使得MN3管截止，Vmod输出AVDD节点的电压，则MN4、MN5导通，电阻R₁、R₂接入到天线两端，天线电流发生变化，实现负载调制。

对于这种负载调制的方案来说，由于电阻R₁、R₂阻值以及MN4、MN5宽长比对天线负载深度有很大的影响，虽然通过其参数值得选取可以保证在各种温度、工艺角以及工作场强下能够满足负载调制深度的要求，但是在整个整流电路对天线幅值控制系统中，除了会有像MN4、MN5这种大的MOS管对天线幅度进行调制，还存在为了控制场强比较大的时候，线圈感应到的耦合电压也会比较大，为了使天线的电压无论在哪个场强下都在一定的范围内，不会对MOS管器件造成损害，同样也需要在天线两端并联一个天线的限幅电路。而这些跨接在天线两端的负载调制管以及限幅电路控制管的尺寸相对来说比较大，所以该方案如果在整个RF前端电路设计中采用将会增加电路的设计复杂度以及会给芯片的面积带来额外的增加，即增加芯片的成本。

发明内容

为克服现有技术的缺陷，本发明提供一种兼容限幅功能NFC标签的负载调制电路。本发明的技术方案是：

兼容限幅功能NFC标签的负载调制电路，包括控制电路部分以及并联在天线两端的主调制电路部分,所述控制电路部分包括：低压PMOS管MP1，低压NMOS管MN1，高压PMOS管MP2、MP3、MP4、MP5、MP6、MP7、MP8、MP9、MP10，高压NMOS管MN2、MN3、MN4、MN5，电阻R₁、R₂、R₃、R₄以及电容C1；

PMOS管MP1，该PMOS管MP1的衬底和源极连接到电源DVDD，漏极与NMOS管MN1的漏极以及NMOS管MN2的栅极连接，栅极与NMOS管MN1栅极共同连接到数字信号Dmod端,该NMOS管MN1的衬底和源极连接地DVSS；

PMOS管MP2，该PMOS管MP2的衬底和源极连接到电源AVDD，漏极接NMOS管MN2的漏极以及PMOS管MP3的栅极，NMOS管MN2的衬底和源极连接地AVSS；

PMOS管MP3，该PMOS管MP3的衬底和源极接电源AVDD，漏极与NMOS管MN3的漏极以及PMOS管MP2的栅极连接；NMOS管MN3的衬底和源极连接地AVSS，栅极连接到数字信号Dmod端；

PMOS管MP4，该PMOS管MP4的衬底和源极接电源AVDD，漏极连接PMOS管MP5的源极以及PMOS管MP6的源极，栅极连接PMOS管MP3与NMOS管MN3的公共漏极端；

PMOS管MP5，该PMOS管MP5的衬底连接电源AVDD，栅极连接使能控制信号EN端；

PMOS管MP6，该 PMOS管MP6的衬底连接电源AVDD，栅极连接使能控制信号ENB端；

PMOS管MP7,该PMOS管MP7的衬底和源极接电源AVDD，栅极与漏极短接并与PMOS管MP8的源极连接；

PMOS管MP8，该PMOS管MP8的衬底接电源AVDD，栅极与漏极短接并与MP9的源极连接，同时连接到PMOS管MP5的漏极；

PMOS管MP9，该PMOS管MP9的衬底连接电源AVDD，栅极与漏极短接并与MP10的源极连接，同时连接到PMOS管MP6的漏极；

PMOS管MP10，该PMOS管MP10的衬底连接电源AVDD，栅极与漏极短接并与电阻R₁一端相连，作为幅度调制控制电路的输出，电阻R₁另一端连接到地AVSS；

电阻R₂，该电阻R₂一端连接到电源AVDD，另一端与电容C1相连，电容C1另一端连接到电阻R₁与PMOS管MP10公共端，即Limit_tx信号上；

所述主调制电路部分包括：高压NMOS管MN4、MN5，电阻R₃和电阻R₄，该NMOS管MN4的栅极与NMOS管MN5栅极连接电阻R₁与PMOS管MP10公共端，衬底和源极接地AVSS，漏极连接到电阻R₃一端，电阻R₃另一端连接到芯片AN1端口上；

NMOS管MN5，该NMOS管MN5衬底和源极接到地AVSS，漏极连接到电阻R₄一端，电阻R₄另一端连接到芯片AN2端口上。

芯片AN1端口和芯片AN2端口即为天线的两端。

本发明的优点是：本发明在电路设计中对两种控制功能在电路结构上进行兼容与合并，在控制电路中把负载调制数字输入的控制信号融合到主调制电路中，有效的降低了设计的复杂度以及芯片的面积。

附图说明

图1是现有技术的结构示意图；

图2是本发明的结构示意图；

图3为当数字反馈控制调制信号传输频率为847KHz时，标签芯片天线电压波形跟随调制信号变化的情况。

具体实施方式

下面结合具体实施例来进一步描述本发明，本发明的优点和特点将会随着描述而更为清楚。但这些实施例仅是范例性的，并不对本发明的范围构成任何限制。本领域技术人员应该理解的是，在不偏离本发明的精神和范围下可以对本发明技术方案的细节和形式进行修改或替换，但这些修改和替换均落入本发明的保护范围内。

参见图2和图3， 本发明涉及一种兼容限幅功能NFC标签的负载调制电路，包括控制电路部分以及并联在天线两端的主调制电路部分,所述控制电路部分包括：低压PMOS管MP1，低压NMOS管MN1，高压PMOS管MP2、MP3、MP4、MP5、MP6、MP7、MP8、MP9、MP10，高压NMOS管MN2、MN3、MN4、MN5，电阻R₁、R₂、R₃、R₄以及电容C1；

所述控制电路部分包括：低压PMOS管MP1，低压NMOS管MN1，高压PMOS管MP2、MP3、MP4、MP5、MP6、MP7、MP8、MP9、MP10，高压NMOS管MN2、MN3、MN4、MN5，电阻R₁、R₂、R₃、R₄以及电容C1；

PMOS管MP1，该PMOS管MP1的衬底和源极连接到电源DVDD，漏极与NMOS管MN1的漏极以及NMOS管MN2的栅极连接，栅极与NMOS管MN1栅极共同连接到数字信号Dmod端,该NMOS管MN1的衬底和源极连接地DVSS；

PMOS管MP2，该PMOS管MP2的衬底和源极连接到电源AVDD，漏极接NMOS管MN2的漏极以及PMOS管MP3的栅极，NMOS管MN2的衬底和源极连接地AVSS；

PMOS管MP3，该PMOS管MP3的衬底和源极接电源AVDD，漏极与NMOS管MN3的漏极以及PMOS管MP2的栅极连接；NMOS管MN3的衬底和源极连接地AVSS，栅极连接到数字信号Dmod端；

PMOS管MP4，该PMOS管MP4的衬底和源极接电源AVDD，漏极连接PMOS管MP5的源极以及PMOS管MP6的源极，栅极连接PMOS管MP3与NMOS管MN3的公共漏极端；

PMOS管MP5，该PMOS管MP5的衬底连接电源AVDD，栅极连接使能控制信号EN端；

PMOS管MP6，该 PMOS管MP6的衬底连接电源AVDD，栅极连接使能控制信号ENB端；

PMOS管MP7,该PMOS管MP7的衬底和源极接电源AVDD，栅极与漏极短接并与PMOS管MP8的源极连接；

PMOS管MP8，该PMOS管MP8的衬底接电源AVDD，栅极与漏极短接并与MP9的源极连接，同时连接到PMOS管MP5的漏极；

PMOS管MP9，该PMOS管MP9的衬底连接电源AVDD，栅极与漏极短接并与MP10的源极连接，同时连接到PMOS管MP6的漏极；

PMOS管MP10，该PMOS管MP10的衬底连接电源AVDD，栅极与漏极短接并与电阻R₁一端相连，作为幅度调制控制电路的输出，电阻R₁另一端连接到地AVSS；

电阻R₂，该电阻R₂一端连接到电源AVDD，另一端与电容C1相连，电容C1另一端连接到电阻R₁与PMOS管MP10公共端，即Limit_tx信号上；

所述主调制电路部分包括：高压NMOS管MN4、MN5，电阻R₃和电阻R₄，该NMOS管MN4的栅极与NMOS管MN5栅极连接电阻R₁与PMOS管MP10公共端，衬底和源极接地AVSS，漏极连接到电阻R₃一端，电阻R₃另一端连接到芯片AN1端口上；

NMOS管MN5，该NMOS管MN5衬底和源极接到地AVSS，漏极连接到电阻R₄一端，电阻R₄另一端连接到芯片AN2端口上。

芯片AN1端口和芯片AN2端口即为天线的两端。

在本发明电路中主要包括两个部分的功能，一个为控制电路部分，另一个为主调制电路部分（具有限幅功能），这两部分电路融合在一起共同控制实现了NFC标签芯片对NFC读取设备信号发送的信号的反馈应答。在NFC标签芯片中为了防止标签芯片输入端口的电压信号过高而导致内部元器件的击穿烧毁，标签芯片内部必须要有限压及静电保护的控制电路，该控制电路主要由电压判决器与放电模块构成，图中PMOS管MP7、MP8、MP9、MP10、电阻R₁组成电压判决器，NMOS管MN4、MN5组成放电模块，电阻R₃、R₄为限流电阻防止天线流过的NMOS管MN4、MN5管电流过大，电阻R₂、电容C1为标签线圈谐振电容两端电压信号的变化提供一个快速的交流通路。当标签线圈感应到电压信号传输到AN1和AN2端口，经过限流电阻R₃、R₄以及相关整流滤波电路后，得到了带有一定纹波的直流电压信号，这个电压经过PMOS管MP7、MP8、MP9、MP10、R₁分压后，在电阻R₁一端得到一个判决电压，这个判决电压与NMOS管MN4、MN5的栅极相连，当判决电压达到并超过NMOS管MN4、MN5的开启电压时，NMOS管MN4、MN5管被接入电路，由于NMOS管MN4、MN5的宽长比很大，使得导通电阻很小，这就相当于标签天线回路两端并入很小电阻，从而降低了天线回路的Q值，减小了标签线圈谐振电容两端电压。

由于与主调制电路对标签线圈相同的控制原理，当有来自数字的负载调制控制信号发生时，如果Dmod数字信号为“0”，NMOS管MN3栅极为低电平， Dmod经过反相器输出为高电平，控制NMOS管MN2的栅极，所以PMOS管MP3的栅极电压为高电平，使levelshift电路的输出即MP4栅极电压为高电平，整个电路工作状态被当作限压与静电保护电路。当Dmod数字信号为“1”，MN3栅极电压为高电平，所以PMOS管MP2的栅极电压为低电平，Dmod经过反相器输出为低电平，控制MN2的栅极，最终控制PMOS管MP4的栅极电压为低电平，PMOS管MP4管线性导通，PMOS管MP5与MP6的源极连接到电源电压AVDD。PMOS管MP5与MP6为线性开关管，其栅极受相反的信号控制，当其中一个开关管打开时，另一个开关管处于关闭状态。在默认的情况下EN信号为低电平，PMOS管MP5处于导通状态，ENB为高电平，MP6处于关闭状态。在数字输入信号Dmod为“1”，开关管MP4栅极为低电平，MP4导通，MP5源极电压为电源电压，栅极电压EN为低电平，所以PMOS管MP7、MP8被短路，则PMOS管MP9的源极电压为电源电压AVDD，从而得到信号Limit_tx电压值从原来的VAVDD-4*Vsg增加到VAVDD-2*Vsg，所以放电管MN4、MN5栅极电压相对于没有发生负载调制时增加了2倍Vsg电压，使MN4与MN5接入电路的等效导通电阻减少，从而降低了天线回路的Q值，减小了标签线圈两端电压，起到负载调制的目的。

Claims (1)

1.兼容限幅功能的NFC标签的负载调制电路，其特征在于，包括控制电路部分以及并联在天线两端的主调制电路部分,所述控制电路部分包括：低压PMOS管MP1，低压NMOS管MN1，高压PMOS管MP2、MP3、MP4、MP5、MP6、MP7、MP8、MP9、MP10，高压NMOS管MN2、MN3、MN4、MN5，电阻R₁、R₂、R₃、R₄以及电容C1；

PMOS管MP1，该PMOS管MP1的衬底和源极连接到电源DVDD，漏极与NMOS管MN1的漏极以及NMOS管MN2的栅极连接，栅极与NMOS管MN1栅极共同连接到数字信号Dmod端,该NMOS管MN1的衬底和源极连接地DVSS；

PMOS管MP2，该PMOS管MP2的衬底和源极连接到电源AVDD，漏极接NMOS管MN2的漏极以及PMOS管MP3的栅极，NMOS管MN2的衬底和源极连接地AVSS；

PMOS管MP3，该PMOS管MP3的衬底和源极接电源AVDD，漏极与NMOS管MN3的漏极以及PMOS管MP2的栅极连接；NMOS管MN3的衬底和源极连接地AVSS，栅极连接到数字信号Dmod端；

PMOS管MP4，该PMOS管MP4的衬底和源极接电源AVDD，漏极连接PMOS管MP5的源极以及PMOS管MP6的源极，栅极连接PMOS管MP3与NMOS管MN3的公共漏极端；

PMOS管MP5，该PMOS管MP5的衬底连接电源AVDD，栅极连接使能控制信号EN的数字端；

PMOS管MP6，该 PMOS管MP6的衬底连接电源AVDD，栅极连接使能控制信号ENB的数字端；

PMOS管MP7,该PMOS管MP7的衬底和源极接电源AVDD，栅极与漏极短接并与PMOS管MP8的源极连接；

PMOS管MP8，该PMOS管MP8的衬底接电源AVDD，栅极与漏极短接并与MP9的源极连接，同时连接到PMOS管MP5的漏极；

PMOS管MP9，该PMOS管MP9的衬底连接电源AVDD，栅极与漏极短接并与MP10的源极连接，同时连接到PMOS管MP6的漏极；

PMOS管MP10，该PMOS管MP10的衬底连接电源AVDD，栅极与漏极短接并与电阻R1一端相连，作为幅度调制控制电路的输出，电阻R1另一端连接到地AVSS；

电阻R₂，该电阻R₂一端连接到电源AVDD，另一端与电容C1相连，电容C1另一端连接到电阻R₁与PMOS管MP10公共端，即Limit_tx信号上；

所述主调制电路部分包括：高压NMOS管MN4、MN5，电阻R₃和电阻R₄，该NMOS管MN4的栅极与NMOS管MN5栅极连接电阻R₁与PMOS管MP10公共端，衬底和源极接地AVSS，漏极连接到电阻R₃一端，电阻R₃另一端连接到芯片AN1端口上；

NMOS管MN5，该NMOS管MN5衬底和源极接到地AVSS，漏极连接到电阻R₄一端，电阻R₄另一端连接到芯片AN2端口上。