CN208890363U - 一种io限流电路及具有该电路的设备 - Google Patents
一种io限流电路及具有该电路的设备 Download PDFInfo
- Publication number
- CN208890363U CN208890363U CN201822013409.3U CN201822013409U CN208890363U CN 208890363 U CN208890363 U CN 208890363U CN 201822013409 U CN201822013409 U CN 201822013409U CN 208890363 U CN208890363 U CN 208890363U
- Authority
- CN
- China
- Prior art keywords
- transistor
- current
- interface
- limiting circuit
- connect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
本实用新型提供一种IO限流电路及具有该电路的设备,其中IO限流电路包括接口输入端、接口输出端、电源端，所述接口输入端与第一晶体管的栅极、漏极和第一电阻的一端连接，第一晶体管的源极与第二电阻的一端连接，第一电阻的另一端与第二电阻的另一端、第二晶体管的栅极、第三晶体管的漏极连接，第二晶体管的漏极与接口输出端连接，第二晶体管的源极与第三晶体管的栅极和第三电阻的一端连接，第三晶体管的源极与第三电阻的另一端和电源端连接，接口输入端用于与IO外接电路连接，接口输出端用于与IO接口连接。上述技术方案通过采用开关管加上电阻的方式实现限流，同时实现了限流和低漏电。
Description
技术领域
本实用新型涉及IO限流电路技术领域，尤其涉及一种IO限流电路及具有该电路的设备。
背景技术
消费类电子领域，芯片产品要想获得好的收益，要求芯片面积要做到尽可能的小，对于一些IO(输入输出,Input/Output))接口(如接触式的IC卡)需要电气规范上的限流，现有集成芯片技术一般是通过双极性的晶体管和电阻构建限流电路，这种限流电路的自身占芯片面积大，自身漏电比较大。如果没有限流保护电路的情况下，容易出现模块上电电流会过大，这时会影响上级系统电源的稳定性，从而影响电子系统稳定性能，甚至造成死机现象。过大的电流对外部负载的冲击，在电流较大的时候，容易引起芯片发热，容易导致电路的寿命下降甚至是失效。
实用新型内容
为此，需要提供一种IO限流电路及具有该电路的设备，解决的现有IO电路的限流保护问题。
为实现上述目的，发明人提供了一种IO限流电路，包括接口输入端、接口输出端、电源端，所述接口输入端与第一晶体管的栅极、漏极和第一电阻的一端连接，第一晶体管的源极与第二电阻的一端连接，第一电阻的另一端与第二电阻的另一端、第二晶体管的栅极、第三晶体管的漏极连接，第二晶体管的漏极与接口输出端连接，第二晶体管的源极与第三晶体管的栅极和第三电阻的一端连接，第三晶体管的源极与第三电阻的另一端和电源端连接，接口输入端用于与IO外接电路连接，接口输出端用于与IO接口连接；
所述第一晶体管为P型晶体管，所述第二晶体管和第三晶体管为N型晶体管。
进一步地，所述第一晶体管、第二晶体管或者第三晶体管为场效应管。
本实用新型提供一种IO限流电路，包括接口输入端、接口输出端、电源端，所述接口输入端与第一晶体管的栅极、漏极和第一电阻的一端连接，第一晶体管的源极与第二电阻的一端连接，第一电阻的另一端与第二电阻的另一端、第二晶体管的栅极、第三晶体管的漏极连接，第二晶体管的漏极与接口输出端连接，第二晶体管的源极与第三晶体管的栅极和第三电阻的一端连接，第三晶体管的源极与第三电阻的另一端和电源端连接，接口输入端用于与IO外接电路连接，接口输出端用于与IO接口连接；
所述第一晶体管为N型晶体管，所述第二晶体管和第三晶体管为P型晶体管。
进一步地，所述第一晶体管、第二晶体管或者第三晶体管为场效应管。
以及本实用新型提供一种设备，包括IO限流电路、电源、芯片和IO外接电路，所述芯片具有IO接口，所述IO限流电路的电源端与电源连接，所述IO限流电路的接口输出端与IO接口连接，所述IO限流电路的接口输入端用于与IO外接电路连接，所述IO限流电路为上述任意一项的限流电路。
区别于现有技术，上述技术方案通过采用开关管加上电阻的方式实现限流，同时实现了限流和低漏电。
附图说明
图1为具体实施方式中第一晶体管为P型晶体管的电路图；
图2为具体实施方式中第一晶体管为N型晶体管的电路图；
图3为具体实施方式中设备的结构图。
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。
请参阅图1，本实施例提供一种IO限流电路，包括接口输入端VIN、接口输出端VOUT、电源端VSS，所述接口输入端与第一晶体管PM0的栅极、漏极和第一电阻R1的一端连接，第一晶体管的源极与第二电阻R2的一端连接，第一电阻的另一端与第二电阻的另一端、第二晶体管NM0的栅极、第三晶体管NM1的漏极连接，第二晶体管的漏极与接口输出端连接，第二晶体管的源极与第三晶体管的栅极和第三电阻R_SEN的一端连接，第三晶体管的源极与第三电阻的另一端和电源端连接，接口输入端用于与IO外接电路连接，接口输出端用于与IO接口连接；所述第一晶体管为P型晶体管，所述第二晶体管和第三晶体管为N型晶体管。
本电路工作时，当VIN输入为高电平时，PM0管关闭，功率管NM0打开，电阻R_SEN开始感测IO的实际输出电流IACT,NA结点的电压为R_SEN*IACT,当NA的电压R_SEN*IACT达到下拉管NM1的开启阈值的时候，下拉管NM1开启，此时NM1的等效阻抗与电阻R1对VIN进行分压，NB结点的电压可以表达为VIN*(Ron_NM1/(Ron_NM1+R1))，Ron_NM1为NM1等效电阻，NB结点的电压可以将功率管NM0的栅端电压下降，即栅源电压下降，NM0等效阻抗变大，可以实现限流。当外部负载电流IACT比较小的时候，R_SEN两端的电压降比较小，NA结点的电压接近模拟地的电压，不足以开启下拉管NM1,此时对IO电流没有起到限流的作用。
当VIN输入为低电平时，MOS管PM0打开，此时电阻R2与R1并联，功率管NM0的栅极电压为0，关闭功率管NM0，由于关闭功率管，没有电流IACT，NA结点的电压为0，关闭下拉管NM1，该电路中电阻R2与R1并联，可以降低结点NB的等效RC常数，提升功率管NM0的工作频率。
请参阅图2，本实用新型提供一种IO限流电路，包括接口输入端VIN、接口输出端VOUT、电源端VDD，所述接口输入端与第一晶体管NM0的栅极、漏极和第一电阻R1的一端连接，第一晶体管的源极与第二电阻R2的一端连接，第一电阻的另一端与第二电阻的另一端、第二晶体管PM0的栅极、第三晶体管PM1的漏极连接，第二晶体管的漏极与接口输出端连接，第二晶体管的源极与第三晶体管的栅极和第三电阻R_SEN的一端连接，第三晶体管的源极与第三电阻的另一端和电源端连接，接口输入端用于与IO外接电路连接，接口输出端用于与IO接口连接；所述第一晶体管为N型晶体管，所述第二晶体管和第三晶体管为P型晶体管。
本电路工作时，当VIN输入为低电平时，NM0管关闭，功率管PM0打开，电阻R_SEN开始感测IO的实际输出电流IACT,NA的电压为VDD-R_SEN*IACT,当NA的电压VDD-R_SEN*IACT达到上拉管PM1的开启阈值的时候，上拉管PM1开启，此时PM1的等效阻抗与电阻R1对VDD进行分压，NB结点的电压可以表达为VDD*(R1/(Ron_NM1+R1))，NB结点的电压可以将功率管PM0的栅端电压拉高，即栅源电压下降，PM0等效阻抗变大，可以实现限流。当外部负载电流IACT比较小的时候，R_SEN两端的电压降比较小，NA结点的电压接近电源电压，不足以开启上拉管PM1,此时对IO电流没有起到限流的作用。
当VIN输入为高电平时，MOS管NM0打开，此时电阻R2与R1并联，功率管PM0的栅极电压为VDD，关闭功率管PM0，由于关闭功率管，没有电流IACT，NA结点的电压为VDD，关闭上拉管PM1，该电路中电阻R2与R1并联，可以降低结点NB的等效RC常数，提升功率管PM0的工作频率。
上述实施例中，，所述第一晶体管、第二晶体管或者第三晶体管为场效应管，可以实现较低的漏电流。
如图3所示，本实用新型提供一种设备，包括IO限流电路、电源、芯片和IO外接电路，所述芯片具有IO接口，所述IO限流电路的电源端与电源连接，所述IO限流电路的接口输出端与IO接口连接，所述IO限流电路的接口输入端用于与IO外接电路连接，所述IO限流电路为上述任意一项的限流电路。如果采用图1的IO限流电路，则电源端为接地端VSS。如果采用图2的IO限流电路，则电源端为电源正极VDD端。芯片可以为任意的芯片，其中IO接口是指芯片的引脚或者与用于其他电路连接的接口，芯片为了实现功能，需要将IO接口与IO外接电路直接连接，如IC卡读取芯片需要与IC卡电路连接，CPU芯片的IO接口与复位电路、检测电路、通讯电路等连接，这些复位电路、检测电路、通讯电路即为IO外接电路。IO限流电路用于接在IO外接电路和IO接口之间，这样，IO外接电路的电流要经过IO限流电路才能流进芯片中，有了IO限流电路，IO外接电路过大的电流就不会对芯片造成冲击，避免了芯片的故障。
需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本实用新型的专利保护范围。因此，基于本实用新型的创新理念，对本文所述实施例进行的变更和修改，或利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本实用新型专利的保护范围之内。
Claims (5)
1.一种IO限流电路，其特征在于：包括接口输入端、接口输出端、电源端，所述接口输入端与第一晶体管的栅极、漏极和第一电阻的一端连接，第一晶体管的源极与第二电阻的一端连接，第一电阻的另一端与第二电阻的另一端、第二晶体管的栅极、第三晶体管的漏极连接，第二晶体管的漏极与接口输出端连接，第二晶体管的源极与第三晶体管的栅极和第三电阻的一端连接，第三晶体管的源极与第三电阻的另一端和电源端连接，接口输入端用于与IO外接电路连接，接口输出端用于与IO接口连接；
所述第一晶体管为P型晶体管，所述第二晶体管和第三晶体管为N型晶体管。
2.根据权利要求1所述的一种IO限流电路，其特征在于：所述第一晶体管、第二晶体管或者第三晶体管为场效应管。
3.一种IO限流电路，其特征在于：包括接口输入端、接口输出端、电源端，所述接口输入端与第一晶体管的栅极、漏极和第一电阻的一端连接，第一晶体管的源极与第二电阻的一端连接，第一电阻的另一端与第二电阻的另一端、第二晶体管的栅极、第三晶体管的漏极连接，第二晶体管的漏极与接口输出端连接，第二晶体管的源极与第三晶体管的栅极和第三电阻的一端连接，第三晶体管的源极与第三电阻的另一端和电源端连接，接口输入端用于与IO外接电路连接，接口输出端用于与IO接口连接；
所述第一晶体管为N型晶体管，所述第二晶体管和第三晶体管为P型晶体管。
4.根据权利要求3所述的一种IO限流电路，其特征在于：所述第一晶体管、第二晶体管或者第三晶体管为场效应管。
5.一种设备，其特征在于：包括IO限流电路、电源、芯片和IO外接电路，所述芯片具有IO接口，所述IO限流电路的电源端与电源连接，所述IO限流电路的接口输出端与IO接口连接，所述IO限流电路的接口输入端用于与IO外接电路连接，所述IO限流电路为权利要求1到4任意一项的限流电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201822013409.3U CN208890363U (zh) | 2018-12-03 | 2018-12-03 | 一种io限流电路及具有该电路的设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201822013409.3U CN208890363U (zh) | 2018-12-03 | 2018-12-03 | 一种io限流电路及具有该电路的设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN208890363U true CN208890363U (zh) | 2019-05-21 |
Family
ID=66518827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201822013409.3U Active CN208890363U (zh) | 2018-12-03 | 2018-12-03 | 一种io限流电路及具有该电路的设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN208890363U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112327145A (zh) * | 2021-01-04 | 2021-02-05 | 北京紫光青藤微系统有限公司 | 一种通过io引脚测量芯片的测量电路 |
| CN112327144A (zh) * | 2021-01-04 | 2021-02-05 | 北京紫光青藤微系统有限公司 | 一种通过io引脚测量芯片的测量电路 |
-
2018
- 2018-12-03 CN CN201822013409.3U patent/CN208890363U/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112327145A (zh) * | 2021-01-04 | 2021-02-05 | 北京紫光青藤微系统有限公司 | 一种通过io引脚测量芯片的测量电路 |
| CN112327144A (zh) * | 2021-01-04 | 2021-02-05 | 北京紫光青藤微系统有限公司 | 一种通过io引脚测量芯片的测量电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104319275B (zh) | 静电放电保护电路 | |
| US7742265B2 (en) | High voltage power supply clamp circuitry for electrostatic discharge (ESD) protection | |
| TWI627727B (zh) | 靜電放電防護裝置與其偵測電路 | |
| US7969191B2 (en) | Low-swing CMOS input circuit | |
| CN101946383A (zh) | 用于提供过电压保护的方法及其电路 | |
| CN208890363U (zh) | 一种io限流电路及具有该电路的设备 | |
| CN102231598B (zh) | 一种电源电路 | |
| CN101626228B (zh) | 集成电路芯片输入\输出引脚esd防护的开关电路 | |
| CN109217257A (zh) | 电源保护电路 | |
| US11418171B2 (en) | Low power consumption switching circuit with voltage isolation function for PMOS transistor bulk, and integrated chip | |
| CN106817122B (zh) | 一种用于宽i/o电源电压范围的输入输出接口电路 | |
| CN107004638A (zh) | 半导体集成电路 | |
| CN106959721A (zh) | 低压差线性稳压器 | |
| CN103217615B (zh) | 一种输出短路检测电路 | |
| CN103018588B (zh) | 一种低功耗抗干扰的三态输入检测电路 | |
| CN101153880A (zh) | 负电压检测器 | |
| CN106603050A (zh) | 一种集成式半导体功率开关器件 | |
| CN207069578U (zh) | 一种电源反向保护电路 | |
| CN102315633A (zh) | 静电防护电路 | |
| CN102044866A (zh) | 集成电路的过度电性应力保护电路 | |
| CN101944903B (zh) | Cmos输入缓冲电路 | |
| CN103236431A (zh) | 用忆阻器构成特征尺寸低于130nm芯片的二级静电保护电路 | |
| CN103066976B (zh) | 一种低关断态电流晶体管电路 | |
| CN102298408A (zh) | 稳压电路 | |
| CN205490123U (zh) | 一种高电压集成电路中的大电流输出的过流保护装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: Room 07, 19th Floor, Building 2, Wanfu Center, No. 10 Chuangye Road, Shangjie Town, Minhou County, Fuzhou City, Fujian Province, 350000 Patentee after: Fuzhou Maling Microelectronics Technology Co.,Ltd. Address before: No. 808, 8th Floor, Zone A, Zuohai Science and Technology Building, No. 392 Beihuan West Road, Gulou District, Fuzhou City, Fujian Province, 350000 Patentee before: FUJIAN SUPERRISC INFORMATION TECHNOLOGY CO.,LTD. |