CN103650350A - 尖峰域电路及建模方法 - Google Patents

尖峰域电路及建模方法 Download PDF

Info

Publication number
CN103650350A
CN103650350A CN201280025687.3A CN201280025687A CN103650350A CN 103650350 A CN103650350 A CN 103650350A CN 201280025687 A CN201280025687 A CN 201280025687A CN 103650350 A CN103650350 A CN 103650350A
Authority
CN
China
Prior art keywords
spike
output
input
summing junction
electric current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280025687.3A
Other languages
English (en)
Other versions
CN103650350B (zh
Inventor
乔斯·克鲁兹-阿尔布雷希特
彼得·彼得
纳拉延·斯里尼瓦桑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HRL Laboratories LLC
Original Assignee
HRL Laboratories LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HRL Laboratories LLC filed Critical HRL Laboratories LLC
Publication of CN103650350A publication Critical patent/CN103650350A/zh
Application granted granted Critical
Publication of CN103650350B publication Critical patent/CN103650350B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/049—Temporal neural networks, e.g. delay elements, oscillating neurons or pulsed inputs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • Computational Linguistics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Neurology (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种响应于模拟输入信号和/或尖峰域输入信号的尖峰域电路。该尖峰域电路具有：滞后量化器，其用于生成尖峰域输出信号z(t)；1位数模转换器，其输入端耦接为接收尖峰域输出信号z(t)，其输出端耦接到电流求和节点；以及二阶滤波级，其具有两个输入端，其中一个输入端耦接为接收尖峰域输出信号z(t)，另一个输入端耦接为接收在所述电流求和节点处被求和的电流。该二阶滤波级的输出端耦接到滞后量化器的输入端。电流求和节点还接收与模拟和/或尖峰域输入信号相关的信号，从而进行响应。该电路可充当神经元节点。可将许多这样的电路一起使用，从而对具有复杂生物动态的神经元进行建模。

Description

尖峰域电路及建模方法
相关申请的交叉引用
本申请涉及2006年12月26日提交的标题为“Pulse DomainEncoder and Filter Circuits”的美国专利申请SN 11/645,936（现在的美国专利NO.7,403,144）；2007年3月23日提交的标题为“SpikeDomain and Pulse Domain Non-Linear Processor”的美国专利申请SN 11/726,860（现在的美国专利NO.7,822,698）；2007年3月22日提交的标题为“Analog to Digital Converter Using AsynchronousPulse Technology”的美国专利申请SN 11/726,484（现在的美国专利NO.7,515,084）；2008年10月31日提交的标题为“Pulse DomainLinear Programming Circuit”的美国专利申请SN 12/262,782；以及2008年11月6日提交的标题为“Analog to Digital ConverterUsing Asynchronous Pulse Technology”的美国专利申请SN12/266,299。在此通过引用将每个前述专利申请并入本文。
技术领域
公开了一种电路，该电路用于实现具有复杂仿生动态的神经元。该电路优选地运行于脉冲域中并且优选地是高阶的（二阶至至少四阶）。
所公开的电路为时间编码器电路。它具有内部核心非线性二阶级，其具有与两个积分器相关联的两个状态变量。该核心非线性时间编码器电路将输入电流转换为电压尖峰列并可以模拟数学单输入神经元电路的动态。例如，可利用它生成下面讨论的Izhikevich数学模型的神经元动态（neuron dynamics）。输入级和（一阶或二阶的）可选辅助级可用在核心级之前。输入级用于以不同的增益来对多个输入进行缩放。可选辅助级可用于对这些输入进行滤波。所公开的电路是基于高阶时间编码器的神经元电路。
背景技术
已经推导出并在数字计算机上仿真了具有复杂动态的神经元数学模型。参考E.Izhikevich的“Which Model to Use for CorticalSpiking Neurons?,”IEEE Trans.on Neural Networks,2004年9月第15卷,第5期。但是，Izhikevich的这项工作仅限于推导数学方程模型以及它们在离散时间数字计算机中的数字仿真。
之前提出了其它一些实现神经元的电路。其中一个例子是G.Indiveri的电路，参考“A low Power Adaptive Integrate-and-FireNeuron Circuit,”IEEE International Symposium on Circuits andSystems,2003年第IV卷820-823页。但是，其中描述的电路不能产生Izhikevich数学模型的复杂仿生的复杂行为。
其它类似神经元的电路是时间编码器电路和二阶时间编码器电路。参考A.A.Lazar和L.T.Toth的“Perfect Recovery andSensitivity Analysis of Time Encoded Bandlimited Signals,”IEEE Trans,on Circuits and Systems—I,2004年10月第51卷第10期2060-2073页，其描述了一阶神经元电路，以及J.Cruz-Albrecht和P.Petre的“Pulse Domain Encoders and FilterCircuits,”US专利No.7,403,144,2008年7月22日，其描述了二阶神经元电路。但是，这些文献中描述的基本时间编码的电路也不能产生如Izhikevich数学模型那样的复杂仿生神经行为。
图1示出了现有技术的脉冲编码器（参考美国专利No.7,403,144）。该电路可将模拟信号转换为脉冲。但是，该现有技术的脉冲编码电路不能用于模拟例如Izhikevich建模的复杂神经元行为。
需要的是能够实现诸如Izhikevich所建模的神经元动态之类的复杂的神经元动态的电路，并且该电路优选的是具有简单的模拟组件。本文所公开的电路可以处理Izhikevich的数学模型，它可以再现大量仿生神经元行为。该数学模型需要至少两个状态变量和一个非线性元件。
发明内容
在一个方面，本发明提供了一种尖峰域电路，该电路对模拟输入信号和/或尖峰域输入信号进行响应。该尖峰域电路包括：滞后量化器，其用于生成尖峰域输出信号z(t)；1位DAC，其输入端被耦接为接收由滞后量化器输出的尖峰域输出信号z(t)，其输出端被耦接到电流求和节点；以及二阶滤波级，其具有两个输入端，所述两个输入端中的一个输入被耦接为接收由滞后量化器输出的尖峰域输出信号z(t)，并且所述两个输入端中的另一个输入端被耦接为接收在所述电流求和节点处被求和的电流，该二阶滤波级具有耦接到滞后量化器的输入端的输出端，电流求和节点还接收与所述模拟输入信号和/或尖峰域输入信号相关的信号。
在另一个方面，本技术提供了一种对诸如Izhikevich所建立的动态之类的复杂神经元动态进行建模、并且对模拟输入信号和/或尖峰域输入信号进行响应的方法，该方法包括：提供滞后量化器，其用于生成尖峰域输出信号z(t)；提供1位DAC，其输入端被耦接为接收由滞后量化器输出的尖峰域输出信号z(t)，其输出端被耦接到电流求和节点；提供二阶滤波级，其具有两个输入端，所述两个输入端中的一个输入端被耦接为接收由滞后量化器输出的尖峰域输出信号z(t)，所述两个输入端中的另一个输入端被耦接为接收在所述电流求和节点处被求和的电流，该二阶滤波级的输出端耦接到滞后量化器的输入端，电流求和节点还接收与所述模拟输入信号和/或尖峰域输入信号相关的信号，该二阶滤波级具有多个跨导1位DAC，每个所述跨导1位DAC具有被设置为用于控制复杂神经元动态的建模的增益。
附图说明
图1描绘了现有技术的脉冲编码器。
图2a示出了根据本发明的脉冲域神经元电路的基本组件。
图2b示出了模拟类型信号的一个示例，该信号可连续地改变幅度。
图2c示出了尖峰域类型信号的一个示例，该信号由一系列尖峰（每个单独的尖峰为一个短时脉冲，各单独脉冲的定时传达信息）构成。
图3示出了图2a的核心电路300中使用的滞后量化器的输入输出特性。
图4a示出了在图2a的电路中使用的二阶滤波级310的示意图。
图4b更详细地示出了图4a的非线性元件。
图4c更详细地示出了图4a的边缘至尖峰元件。
图4d描绘了图2a的滞后量化器元件的一个优选的硬件实现。
图5a至图5c示出了利用工具
Figure BDA0000423042090000041
对本发明的电路进行的仿真设置和模型。图5a示出了顶层仿真设置，其由一个输入源、代表本发明的电路的模型的符号框、和在仿真过程中监测关键信号的示波器组成。图5b示出了本发明的电路的
Figure BDA0000423042090000043
模型的细节。图5c示出了用于图5b的模块310的
Figure BDA0000423042090000044
模型的更多细节。
图6a至图6d描绘了运行于激发尖峰（tonic-spiking）模式下的脉冲域神经元电路的仿真，其中图6a描绘了输入信号，图6b描绘了内部信号x1(t)，图6c描绘了内部信号x2(t)，以及图6d描绘了输出信号。
图7a至图7d描绘了运行于激发簇（tonic bursting）模式下的脉冲域神经元电路的另一仿真，其中图7a描绘了输入信号，图7b描绘了内部信号x1(t)，图7c描绘了内部信号x2(t)，图7d描绘了输出信号。
图8a描绘的实施例与图2a的实施例类似，但是在核心电路与输入级之间增加了一阶辅助级。
图8b描绘了可用于代替在图8a的实施例中采用的一阶辅助级的二阶辅助级。
具体实施方式
图2a示出了根据本发明的脉冲域神经元电路100的基本组件。电路100包括输入级200和核心电路300。图2a的神经元电路100可接收以下两种类型的信号中的任一种作为输入：模拟类型或尖峰域类型。神经元电路100的输出为尖峰域类型输出信号z(t)。
输入级200接收一个模拟电压输入和多个尖峰域电压输入并产生单个电流输出iin(t)，该输出被馈送至核心电路300。在优选的实施例中，输入级200具有：模拟跨导放大器g1，以及耦接到求和节点205的一组N个跨导型1位DAC（数模转换器）gi1…giN，gi1…giN。外部模拟输入信号可施加到跨导放大器g1的输入上。对N个1位DACgi1…giN的每一个可以施加多达N个的外部尖峰域输入尖峰信号。在求和节点205处对跨导放大器g1和1位DAC gi1…giN的输出电流求和。在优选实施例中，可以简单地通过将来自跨导放大器g1和1位DACgi1…giN的导线或连接进行合并来实现求和节点205。元件g1、gi1…giN的增益用于确定来自外部输入和来自其它神经元的信号的权重。当只有一个模拟外部输入而没有尖峰域输入时，元件g1的增益可设置为1，各个1位DAC gi1…giN的增益可设置为0（或者可省略这些1位DAC）。当该电路接收到外部模拟输入以及来自其它神经元的尖峰域信号输入时，根据正在执行的神经元处理函数来设置元件g1和各1位DACgi1…giN的增益。参考2007年3月23日提交的标题为“Spike Domainand Pulse Domain Non-Linear Processor”的美国专利申请SN11/726,860（现在的美国专利No.7,822,698）。
核心电路300接收来自输入级200的单个电流输出iin(t)并产生尖峰域输出电压z(t)。输出电流可以是以下任一种：（1）模拟信号，（2）尖峰信号，或（3）模拟信号与尖峰域信号的组合。输出电压是尖峰域类型信号。图2b示出了模拟类型信号的一个示例。该信号可连续地改变幅度。图2c示出了尖峰域类型信号的一个示例。该尖峰波形由一系列尖峰（每个单独的尖峰为一个短时脉冲）构成。其幅度可以只具有两个数值（VS_ON和VS_OFF）。信息被编码成每个尖峰的开始的定时（t1,t2,t3,...）。
核心电路300优选包括：(i)可编程的滞后量化器，（ii）自反馈型1位数模转换器（DAC）g3，(iii)求和节点305，和(iv)可编程的二阶滤波级310。在优选的实施例中，可以简单地通过将来自输入级200的输出和自反馈型1位数模转换器（DAC）g3的输出的导线或连接进行合并来实现求和节点305。图4a示出了二阶滤波级310的一个优选实施例并且参照图4a对其进行了描述。元件g3的增益标称地设置为1。大的值会增加神经元输出上的尖峰率。
输出尖峰z(t)的定时是输入iin(t)、内部电路组件以及用于对滞后量化器315和二阶滤波级310进行编程的控制偏置信号320的函数。可对脉冲域神经元电路100进行编程，以（响应于给定的输入vin(t)）产生与通过对Izhikevich数学模型的方程求解所生成的尖峰波形相同的尖峰波形。
图3示出了核心电路300中使用的滞后量化器315的输入输出特性。滞后量化器315的输出z(t)可具有两个数值中的一个。在优选的实施例中，它们是+1V和0V。它们由x1(t)决定，如下所示：
如果x1(t)≥VIH，则z(t)=+1；
如果x1(t)≤VIL，则z(t)=0；以及
如果VIL＜x1(t)＜VIH，则z(t)保持不变（为+1或0）。
参数VIL和VIH优选的是可编程的并且优选的是通过控制总线320中的两个外部控制线而被设置。图4d描绘了滞后量化器315的一个优选的硬件实现，该硬件实现包括规则比较器（regular comparator）441、固定电阻器442、和可变电阻器444（或可变增益放大器）。在图4d所示出的滞后量化器315的优选实施例中，一个控制线提供电压VR，另一个控制线用于设置元件444的电阻值。通过调节VR的值和元件444的电阻值来改变参数VIL和VIH的值。图4d的实施例还优选地具有位于输出端的反相器446，该反相器优选地将输入端的逻辑值-1变为输出端的逻辑值0并优选地将输入端的逻辑值+1变为输出端的逻辑值-1。图4b的电路（下面将会讨论）的前端产生反相式输入输出传递特性（非常高的输入使得输出为低值，非常低的输入使得输出为高值）。图4b的整体电路利用反相器产生期望的非反相的输入输出传递特性（非常高的输入使得输出为高值，非常低的输入使得输出为低值）。
图4a示出了在图2a的电路中使用的二阶滤波级310的示意图。优选地，该滤波器310包括：
(i)两个积分器410和440。每个积分器410和积分器440的输出端处的电压是以x1(t)和x2(t)表示的状态变量。
(ii)以g2、g4、g5、g6、和g7表示的五个增益级，每一个均由跨导放大器提供。其中的三个增益级g2、g4、和g6可具有固定的跨导值，它们可由固定增益的跨导放大器来实现。在一个实施例中，这些值如表I中所列。在其它实施例中，可使用其它缩放值。其中的两个增益级g5和g7的跨导值是通过外部控制的，优选的是根据控制总线320中的导线上的电压来控制。在一个实施例中，增益级g5的增益=ab，增益级g7的增益=-a，其中a和b为Izhikevich的数学模型的参数。增益级g2、g4、g6的输出端连同二阶级310的输入it(t)一起被连接至求和节点405。增益级g2的输入来自积分器410的输出x1(t)。积分器410的输入端耦接到求和节点405。增益级g4的输入来自下面所述的非线性元件420的输出。
(iii)偏置电流源415，其产生了Izhikevich数学模型的偏置项I。偏置电流源415的输出端耦接到求和节点405。
(iv)非线性（NL）元件420，图4b中对其进行了更详细的示出，其输入端耦接到积分器410的输出x1(t)，其输出端耦接到增益级g4的输入端；以及
(v)边缘至尖峰域模块430，图4c中对其进行了更详细的示出。二阶滤波级310具有两个输入：来自求和节点305的模拟电流it(t)，其施加到求和节点405上（因此，节点305和405实际上可以是一个共同的节点）；以及电压z(t)，其产生于图2a的滞后量化器315的输出端，该电压施加到边缘至尖峰域模块430上。二阶滤波器310具有单个模拟电压输出x1(t)，其耦接到滞后量化器315。模块430具有输出iS(t)，该输出与增益级g5和g7的输出一起施加到求和节点435上。增益级g5的输入端耦接到积分器410的输出x1(t)，而增益级g6和g7的输入端耦接到积分器440的输出x2(t)。增益级g7的输出端耦接到求和节点435，其为积分器440提供输入。
边缘至尖峰域模块430用于两个目的。首先，它将尖峰域电压输入z(t)转换为尖峰域电流输出is(t)，并将输入z(t)中的尖峰的持续时间变为更短的、明确定义的持续时间td。持续时间td是通过延迟元件432的延迟值设置的。因此，is(t)中的输出电流尖峰的持续时间对z(t)中的电压输入尖峰持续时间中的较小变化是不敏感的。边缘至尖峰域模块430用于每当神经元输出端存在电压尖峰时产生明确定义的电流尖峰，该电流尖峰馈送至积分器2中（元件440）。该电流尖峰必须具有明确定义的电荷（=电流幅值乘以短尖峰的持续时间）。在一个优选的实施例中，代表值为2x10-6C。这通过图4c的电路得到实现。该电路控制短尖峰的幅度（例如0.2A）及其持续时间（例如10-5秒）两者，即使在z(t)处神经元电压尖峰的持续时间和幅度存在变化也如此。除了上面所讨论的值，电流幅度和持续时间的其它值也可使用，只要两个值产生相同的期望电荷即可。
图4b更详细地示出了图4a中的非线性（NL）元件420的一个可能的实施例。优选地，其仅仅包括平方电路422，该电路可通过例如模拟乘法器实现。
图4c更详细地描绘了边缘至尖峰域模块430的电路。该电路采取电压脉冲输入并产生持续时间为td的电流尖峰输出。优选地，该电路包括延迟为td的延迟级432、逻辑与门434（在它的一个输入端处符号反转）、以及跨导放大器g8。在一个实施例中，跨导放大器g8的增益等于d/(td⊕1000)，其中d为Izhikevich数学模型的参数。这些值假定两个积分器均具有1000⊕(1/s)的增益（这些积分器中的每一个都可以简单地通过使用1mF的电容器实现）。表I示出了在一个实施例中td和g8的值。
图5a至图5c示出了电路100的模型，其使用了马萨诸塞州Natick公司的The MathWorks经销的
Figure BDA0000423042090000081
软件。该软件已被用于仿真和验证电路100在接收到一个模拟输入的情况下的运行。图5a示出了与模拟输入源和输出端连接的二阶神经元电路100。在该实例中，模拟输入由阶跃函数构成。图5b示出了神经元电路100的顶层示图。它相当于图2a的电路，但是没有1位DAC组（它们具有数值或者为0，并且当神经元仅接收到模拟输入时是不需要的）。图5c示出了内部的二阶滤波器310的细节。它相当于图4a的电路。在一个实施例中，这些组件的值可如表I中所示出。
图6a至图6d示出了电路100的示例性仿真的一个实施例。在该示例性仿真中，该电路运行于激发尖峰模式下（作为对稳定输入的响应，在输出端形成尖峰）。在该示例性模拟中，滞后量化器的参数设置为VIH=0.040以及VIL=-0.065。模拟输入为10mV幅度的阶跃波形。图6a描绘了输入信号，图6b描绘了内部信号x1(t)，图6c描绘了内部信号x2(t)，图6d描绘了输出信号。用于该示例性仿真的其它参数的值示出在表I中。
图7a至图7d示出了电路100仿真的另一个示例。在该实例中，电路199运行于激发簇模式下（作为对稳定输入的响应，在输出端形成尖峰）。滞后量化器的参数设置为VIH=0.030以及VIL=-0.050。模拟输入为20mV幅度的阶跃波形。图7a描绘了输入信号Vin(t)201，图7b描绘了内部信号x1(t)，图7c描绘了内部信号x2(t)，以及图7d描绘了输出信号。输入信号Vin（t）是模块100的输入。内部信号x1(t)位于模块310的输出端（见图1）。内部信号x2(t)位于模块440的输出端（见图4a）。输出信号产生于模块100的输出端（见图1）。在一个实施例中对于其它参数优选使用的值示出在表I中。
参见下面的表格，其示出了图6a至图6d以及图7a至图7d的实施例当中的一个实施例中优选使用的各种参数。
表I：
参数 值
g1 1[A/V]
g2 5[A/V]
g3 1[A/V]
g4 40[A/V]
g5 0.004[A/V]
g6 -1[A/V]
g7 0.02[A/V]
g8 0.2[A/V]
IBIAS 0.14[A]
td lx10-5[s]
上面段落和列表中列出的数值可根据所解决的问题的需要进行变化。在本发明的电路中td是固定延迟。Izkikevich模型的I可通过IBIAS设置。如果VIL=c，g7=-a，g5=a*b，并且模块430的输出端产生的电流的最大值设置为d*100，则本文所描述的电路具有Izkikevich模型的动态。当然，根据需要可以使用其它值。
图8a描绘了图2a的脉冲域神经元电路具有辅助级500的实施例。可选的辅助级500可用于核心电路300之前、输入级200之后。输入级200用于以不同的增益对多个输入进行缩放。可选的辅助级500用于对这些输入进行滤波。图8a的辅助级500为一阶的级（它具有单个积分器501）。图8b中描绘了二阶的级500’，它可以替代一阶辅助级500。它具有两个积分器501和502。
可选的辅助级或电路500可用于对提供至核心电路的信号进行滤波。积分器3和模拟反馈增益元件510实现了一阶低通滤波器。gaux1的值用于设置滤波器的截止频率。在一个实施例中，gaux1=100。元件515用于缓冲，在一个实施例中，其具有的增益值gaux3=1。可选的元件520为1位DAC，其可用于尖峰型滤波。
辅助级500’可以选择性地用于对提供至核心电路300的信号进行过滤。积分器3和积分器4以及模拟反馈增益元件gaux1和gaux4实现了二阶低通滤波器。在一个实施例中，gaux1=gaux4=100。元件gaux3和元件gaux6用于缓冲。在一个实施例中，增益值gaux3=1。可选的元件gaux2和gaux5是1位DAC，其可用于尖峰型滤波。
所公开的核心电路300的阶数为二（对应于两个内部积分器410和440）。辅助电路的阶数为一（见辅助级500，其具有一个积分器501）或者为二（见辅助级500’，其具有两个积分器501和502）。于是，整个电路的阶数为二、三或四。如果将可选的电路（辅助级500和辅助级500’）省去，则整个电路的阶数为二。如果使用了可选的辅助电路500，则整个电路的阶数为三，而如果使用了可选的辅助电路500’，则整个电路的阶数为四。
应当理解，上面描述的这些实施例仅仅是本文所公开的技术的实施的一些可能示例，阐述这些实施例是为了更好地理解本公开的原理。在实质上不脱离本发明原理的情况下，可对上述的本发明的这些实施例进行许多变形和修改。本文意在将所有这些修改和变形包含在本公开和本发明的范围内，并被所附权利要求所保护。
优选包括本文描述的所有元件、部件和步骤。需要了解的是任何这些元件、部件和步骤都可被其它元件、部件和步骤替换或全部删除，这对领域内的技术人员是显而易见的。
大体上，本文呈现了如下内容：公开了一种尖峰域电路，该电路对模拟输入信号和/或尖峰域输入信号进行响应。该尖峰域电路具有：滞后量化器，其用于生成尖峰域输出信号z(t)；1位DAC，其输入端被耦接为接收由滞后量化器输出的尖峰域输出信号z(t)，其输出端耦接到电流求和节点；以及二阶滤波级，其具有两个输入端，所述两个输入端中的一个输入端耦接为接收由滞后量化器输出的尖峰域输出信号z(t)，两个输入端中的另一个输入端耦接为接收在所述电流求和节点处被求和的电流。该二阶滤波级的输出端耦接到滞后量化器的输入端。电流求和节点还接收与模拟输入信号和/或尖峰域输入信号（该电路对这些信号产生响应）相关的信号。该电路可充当神经元节点，并且可将许多这样的电路一起使用，从而建立具有复杂生物动态的神经元的模型。
构思
本文陈述了下面的构思：
1.一种对模拟输入信号和/或尖峰域输入信号进行响应的尖峰域电路，所述尖峰域电路包括：
滞后量化器，其用于生成尖峰域输出信号z(t)；
1位DAC，其输入端被耦接为接收所述滞后量化器输出的所述尖峰域输出信号z(t)，其输出端耦接到电流求和节点；
二阶滤波级，其具有两个输入端，所述两个输入端中的一个输入端被耦接为接收由所述滞后量化器输出的所述尖峰域输出信号z(t)，所述两个输入端中的另一个输入端被耦接为接收在所述电流求和节点处被求和的电流，所述二阶滤波级的输出端耦接到所述滞后量化器的输入端，所述电流求和节点还接收与所述模拟输入信号和/或尖峰域输入信号相关的信号。
2.如构思1所述的尖峰域电路，其中施加到所述求和节点的与所述模拟输入信号和/或尖峰域输入信号相关的信号对应于（i）所述模拟输入信号的增益调整形式以及（ii）已施加到相应的多个1位DAC上之后的多个尖峰输入的增益调整形式。
3.如构思1所述的尖峰域电路，其中施加到所述求和节点的与所述模拟输入信号和/或尖峰域输入信号相关的信号对应于（i）所述模拟输入信号的滤波和增益调整形式以及（ii）已施加到相应的多个1位DAC上之后的多个尖峰输入的滤波和增益调整形式。
4.如构思3所述的尖峰域电路，其中所述多个尖峰输入的滤波和增益调整形式由一阶辅助级进行滤波，所述一阶辅助级具有单个积分器，所述积分器布置在所述电流求和节点与所述相应的多个1位DAC之间。
5.如构思3所述的尖峰域电路，其中所述多个尖峰输入的滤波和增益调整形式由二阶辅助级进行滤波，所述二阶辅助级具有两个积分器，所述两个积分器布置在所述电流求和节点与所述相应的多个1位DAC之间。
6.如构思1所述的尖峰域电路，其中所述二阶滤波器包括：
边缘至尖峰域转换器，其用于将所述滞后量化器的输出中的不符合需要的长持续时间的尖峰转化为较短的持续时间；
第一积分器，其输出端是所述二阶滤波器的输出端，并且其输入端被耦接到第一电流求和节点，所述第一电流求和节点也耦接到构思1所定义的所述电流求和节点；
第二积分器，其输入端被耦接到第二电流求和节点，所述第二电流求和节点还接收来自所述边缘至尖峰域转换器的较短持续时间的尖峰；
第一跨导放大器组，其具有耦接到所述第一电流求和节点的输出端，所述第一跨导放大器组中选择的一些跨导放大器的输入端耦接到所述第一积分器的输出端，其中所述第一跨导放大器组中的至少一个跨导放大器的输入端通过非线性元件耦接到所述第一积分器的输出端，并且其中所述第一跨导放大器组中选择的另一个跨导放大器的输入端耦接到所述第二积分器的输出端；
第二跨导放大器组，其具有耦接到所述第二电流求和节点的输出端，其中所述第二跨导放大器组中选择的一个跨导放大器的输入端耦接到所述第一积分器的输出端，并且其中所述第二跨导放大器组中选择的另一个跨导放大器的输入端耦接到所述第二积分器的输出端。
7.如构思1所述的尖峰域电路，其中所述滞后量化器是可编程的并且响应于用于对所述滞后量化器编程的控制信号。
8.如构思1所述的尖峰域电路，其中所述二阶滤波级是可编程的并且响应于用于对所述二阶滤波级编程的控制信号。
9.一种建模的方法，其在尖峰域中对诸如由Izhikevich所建模的动态之类的复杂神经元动态进行建模并对模拟输入信号和/或尖峰域输入信号产生响应，所述方法包括：
提供滞后量化器，其用于生成尖峰域输出信号z(t)；
提供1位DAC，其具有被耦接为接收由所述滞后量化器输出的所述尖峰域输出信号z(t)的输入端，并且具有耦接到电流求和节点的输出端；
提供二阶滤波级，其具有两个输入端，所述两个输入端中的一个输入端被耦接为接收由所述滞后量化器输出的所述尖峰域输出信号z(t)，并且所述两个输入端中的另一个输入端被耦接为接收在所述电流求和节点处被求和的电流，所述二阶滤波级的输出端耦接到所述滞后量化器的输入端，所述电流求和节点还接收与所述模拟输入信号和/或尖峰域输入信号相关的信号，所述二阶滤波级具有多个跨导1位DAC，每个所述跨导1位DAC具有被设置来用于控制所述复杂神经元动态的建模的增益。
10.如构思8所述的方法，其中施加到所述求和节点的与所述模拟输入信号和/或尖峰域输入信号相关的信号对应于（i）所述模拟输入信号的增益调整形式以及（ii）已施加到相应的多个1位DAC上之后的多个尖峰输入的增益调整形式。
11.如构思9所述的方法，其中施加到所述求和节点的与所述模拟输入信号和/或尖峰域输入信号相关的信号对应于（i）所述模拟输入信号的滤波和增益调整形式以及（ii）已施加到相应的多个1位DAC上之后的多个尖峰输入的滤波和增益调整形式。
12.如构思11所述的方法，其中所述多个尖峰输入的滤波和增益调整形式由一阶辅助级进行滤波，所述一阶辅助级具有单个积分器，所述积分器位于所述电流求和节点与所述相应的多个1位DAC之间。
13.如构思11所述的方法，其中所述多个尖峰输入的滤波和增益调整形式由二阶辅助级进行滤波，所述二阶辅助级具有两个积分器，所述两个积分器位于所述电流求和节点与所述相应的多个1位DAC之间。
14.如构思9所述的方法，其中所述二阶滤波器包括：
边缘至尖峰域转换器，其用于将所述滞后量化器的输出中的不符合需要的长持续时间的尖峰转化为较短的持续时间；
第一积分器，其输出端是所述二阶滤波的输出端，并且其输入端被耦接到第一电流求和节点，所述第一电流求和节点还耦接到构思7所定义的所述电流求和节点；
第二积分器，其输入端被耦接到第二电流求和节点，所述第二电流求和节点还接收来自所述边缘至尖峰域转换器的较短持续时间的尖峰；
所以多个跨导1位DAC包括第一跨导1位DAC组和第二跨导1位DAC组，所述第一跨导1位DAC组具有耦接到所述第一电流求和节点的输出端，并且所述第一跨导1位DAC组中选择的一些跨导1位DAC具有耦接到所述第一积分器的输出端的输入端，其中所述第一跨导1位DAC组中的至少一个跨导1位DAC具有通过非线性元件耦接到所述第一积分器的输出端的输入端，并且其中所述第一跨导1位DAC组中选择的另一个跨导1位DAC具有耦接到所述第二积分器的输出端的输入端；
第二跨导1位DAC组具有耦接到所述第二电流求和节点的输出端，同时其中所述第二跨导1位DAC组中选择的一个跨导1位DAC具有耦接到所述第一积分器的输出端的输入端，并且其中所述第二跨导1位DAC组中选择的另一个跨导1位DAC具有耦接到所述第二积分器的输出端的输入端。
15.如构思9所述的方法，其中所述滞后量化器是可编程的并且响应于用于对所述滞后量化器编程的控制信号。
16.如构思9所述的方法，其中所述二阶滤波级是可编程的并且响应于用于对所述二阶滤波级编程的控制信号。

Claims (16)

1.一种对模拟输入信号和/或尖峰域输入信号进行响应的尖峰域电路，所述尖峰域电路包括：
滞后量化器，其用于生成尖峰域输出信号z(t)；
1位数模转换器，其输入端被耦接为接收由所述滞后量化器输出的尖峰域输出信号z(t)，其输出端耦接到电流求和节点；
二阶滤波级，其具有两个输入端，所述两个输入端中的一个输入端被耦接为接收由所述滞后量化器输出的所述尖峰域输出信号z(t)，所述两个输入端中的另一个输入端被耦接为接收在所述电流求和节点处被求和的电流，所述二阶滤波级的输出端耦接到所述滞后量化器的输入端，所述电流求和节点还接收与所述模拟输入信号和/或尖峰域输入信号相关的信号。
2.如权利要求1所述的尖峰域电路，其中施加到所述求和节点的与所述模拟输入信号和/或尖峰域输入信号相关的信号对应于（i）所述模拟输入信号的增益调整形式以及（ii）已施加到相应的多个1位数模转换器上之后的多个尖峰输入的增益调整形式。
3.如权利要求1所述的尖峰域电路，其中施加到所述求和节点的与所述模拟输入信号和/或尖峰域输入信号相关的信号对应于（i）所述模拟输入信号的滤波和增益调整形式以及（ii）已施加到相应的多个1位数模转换器上之后的多个尖峰输入的滤波和增益调整形式。
4.如权利要求3所述的尖峰域电路，其中所述多个尖峰输入的滤波和增益调整形式由一阶辅助级进行滤波，所述一阶辅助级具有单个积分器，所述积分器布置在所述电流求和节点与所述相应的多个1位数模转换器之间。
5.如权利要求3所述的尖峰域电路，其中所述多个尖峰输入的滤波和增益调整形式由二阶辅助级进行滤波，所述二阶辅助级具有两个积分器，所述两个积分器布置在所述电流求和节点与所述相应的多个1位数模转换器之间。
6.如权利要求1所述的尖峰域电路，其中所述二阶滤波器包括：
边缘至尖峰域转换器，其用于将所述滞后量化器的输出中的不符合需要的长持续时间的尖峰转化为较短的持续时间；
第一积分器，其输出端是所述二阶滤波器的输出端，并且其输入端被耦接到第一电流求和节点，所述第一电流求和节点还耦接到权利要求1所定义的所述电流求和节点；
第二积分器，其输入端被耦接到第二电流求和节点，所述第二电流求和节点还接收来自所述边缘至尖峰域转换器的较短持续时间的尖峰；
第一跨导放大器组，其具有耦接到所述第一电流求和节点的输出端，所述第一跨导放大器组中选择的一些跨导放大器的输入端耦接到所述第一积分器的输出端，其中所述第一跨导放大器组中的至少一个跨导放大器的输入端通过非线性元件耦接到所述第一积分器的输出端，并且其中所述第一跨导放大器组中选择的另一个跨导放大器的输入端耦接到所述第二积分器的输出端；
第二跨导放大器组，其具有耦接到所述第二电流求和节点的输出端，其中所述第二跨导放大器组中选择的一个跨导放大器的输入端耦接到所述第一积分器的输出端，并且其中所述第二跨导放大器组中选择的另一个跨导放大器的输入端耦接到所述第二积分器的输出端。
7.如权利要求1所述的尖峰域电路，其中所述滞后量化器是可编程的并且响应于用于对所述滞后量化器编程的控制信号。
8.如权利要求1所述的尖峰域电路，其中所述二阶滤波级是可编程的并且响应于用于对所述二阶滤波级编程的控制信号。
9.一种建模的方法，其在尖峰域中对诸如由Izhikevich所建模的动态之类的复杂神经元动态进行建模并对模拟输入信号和/或尖峰域输入信号产生响应，所述方法包括：
提供滞后量化器，其用于生成尖峰域输出信号z(t)；
提供1位数模转换器，其具有被耦接为接收由滞后量化器输出的所述尖峰域输出信号z(t)的输入端，并且具有耦接到电流求和节点的输出端；
提供二阶滤波级，其具有两个输入端，所述两个输入端中的一个输入端被耦接为接收由所述滞后量化器输出的所述尖峰域输出信号z(t)，所述两个输入端中的另一个输入端被耦接为接收在所述电流求和节点处被求和的电流，所述二阶滤波级的输出端耦接到所述滞后量化器的输入端，所述电流求和节点还接收与所述模拟输入信号和/或尖峰域输入信号相关的信号，所述二阶滤波级具有多个跨导1位数模转换器，每个所述跨导1位数模转换器具有被设置来用于控制所述复杂神经元动态的建模的增益。
10.如权利要求8所述的方法，其中施加到所述求和节点的与所述模拟输入信号和/或尖峰域输入信号相关的信号对应于（i）所述模拟输入信号的增益调整形式以及（ii）已施加到相应的多个1位数模转换器上之后的多个尖峰输入的增益调整形式。
11.如权利要求9所述的方法，其中施加到所述求和节点的与所述模拟输入信号和/或尖峰域输入信号相关的信号对应于（i）所述模拟输入信号的滤波和增益调整形式以及（ii）已施加到相应的多个1位数模转换器上之后的多个尖峰输入的滤波和增益调整形式。
12.如权利要求11所述的方法，其中所述多个尖峰输入的滤波和增益调整形式由一阶辅助级进行滤波，所述一阶辅助级具有单个积分器，所述积分器布置在所述电流求和节点与所述相应的多个1位数模转换器之间。
13.如权利要求11所述的方法，其中所述多个尖峰输入的滤波和增益调整形式由二阶辅助级进行滤波，所述二阶辅助级具有两个积分器，所述两个积分器布置在所述电流求和节点与所述相应的多个1位数模转换器之间。
14.如权利要求9所述的方法，其中所述二阶滤波器包括：
边缘至尖峰域转换器，其用于将所述滞后量化器的输出中的不符合需要的长持续时间的尖峰转化为较短的持续时间；
第一积分器，其输出端是所述二阶滤波的输出端，其输入端被耦接到第一电流求和节点，所述第一电流求和节点还耦接到权利要求7所定义的所述电流求和节点；
第二积分器，其输入端被耦接到第二电流求和节点，所述第二电流求和节点还接收来自所述边缘至尖峰域转换器的较短持续时间的尖峰；
所述多个跨导1位数模转换器包括第一跨导1位数模转换器组和第二跨导1位数模转换器组，所述第一跨导1位数模转换器组具有耦接到所述第一电流求和节点的输出端，并且所述第一跨导1位数模转换器组中选择的一些跨导1位数模转换器具有耦接到所述第一积分器的输出端的输入端，其中所述第一跨导1位数模转换器组中的至少一个跨导1位数模转换器具有通过非线性元件耦接到所述第一积分器的输出端的输入端，并且其中所述第一跨导1位数模转换器组中选择的另一个跨导1位数模转换器具有耦接到所述第二积分器的输出端的输入端；
第二跨导1位数模转换器组具有耦接到所述第二电流求和节点的输出端，其中所述第二跨导1位数模转换器组中选择的一个跨导1位数模转换器具有耦接到所述第一积分器的输出端的输入端，并且其中所述第二跨导1位数模转换器组中选择的另一个的跨导1位数模转换器具有耦接到所述第二积分器的输出端的输入端。
15.如权利要求9所述的方法，其中所述滞后量化器是可编程的并且响应于用于对所述滞后量化器编程的控制信号。
16.如权利要求9所述的方法，其中所述二阶滤波级是可编程的并且响应于用于对所述二阶滤波级编程的控制信号。
CN201280025687.3A 2011-06-02 2012-05-30 尖峰域电路及建模方法 Active CN103650350B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/151,763 US8595157B2 (en) 2011-06-02 2011-06-02 High-order time encoder based neuron circuit using a hysteresis quantizer, a one bit DAC, and a second order filter
US13/151,763 2011-06-02
PCT/US2012/040043 WO2012166821A2 (en) 2011-06-02 2012-05-30 Spike domain circuit and modeling method

Publications (2)

Publication Number Publication Date
CN103650350A true CN103650350A (zh) 2014-03-19
CN103650350B CN103650350B (zh) 2017-03-15

Family

ID=47260288

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280025687.3A Active CN103650350B (zh) 2011-06-02 2012-05-30 尖峰域电路及建模方法

Country Status (4)

Country Link
US (1) US8595157B2 (zh)
EP (1) EP2715942B1 (zh)
CN (1) CN103650350B (zh)
WO (1) WO2012166821A2 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104022863A (zh) * 2014-04-03 2014-09-03 广东工业大学 一种整数域混沌电路
CN106663220A (zh) * 2014-06-23 2017-05-10 高通股份有限公司 用于基于阈值的信号编码的异步脉冲调制
JP2017529592A (ja) * 2014-08-08 2017-10-05 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 非同期パルス変調を用いた人工ニューロンおよびスパイキングニューロン
CN107251090A (zh) * 2015-02-16 2017-10-13 Hrl实验室有限责任公司 尖峰域卷积电路
CN109714057A (zh) * 2018-12-26 2019-05-03 北京华大九天软件有限公司 一种动态的数模信号转换模型及建模方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008151137A2 (en) * 2007-06-01 2008-12-11 The Trustees Of Columbia University In The City Of New York Real-time time encoding and decoding machines
WO2009006405A1 (en) 2007-06-28 2009-01-08 The Trustees Of Columbia University In The City Of New York Multi-input multi-output time encoding and decoding machines
WO2012109407A1 (en) 2011-02-09 2012-08-16 The Trustees Of Columbia University In The City Of New York Encoding and decoding machine with recurrent neural networks
US8566265B1 (en) 2011-03-10 2013-10-22 Hrl Laboratories, Llc Combined spike domain and pulse domain signal processing
EP2592756B1 (en) 2011-11-14 2014-05-07 Telefonaktiebolaget L M Ericsson AB (Publ) Analog-to-digital converter
EP2592757B1 (en) * 2011-11-14 2017-04-26 Telefonaktiebolaget LM Ericsson (publ) Analog-to-digital converter
US11501143B2 (en) 2013-10-11 2022-11-15 Hrl Laboratories, Llc Scalable integrated circuit with synaptic electronics and CMOS integrated memristors
US9489623B1 (en) * 2013-10-15 2016-11-08 Brain Corporation Apparatus and methods for backward propagation of errors in a spiking neuron network
US9154172B1 (en) 2013-12-31 2015-10-06 Hrl Laboratories, Llc Time encoded circuits and methods and a time encoder based beamformer for use in receiving and transmitting applications
US9652711B2 (en) * 2014-03-12 2017-05-16 Qualcomm Incorporated Analog signal reconstruction and recognition via sub-threshold modulation
US9824311B1 (en) * 2014-04-23 2017-11-21 Hrl Laboratories, Llc Asynchronous pulse domain processor with adaptive circuit and reconfigurable routing
US10635971B1 (en) * 2014-12-03 2020-04-28 Hrl Laboratories, Llc Method and apparatus for proactive and reactive cognitive control using models of the anterior cingulate cortex and the neuromodulatory system
US9843339B1 (en) 2016-08-26 2017-12-12 Hrl Laboratories, Llc Asynchronous pulse domain to synchronous digital domain converter
US11100389B2 (en) * 2017-11-06 2021-08-24 Electronic Warfare Associates, Inc. Conversion of digital signals into spiking analog signals
CN108760829B (zh) * 2018-03-20 2020-12-11 天津大学 一种基于仿生嗅球模型和卷积神经网络的电子鼻识别方法
CN109255430B (zh) * 2018-07-12 2022-03-15 电子科技大学 一种神经元编码电路
CN109934338B (zh) * 2019-03-03 2024-03-19 广西师范大学 一种实现神经元模型的硬件电路
US11521125B2 (en) * 2020-01-29 2022-12-06 EMC IP Holding Company LLC Compression and decompression of telemetry data for prediction models
CN115062772B (zh) * 2022-06-10 2023-09-26 常州大学 一种简单的rc型神经元簇放电电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7403144B1 (en) * 2006-12-26 2008-07-22 Hrl Laboratories, Llc Pulse domain encoder and filter circuits
US7724168B1 (en) * 2007-10-31 2010-05-25 Hrl Laboratories, Llc Pulse domain linear programming circuit
US7822698B1 (en) * 2007-03-23 2010-10-26 Hrl Laboratories, Llc Spike domain and pulse domain non-linear processors
CN101971166A (zh) * 2008-03-14 2011-02-09 惠普开发有限公司 神经形态电路

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US77241A (en) 1868-04-28 Juan s
US5345398A (en) 1992-09-11 1994-09-06 Delco Electronics Corporation Gauge glider
US5479170A (en) 1992-10-16 1995-12-26 California Institute Of Technology Method and apparatus for long-term multi-valued storage in dynamic analog memory
DE69312425T2 (de) 1992-11-09 1998-02-12 Philips Electronics Nv Digital-/Analogwandler
US5490062A (en) * 1994-05-11 1996-02-06 The Regents Of The University Of California Real-time neural network earthquake profile predictor
US5815102A (en) 1996-06-12 1998-09-29 Audiologic, Incorporated Delta sigma pwm dac to reduce switching
US5894280A (en) 1997-02-05 1999-04-13 Vlsi Technology, Inc. Digital to analog converter offset autocalibration system in a digital synthesizer integrated circuit
US5910763A (en) * 1997-02-18 1999-06-08 Flanagan; John Area warning system for earthquakes and other natural disasters
US6087968A (en) 1997-04-16 2000-07-11 U.S. Philips Corporation Analog to digital converter comprising an asynchronous sigma delta modulator and decimating digital filter
US6111531A (en) 1997-05-30 2000-08-29 Lucent Technologies Parallel architecture for a bandpass sigma-delta modulator
US6452524B1 (en) 2001-02-08 2002-09-17 Ericsson Inc. Delta sigma converter incorporating a multiplier
US6975682B2 (en) 2001-06-12 2005-12-13 Raytheon Company Multi-bit delta-sigma analog-to-digital converter with error shaping
US6473019B1 (en) 2001-06-21 2002-10-29 Nokia Corporation Low capacitance, low kickback noise input stage of a multi-level quantizer with dithering and multi-threshold generation for a multi-bit sigma-delta modulator
WO2004039021A1 (en) 2002-10-25 2004-05-06 The Trustees Of Columbia University In The City Of New York Time encoding and decoding of a signal
US6940438B2 (en) 2004-01-28 2005-09-06 Texas Instruments Incorporated Method and circuit for reducing quantizer input/output swing in a sigma-delta modulator
US7180432B2 (en) 2004-02-27 2007-02-20 Freescale Semiconductor, Inc. Method and apparatus for complex cascade sigma-delta modulation and single-sideband analog-to-digital conversion
US7038608B1 (en) 2004-12-16 2006-05-02 Valeo Raytheon Systems, Inc. Digital to analog converter
US7277797B1 (en) * 2005-03-29 2007-10-02 Kunitsyn Viatcheslav E Prediction system and method
WO2007002770A2 (en) 2005-06-27 2007-01-04 Qualcomm Flarion Technologies, Inc. Methods and apparatus for implementing and using amplifiers for performing various amplification related operations
US7515084B1 (en) * 2007-03-22 2009-04-07 Hrl Laboratories, Llc Analog to digital converter using asynchronous pulse technology
US7996452B1 (en) * 2006-11-10 2011-08-09 Hrl Laboratories, Llc Pulse domain hadamard gates
WO2009006405A1 (en) 2007-06-28 2009-01-08 The Trustees Of Columbia University In The City Of New York Multi-input multi-output time encoding and decoding machines
US7592939B1 (en) * 2008-05-09 2009-09-22 Hrl Laboratories, Llc Digital domain to pulse domain time encoder
US20090303070A1 (en) * 2008-06-10 2009-12-10 Jie Zhang Distributed Decision Making Area Earthquake Warning System

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7403144B1 (en) * 2006-12-26 2008-07-22 Hrl Laboratories, Llc Pulse domain encoder and filter circuits
US7822698B1 (en) * 2007-03-23 2010-10-26 Hrl Laboratories, Llc Spike domain and pulse domain non-linear processors
US7724168B1 (en) * 2007-10-31 2010-05-25 Hrl Laboratories, Llc Pulse domain linear programming circuit
CN101971166A (zh) * 2008-03-14 2011-02-09 惠普开发有限公司 神经形态电路

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104022863A (zh) * 2014-04-03 2014-09-03 广东工业大学 一种整数域混沌电路
CN104022863B (zh) * 2014-04-03 2017-07-25 广东工业大学 一种整数域混沌电路
CN106663220A (zh) * 2014-06-23 2017-05-10 高通股份有限公司 用于基于阈值的信号编码的异步脉冲调制
JP2017529592A (ja) * 2014-08-08 2017-10-05 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 非同期パルス変調を用いた人工ニューロンおよびスパイキングニューロン
CN107251090A (zh) * 2015-02-16 2017-10-13 Hrl实验室有限责任公司 尖峰域卷积电路
CN107251090B (zh) * 2015-02-16 2021-05-04 Hrl实验室有限责任公司 尖峰域卷积电路
CN109714057A (zh) * 2018-12-26 2019-05-03 北京华大九天软件有限公司 一种动态的数模信号转换模型及建模方法

Also Published As

Publication number Publication date
US20120310871A1 (en) 2012-12-06
EP2715942A4 (en) 2016-07-13
WO2012166821A2 (en) 2012-12-06
EP2715942B1 (en) 2017-07-12
WO2012166821A3 (en) 2013-03-07
US8595157B2 (en) 2013-11-26
EP2715942A2 (en) 2014-04-09
CN103650350B (zh) 2017-03-15

Similar Documents

Publication Publication Date Title
CN103650350A (zh) 尖峰域电路及建模方法
Francken et al. A high-level simulation and synthesis environment for/spl Delta//spl Sigma/modulators
Koza et al. Automated synthesis of analog electrical circuits by means of genetic programming
Ruiz-Amaya et al. High-level synthesis of switched-capacitor, switched-current and continuous-time/spl Sigma//spl Delta/modulators using SIMULINK-based time-domain behavioral models
DE69919185T2 (de) Korrektur nichtlinearer ausgangsverzerrung in einen delta-sigma d/a-wandler
DE102015117580A1 (de) Schaltkondensator-Analog-Digital-Umsetzer in sehr hohem Dynamikbereich mit hoher Eingangsimpedanz für Anwendungen, die erhöhte Verzerrung und Rauschen bei hohen Eingangssignalpegeln tolerieren
CN101459411A (zh) D类放大器
DE19748272C2 (de) Bipolarer elementenmittelnder Digital-Analog-Wandler
DE602005001311T2 (de) Schaltverstärker
DE102013109172A1 (de) Verzögerungskompensation für Sigma-Delta-Modulator
Misurec et al. Schmitt trigger with controllable hysteresis using current conveyors
DE102005035225B4 (de) Linearisierungs-Schaltungsanordnung und Linearisierungs-Verfahren mit digitaler Element-Anpassung für Digital-Analog-Umsetzer
Bajdechi et al. Systematic design exploration of delta-sigma ADCs
Pavan Efficient simulation of weak nonlinearities in continuous-time oversampling converters
DE10337782B4 (de) Methode und Schaltung zur effektiven Konvertierung von PCM-in PWM-Daten
Mouton et al. Digital control of a PWM switching amplifier with global feedback
CN101317331A (zh) 具有音频应用的低噪声数字到信号间隔转换器
Koza et al. Evolution using genetic programming of a low-distortion, 96 decibel operational amplifier
Sánchez-López et al. Offset reduction on memristor emulator circuits
Koza et al. Design of a high-gain operational amplifier and other circuits by means of genetic programming
Bennett III et al. Evolution by Means of Genetic Programming of Analog Circuits that Perform Digital Functions.
JP6307532B2 (ja) 電源装置およびそれを用いた試験装置、電源電圧の供給方法
Dessouky et al. Analog design for reuse-case study: very low-voltage/spl Delta//spl Sigma/modulator
Dendouga et al. Program for the optimization of an OTA for front end electronics based on multi objective genetic algorithms
Carro et al. Circuit-level considerations for mixed-signal programmable components

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant