CN103650119B - 蚀刻蚀刻层方法和装置及提供光定时气体调制半导体处理方法 - Google Patents

蚀刻蚀刻层方法和装置及提供光定时气体调制半导体处理方法 Download PDF

Info

Publication number
CN103650119B
CN103650119B CN201280027855.2A CN201280027855A CN103650119B CN 103650119 B CN103650119 B CN 103650119B CN 201280027855 A CN201280027855 A CN 201280027855A CN 103650119 B CN103650119 B CN 103650119B
Authority
CN
China
Prior art keywords
gas
process chamber
plasma process
etching
computer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280027855.2A
Other languages
English (en)
Other versions
CN103650119A (zh
Inventor
许青
卡梅利娅·鲁苏
布赖恩·K·麦克米林
亚历山大·M·帕特森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN103650119A publication Critical patent/CN103650119A/zh
Application granted granted Critical
Publication of CN103650119B publication Critical patent/CN103650119B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H01J37/32972—Spectral analysis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

提供了用于在等离子体处理腔室中将特征蚀刻到蚀刻层中的方法。提供了光定时沉积阶段，其包括：提供沉积阶段气体流；检测所述等离子体处理腔室内沉积气体的存在；提供由所述等离子体处理腔室中的沉积阶段气体形成等离子体的RF能；以及停止所述沉积气体流入等离子体处理腔室。提供了光定时蚀刻阶段，包括：提供蚀刻气体流；检测等离子体处理腔室内蚀刻气体的存在；提供用于由等离子体处理腔室中的蚀刻气体形成等离子体的RF能；以及停止蚀刻气体流入等离子体处理腔室。

Description

蚀刻蚀刻层方法和装置及提供光定时气体调制半导体处理方法
技术领域
本发明涉及通过对蚀刻层进行蚀刻来获得半导体晶片上的结构的方法。
背景技术
在衬底上形成半导体器件时，对蚀刻层进行蚀刻。蚀刻层可以为衬底或衬底上方的层的部分。蚀刻可发生于等离子体处理腔室中。
发明内容
为了实现前述意图且依照本发明的目的，提供了在等离子体处理腔室中将特征蚀刻到蚀刻层中的方法。提供了一种光定时沉积阶段，其包括：提供沉积阶段气体流；检测等离子体处理腔室内沉积气体的存在；提供使等离子体处理腔室中的沉积阶段气体形成等离子体的RF能；以及停止沉积气体流入等离子体处理腔室。提供了光定时蚀刻阶段，其包括：提供蚀刻阶段气体流；检测等离子体处理腔室内的蚀刻气体的存在；提供用于使等离子体处理腔室中的蚀刻气体形成等离子体的RF能；以及停止蚀刻气体流入等离子体处理腔室。
在本发明的另一展现中，提供了用于在等离子体处理腔室中提供光定时气体调制半导体工艺的方法，该方法包括多次循环，其中每次循环都包括第一光定时阶段和第二光定时阶段。
在本发明的另一展现中，提供了用于蚀刻蚀刻层的装置。提供了等离子体处理腔室，其包括：腔室壁，其形成等离子体处理腔室外壳；衬底支撑件，其用于将晶片支撑在等离子体处理腔室外壳内；压力调节器，其用于调节等离子体处理腔室外壳中的压力；至少一个电极，其用于向等离子体处理腔室外壳提供功率以维持等离子体；气体入口，其用于将气体提供到等离子体处理腔室外壳中；以及气体出口，其从等离子体处理腔室外壳中排出气体。光谱仪被定位成测量来自等离子体处理腔室内的光。至少一个RF电源与至少一个电极电连接。气体源与气体入口流体连通并且包括沉积气体源和蚀刻气体源。控制器与气体源、光谱仪以及至少一个RF电源可控地连接。控制器包括至少一个处理器和计算机可读介质。计算机可读介质包括用于蚀刻蚀刻层的计算机可读代码，其包括多次循环，其中每次循环都包括：用于提供光定时沉积阶段的计算机可读代码，其包括用于提供沉积气体流的计算机可读代码、用于利用光谱仪来检测等离子体处理腔室内沉积气体的存在的计算机可读代码、用于提供使等离子体处理腔室中的沉积气体形成等离子体的RF能的计算机可读代码以及用于停止沉积气体流入等离子体处理腔室的计算机可读代码；以及用于提供光定时蚀刻阶段的计算机可读代码，其包括用于提供蚀刻气体流的计算机可读代码、用于利用光谱仪来检测等离子体处理腔室内蚀刻气体的存在的计算机可读代码、用于提供使等离子体处理腔室中的蚀刻气体形成等离子体的RF能的计算机可读代码以及用于停止蚀刻气体流入等离子体处理腔室的计算机可读代码。
下面在本发明的详细说明中且结合下面的图更详细地说明本发明的这些特征以及其它特征。
附图说明
在附图的图中通过举例的方式而不是通过限制的方式来阐述本发明，其中相似的附图标记指代相似的元件，并且其中：
图1是本发明的实施例的流程图。
图2A-D是使用本发明的工艺形成特征的示意图。
图3是可在本发明的实施例中使用的等离子体处理腔室的示意图。
图4是可在实施本发明中使用的计算机系统的示意图。
图5是光定时沉积阶段的更详细的流程图。
图6是光定时蚀刻阶段的更详细的流程图。
图7示出了气体调制过程的时序。
图8示出了根据本发明的实施例的光定时气体调制过程的时序。
具体实施方式
现在将参考如附图中所图示的本发明的几个优选实施例来详细说明本发明。在下面的说明中，为提供对本发明的全面理解，阐述了多个具体的细节。然而，本领域技术人员显而易见的是，可在不具有这些具体细节中的一些或全部的情况下来实施本发明。在其它情况下，为了避免不必要地使本发明不清晰，未对公知的工艺步骤和/或结构进行详细说明。
图1是本发明的实施例的高级流程图。在该实施例中，图案化掩模形成在衬底上的蚀刻层上方(步骤104)。蚀刻层可以为衬底的部分，诸如硅晶片的硅层，或者可以为衬底上的层，诸如电介层或导电层。衬底之上的蚀刻层被放置在等离子体处理腔室中(步骤108)。将蚀刻层进行光定时气体调制循环蚀刻(步骤112)。光定时气体调制循环蚀刻包括多次循环，其中每次循环都包括光定时层沉积阶段(步骤116)和光定时蚀刻阶段(步骤120)。然后，从等离子体处理腔室去除晶片(步骤124)。
在本发明的优选实施例中，待蚀刻特征是贯通半导体晶片的通孔(TSV)。在该实施例中，掩模是在硅晶片上图案化的光刻胶掩模(步骤104)。图2A是硅晶片208的示意性剖视图，图案化的有机掩模204已形成在硅晶片208上。诸如防反射涂层(ARC)之类的一个或多个中间图案形成层可布置在硅晶片(衬底)208和图案化的有机掩模204之间以改善掩模图案形成工艺。
衬底被放置在处理工具中(步骤108)。图3示意性地图示出依照本发明的一个实施例的可用于形成蚀刻硅晶片的工艺的等离子体处理系统300的示例。等离子体处理系统300包括等离子体反应器302，在等离子体反应器302中具有等离子体处理腔室304。通过匹配网络308调谐的等离子体电源306向位于功率窗312附近的TCP线圈310供电以在等离子体处理腔室304中产生等离子体314。TCP线圈(上方电源)310可被配置为在处理腔室304内生成均匀的扩散分布。例如，TCP线圈310可被配置为产生等离子体314中的环形功率分布。功率窗312被设置以将TCP线圈310与等离子体腔室304分离，同时允许能量从TCP线圈310传递到等离子体腔室304。通过匹配网络318调谐的晶片偏压电源316向电极320提供功率以设定由电极320支撑的晶片322上的偏压。控制器324设定用于等离子体电源306和晶片偏压电源316的点。
等离子体电源306和晶片偏压电源316可被配置为在具体射频下工作，该频率诸如例如13.56MHz、27MHz、2MHz、400kHz或其组合。可适当地设定等离子体电源306和晶片偏压电源316的尺寸以供给一定范围的功率从而实现期望的工艺性能。例如，在本发明的一个实施例中，等离子体电源306可供给范围为300瓦至10000瓦的功率，并且晶片偏压电源316可供给范围为10V至1000V的偏压。另外，TCP线圈310和/或电极320可由两个或两个以上的子线圈或子电极构成，子线圈或子电极可由单个电源供电或由多个电源供电。
如图3所示，等离子体处理系统300还包括气体源/气体供给机构330。气体源包括沉积阶段气体源332、蚀刻阶段气体源334以及任选的附加气体源336。气体源332、334和336通过诸如喷头340之类的气体入口与处理腔室304流体连接。气体入口可位于腔室304中的任意有益位置，并且可呈现为用于喷射气体的任何形式。然而，优选的是气体入口可被构造为生成“可调谐”气体喷射轮廓，这允许独立调节到达处理腔室304的多个区域的各气体流。处理气体和副产物经由压力控制阀342和泵344从腔室304中去除，压力控制阀342和泵344还用于保持等离子体处理腔室304内的特定压力。气体源/气体供给机构330由控制器324控制。LamResearch公司的2300Syndion可用于实施本发明的实施例。光学窗352添加到该装置上。光谱仪356被定位成测量通过光学窗352的来自等离子体的光。来自光谱仪356的输出被提供给控制器。
图4是示出计算机系统400的高级框图，计算机系统400适合于实现在本发明的实施例中使用的控制器324。该计算机系统可具有范围从集成电路、印刷电路板以及小型手持式设备直至超级计算机的许多物理形式。计算机系统400包括一个或多个处理器402，并且还可包括电子显示设备404(用于显示图形、文本和其它数据)、主存储器406(例如，随机存取存储器(RAM))、存储设备408(例如，硬盘驱动器)、可移除存储设备410(例如，光盘驱动器)、用户接口设备412(例如，键盘、触摸屏、小键盘、鼠标或其它指针设备等)，以及通信接口414(例如，无线网络接口)。通信接口414允许在计算机系统400和外部设备之间经由链路来传递软件和数据。系统还可包括连接有上述设备/模块的通信基础结构416(例如，通信总线、交叉杆或网络)。
经由通信接口414传递的信息可以为诸如电子信号、电磁信号、光信号或能够经由承载信号且可利用线缆或电缆、光纤、电话线、蜂窝电话链路、射频链路和/或其它通信信道实现的通信链路通过通信接口414接收的其它信号的信号形式。通过这种通信接口，可设想一个或多个处理器402可接收来自网络的信息，或者可在执行上述方法步骤的过程中将信息输出到网络。此外，本发明的方法实施例可仅在处理器上执行或者可以在诸如因特网的之类网络上结合共享部分处理的远程处理器执行。
术语“非暂态性计算机可读介质”一般用于指代诸如主存储器、辅助存储器、可移除存储装置之类的介质和诸如硬盘、闪存、盘驱动存储器、CD-ROM等存储设备以及其它形式的永久性存储器，而不应解释为涵盖诸如载波或信号的暂态性标的物。计算机代码的示例包括诸如通过编译程序生成的机器代码，以及包含通过计算机利用解释程序执行的更高级代码的文件。计算机可读介质还可以为通过以载波具体实现的计算机数据信号传输且表示能够由处理器执行的指令序列的计算机代码。
将蚀刻层进行光定时气体调制循环蚀刻(步骤112)。光定时气体调制循环蚀刻包括多次循环，其中每次循环都包括光定时层沉积阶段(步骤116)以及光定时蚀刻阶段(步骤120)。图5是光定时层沉积阶段的更详细的流程图。沉积气体流入等离子体处理腔室304(步骤504)。检测沉积气体的存在(步骤508)。提供RF以将沉积气体形成为等离子体(步骤512)。此时还可以提供诸如沉积压力之类的可瞬间切换的其它沉积参数。沉积气体的流动停止(步骤516)。图2B是在光定时沉积阶段期间已经形成沉积层212之后硅晶片208和掩模204的剖视图(步骤116)。
沉积配方的示例提供100sccm的C4F8流到等离子体压力腔室。当在等离子体处理腔室中检测到C4F8的存在时，提供100毫托的压力、200伏特的偏压以及2000瓦的RF。
图6是光定时蚀刻阶段的更详细的流程图(步骤120)。蚀刻气体流入等离子体处理腔室304中(步骤604)。检测蚀刻气体的存在(步骤608)。提供RF以将蚀刻气体形成为等离子体(步骤612)。此时还可以提供诸如蚀刻压力之类的可瞬时切换的其它蚀刻参数。蚀刻气体的流动停止(步骤616)。图2C是在形成蚀刻特征216的部分的光定时蚀刻阶段(步骤120)之后的硅晶片208和掩模204的剖视图。图2D是在蚀刻特征216几乎完全蚀刻之后硅晶片208和掩模204的剖视图。
蚀刻配方的示例提供了150sccm的SF6流至等离子体处理腔室。当在等离子体处理腔室中检测SF6的存在时，120毫托的压力、150伏特的偏压以及2300瓦的RF功率被提供给等离子体处理腔室。
本发明提供了提高的蚀刻效率，从而允许更快的蚀刻以及更高效的使用资源，减少了所需能源以及气体的浪费。为了阐明提高的蚀刻效率，图7是示出气体调制过程的曲线图。在气体调制的该示例中，沉积阶段是在蚀刻阶段之前进行的。在时点T1处，沉积阶段开始。线704示出了可几乎瞬间切换以用于沉积阶段的RF功率、压力和其它参数项的施加。线708示出了不能够几乎瞬间切换而是在相当长的时间段内切换的沉积气体的施加。线712示出了可几乎在瞬间切换以用于蚀刻阶段的RF功率、压力和其它参数项的施加。线716示出了不能够几乎在瞬间切换而是在相当长的时间段内切换的蚀刻气体的施加。因此，在图7中，沉积气体流在T2达到最大气体流的一半，以使时滞ΔD为当提供沉积RF和压力时与沉积气体流达到最大沉积气体流的一半的时点之间的时间。在示例中，沉积阶段在100ms至2秒之间，其中时滞ΔD可以从50ms至2秒，具体取决于腔室设计和气体流速。在时点T3，蚀刻阶段开始。蚀刻气体流在T4达到最大气体流的一半，以使时滞ΔE为当提供蚀刻RF和压力时与蚀刻气体流达到最大蚀刻气体流的一半的时点之间的时间。在示例中，蚀刻阶段在100ms至2秒之间，其中时滞ΔE可以从50ms至2秒。在该示例中，沉积阶段时滞ΔD不同于蚀刻阶段时滞ΔE。尽管时滞可以是机器相关的，但是时滞还取决于气体流速。对于不同工艺而言该时滞差别意味着仅使用基于所使用的机器而设定的RF中的延迟将不起作用，因为如示例中所示不同的工艺引起不同的延迟。所以，认为使用不具有光定时延迟的该示例中的方法的实际工艺具有10％至50％的低效，其中该百分比是循环中存在仅一个阶段RF的百分率或阶段气体而不是存在两个阶段RF和阶段气体的百分率。
图8示出了本发明如何提供可几乎瞬间切换的RF功率、压力和其它参数项的光定时延迟。图8是示出本发明的优选实施例中的气体调制过程的曲线图。在气体调制的该示例中，沉积阶段之前进行蚀刻阶段。在时点T1处，沉积阶段开始。线804示出了可几乎瞬间切换用于沉积阶段的RF功率、压力和其它参数项的施加。线808示出了不能够几乎瞬间切换而是在相当长的时间段内切换的沉积气体的施加。线812示出了可几乎瞬间切换以用于蚀刻阶段的RF功率、压力和其它参数项的施加。线816示出了不能够几乎瞬间切换而是在相当长的时间段内切换的蚀刻气体的施加。沉积RF功率和其它参数项的光定时延迟ΔD允许在当沉积气体流达到最大气体流的一半时的时点T2提供这些参数项。蚀刻RF功率和其它参数项的光定时延迟允许在当蚀刻气体流达到最大气体流的一半时的时点T4提供这些参数项。在该实施例中，每个阶段的结束可以延迟。在该示例中，每个阶段的结束的延迟直至下一阶段的开始。在其它实施例中，每个阶段的结束可以不延迟。通过设置延迟，当与不设延迟的工艺相比时，在沉积功率和其它参数项被提供时的时间段的较大部分期间，沉积气体存在于等离子体处理腔室中，并且在蚀刻功率和其它参数项被提供时的时间段的较大部分期间，蚀刻气体存在于等离子体处理腔室中。在该示例中，对于每个循环，用于阶段的气体以及用于阶段的诸如功率之类的其它参数项均存在于循环的80％至100％中。
在一示例中，蚀刻阶段在100ms至2秒之间，其中时滞ΔE可以从100ms至2秒。在该示例中，用于沉积阶段的时滞ΔD不同于用于蚀刻阶段的时滞ΔE。虽然时滞是机器相关的，但是时滞还可取决于气体流速。对于不同工艺而言该时滞差别意味着，使用仅基于所使用的机器而设定的RF中的延迟将不起作用，因为如示例中所示，不同的工艺引起不同的延迟。更优选地，光定时延迟在50ms至400ms之间。优选地，循环重复至少3次。更优选地，循环重复至少100次。
在本发明的一个实施例中，光检测实时地发生，当光谱仪检测到气体时，提供信号以提供RF或其它相关参数项。这种实时延迟是光学定时的，因为通过光谱仪的检测提供了提供功率切换的信号。
在本发明的另一实施例中，光检测可通过控制器记录且用于修改提供用于沉积阶段的时延以及用于蚀刻阶段的不同时延的配方。然后，在处理期间使用该时延。该配方时延是光学定时的，因为蚀刻或沉积气体的光谱仪检测用于提供配方中的延迟。
光谱仪是测量光频率从而确定气体组分的光谱仪。
在本发明的实施例中，延迟可随时间推移而变化。例如，当腔室参数随时间推移而漂移或工艺参数随时间推移而渐变，用于沉积的时滞可随时间推移而增加或减小。光定时延迟提供了导致漂移的延迟。实时光定时延迟将提供用于波动延迟的改进的补偿。
在硅晶片为蚀刻层的实施例中，硅晶片可完全蚀刻贯通以形成贯通的硅通孔。在蚀刻层为电介层的实施例中，等离子体处理腔室可以提供电容性耦合，而不是电感性耦合。在另一实施例中，蚀刻层可以为导电层。
更一般地，本发明提供了半导体工艺，其包括两个或两个以上光定时阶段的多次循环，光定时阶段诸如为光定时沉积阶段和光定时蚀刻阶段、或者光定时蚀刻阶段以及光定时蚀刻阶段、或者光定时沉积阶段和光定时沉积阶段、或者多个光定时沉积阶段以及多个光定时蚀刻阶段。该工艺提供了第一光定时阶段，随后是第二光定时阶段。在该示例中，第一光定时阶段使第一气体流入等离子体处理腔室，利用被放置成接受来自等离子体处理腔室的光的光谱仪来检测第一气体的存在，以及当检测到第一气体的存在时提供第一RF输出，并且第二光定时阶段使不同于第一气体的第二气体流入等离子体处理腔室，利用被放置成接收来自等离子体处理腔室的光的光谱仪来检测第二气体的存在，以及当检测到第二气体的存在时提供不同于第一RF输出的第二RF输出。任选地，随后是可以相同方式按不同气体或不同RF能的第三或更多个光定时阶段。优选地，该循环重复至少三次。更优选地，该循环重复至少100次。
尽管根据多个优选的实施例描述了本发明，但存在落在本发明的范围内的改动、置换以及替代的等同方案。还应当注意，存在实施本发明的方法和装置的多种可选方式。因此，希望随后的所附权利要求被解释为包含落在本发明的真正精神和范围内的所有这样的改动、置换以及替代的等同方案。

Claims (19)

1.一种在等离子体处理腔室中将特征蚀刻到蚀刻层中的方法，其包括多次循环，其中每次循环都包括：
光定时沉积阶段，其包括：
提供沉积阶段气体流；
检测所述等离子体处理腔室内的沉积气体的存在；
提供用于使所述等离子体处理腔室中的所述沉积阶段气体形成等离子体的RF能；以及
停止所述沉积气体流入所述等离子体处理腔室；以及
光定时蚀刻阶段，其包括：
提供蚀刻气体流；
检测所述等离子体处理腔室内所述蚀刻气体的存在；
提供用于使所述等离子体处理腔室中的所述蚀刻气体形成等离子体的RF能；以及
停止所述蚀刻气体流入所述等离子体处理腔室。
2.如权利要求1所述的方法，其中所述检测所述沉积气体的存在以及所述检测所述蚀刻气体的存在使用光谱仪，所述光谱仪被设置为接收来自所述等离子体处理腔室的光。
3.如权利要求2所述的方法，其中控制器接收来自所述光谱仪的输入且控制RF源。
4.如权利要求3所述的方法，其中当所述光谱仪指示所述沉积气体存在时，所述控制器实时地使所述RF源提供沉积RF功率输出。
5.如权利要求4所述的方法，其中当所述光谱仪指示所述蚀刻气体存在时，所述控制器实时地使所述RF源提供蚀刻RF功率输出。
6.如权利要求5所述的方法，其中所述沉积阶段从100ms至2秒，并且其中所述蚀刻阶段从100ms至2秒。
7.如权利要求6所述的方法，其中所述多次循环包括至少三次循环。
8.如权利要求6所述的方法，其中所述多次循环包括至少100次循环。
9.如权利要求8所述的方法，其中所述蚀刻层为硅晶片，并且其中所述特征为通孔。
10.如权利要求3所述的方法，其中所述控制器记录提供所述沉积阶段气体流的延时并且基于所记录的提供所述沉积气体流的所述延时来修改提供用于提供使所述沉积阶段气体形成等离子体的RF能的延时的配方，并且其中，所述控制器记录用于提供所述蚀刻阶段气体流的延时并且基于所记录的提供所述蚀刻气体流的所述延时来修改提供用于提供使所述蚀刻阶段气体形成等离子体的RF能的延时的配方。
11.一种在等离子体处理腔室中提供光定时气体调制半导体处理的方法，其包括多次循环，其中每次循环都包括：
第一光定时阶段；以及
第二光定时阶段。
12.如权利要求11所述的方法，其中所述第一光定时阶段使第一气体流入所述等离子体处理腔室，利用被设置为接收来自所述等离子体处理腔室的光的光谱仪来检测所述第一气体的存在，并且当检测到所述第一气体存在时提供第一RF功率输出，并且其中，所述第二光定时阶段使不同于所述第一气体的第二气体流入所述等离子体处理腔室，利用被设置为接收来自所述等离子体处理腔室的光的所述光谱仪来检测所述第二气体的存在，并且当检测到所述第二气体存在时提供不同于所述第一RF功率输出的第二RF功率输出。
13.如权利要求12所述的方法，其中控制器接收来自所述光谱仪的输入并且控制至少一个RF源。
14.如权利要求13所述的方法，其中当所述光谱仪指示所述第一气体的存在时，所述控制器实时地使所述至少一个RF源提供所述第一RF功率输出。
15.如权利要求14所述的方法，其中当所述光谱仪指示所述第二气体存在时，所述控制器实时地使所述至少一个RF源提供所述第二RF功率输出。
16.如权利要求15所述的方法，其中所述第一光定时阶段从100ms至2秒，并且其中所述第二光定时阶段从100ms至2秒。
17.如权利要求16所述的方法，其中所述多次循环包括至少100次循环。
18.一种对蚀刻层进行蚀刻的装置，其包括：
等离子体处理腔室，其包括：
腔室壁，其形成等离子体处理腔室外壳；
衬底支撑件，其用于将晶片支撑在所述等离子体处理腔室外壳内；
压力调节器，其用于调节所述等离子体处理腔室外壳中的压力；
至少一个电极，其用于向所述等离子体处理腔室外壳提供功率以维持等离子体；
气体入口，其用于将气体提供到所述等离子体处理腔室外壳中；以及
气体出口，其用于从所述等离子体处理腔室外壳中排出气体；
光谱仪，其被定位成测量来自所述等离子体处理腔室内的光；
至少一个RF电源，其与所述至少一个电极电连接；
气体源，其与所述气体入口流体连接，包括：
沉积气体源；以及
蚀刻气体源；以及
控制器，其与所述气体源、所述光谱仪和所述至少一个RF电源可控地连接，包括：
至少一个处理器；以及
计算机可读介质，其包括：
包括多次循环的用于蚀刻所述蚀刻层的计算机可读代码，其中每次循环都包括：
用于提供光定时沉积阶段的计算机可读代码，其包括：
用于提供沉积气体流的计算机可读代码；
用于利用所述光谱仪来检测所述等离子体处理腔室内的沉积气体的存在的计算机可读代码；
用于提供使所述等离子体处理腔室中的所述沉积气体形成等离子体的RF能的计算机可读代码；以及
用于停止所述沉积气体流入所述等离子体处理腔室的计算机可读代码；以及
用于提供光定时蚀刻阶段的计算机可读代码，其包括：
用于提供蚀刻气体流的计算机可读代码；
用于利用所述光谱仪来检测所述等离子体处理腔室内的蚀刻气体的存在的计算机可读代码；
用于提供使所述等离子体处理腔室中的所述蚀刻气体形成等离子体的RF能的计算机可读代码；以及
用于停止所述蚀刻气体流入所述等离子体处理腔室的计算机可读代码。
19.如权利要求18所述的装置，其中用于提供使所述沉积气体形成所述等离子体的RF能的所述计算机可读代码包括：用于当所述光谱仪指示所述沉积气体存在时实时地使所述至少一个RF源提供沉积RF功率输出的计算机可读代码，并且其中，用于提供使所述蚀刻气体形成所述等离子体的RF能的所述计算机可读代码包括用于当所述光谱仪指示所述蚀刻气体存在时实时地使所述至少一个RF源提供蚀刻RF功率输出的计算机可读代码。
CN201280027855.2A 2011-06-06 2012-05-30 蚀刻蚀刻层方法和装置及提供光定时气体调制半导体处理方法 Active CN103650119B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/154,075 2011-06-06
US13/154,075 US8440473B2 (en) 2011-06-06 2011-06-06 Use of spectrum to synchronize RF switching with gas switching during etch
PCT/US2012/039997 WO2012170249A2 (en) 2011-06-06 2012-05-30 Use of spectrum to synchronize rf switching with gas switching during etch

Publications (2)

Publication Number Publication Date
CN103650119A CN103650119A (zh) 2014-03-19
CN103650119B true CN103650119B (zh) 2016-06-08

Family

ID=47262003

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280027855.2A Active CN103650119B (zh) 2011-06-06 2012-05-30 蚀刻蚀刻层方法和装置及提供光定时气体调制半导体处理方法

Country Status (6)

Country Link
US (1) US8440473B2 (zh)
KR (1) KR101919640B1 (zh)
CN (1) CN103650119B (zh)
SG (1) SG195296A1 (zh)
TW (1) TWI605511B (zh)
WO (1) WO2012170249A2 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8283255B2 (en) * 2007-05-24 2012-10-09 Lam Research Corporation In-situ photoresist strip during plasma etching of active hard mask
US20140046475A1 (en) * 2012-08-09 2014-02-13 Applied Materials, Inc. Method and apparatus deposition process synchronization
JP6158111B2 (ja) * 2014-02-12 2017-07-05 東京エレクトロン株式会社 ガス供給方法及び半導体製造装置
US10249511B2 (en) 2014-06-27 2019-04-02 Lam Research Corporation Ceramic showerhead including central gas injector for tunable convective-diffusive gas flow in semiconductor substrate processing apparatus
US9997364B2 (en) * 2016-10-19 2018-06-12 Lam Research Corporation High aspect ratio etch
TWI658349B (zh) * 2017-06-27 2019-05-01 亞智科技股份有限公司 製程監控方法與製程監控系統
KR102475069B1 (ko) 2017-06-30 2022-12-06 삼성전자주식회사 반도체 제조 장치, 이의 동작 방법
WO2019003483A1 (ja) * 2018-01-31 2019-01-03 株式会社日立ハイテクノロジーズ プラズマ処理方法、及びプラズマ処理装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1609711A (zh) * 2003-10-21 2005-04-27 应用材料有限公司 控制蚀刻工序的精确度和再现性的方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4241045C1 (de) 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
EP0756318A1 (en) * 1995-07-24 1997-01-29 International Business Machines Corporation Method for real-time in-situ monitoring of a trench formation process
EP1357584A3 (en) 1996-08-01 2005-01-12 Surface Technology Systems Plc Method of surface treatment of semiconductor substrates
GB9616225D0 (en) 1996-08-01 1996-09-11 Surface Tech Sys Ltd Method of surface treatment of semiconductor substrates
US6417013B1 (en) 1999-01-29 2002-07-09 Plasma-Therm, Inc. Morphed processing of semiconductor devices
US6716758B1 (en) 1999-08-25 2004-04-06 Micron Technology, Inc. Aspect ratio controlled etch selectivity using time modulated DC bias voltage
US6160621A (en) * 1999-09-30 2000-12-12 Lam Research Corporation Method and apparatus for in-situ monitoring of plasma etch and deposition processes using a pulsed broadband light source
US20040157457A1 (en) * 2003-02-12 2004-08-12 Songlin Xu Methods of using polymer films to form micro-structures
US7067432B2 (en) * 2003-06-26 2006-06-27 Applied Materials, Inc. Methodology for in-situ and real-time chamber condition monitoring and process recovery during plasma processing
US7217951B2 (en) * 2003-09-23 2007-05-15 Stc@Unm Detector with tunable spectral response
US7135410B2 (en) 2003-09-26 2006-11-14 Lam Research Corporation Etch with ramping
US6950178B2 (en) * 2003-10-09 2005-09-27 Micron Technology, Inc. Method and system for monitoring plasma using optical emission spectroscopy
US7312865B2 (en) * 2004-03-31 2007-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method for in situ monitoring of chamber peeling
WO2006012297A1 (en) * 2004-06-29 2006-02-02 Unaxis Usa Inc. Method and apparatus for reducing aspect ratio dependent etching in time division multiplexed etch processes
US20060000799A1 (en) * 2004-06-30 2006-01-05 Hyun-Ho Doh Methods and apparatus for determining endpoint in a plasma processing system
JP4777717B2 (ja) * 2005-08-10 2011-09-21 東京エレクトロン株式会社 成膜方法、プラズマ処理装置および記録媒体
US7537671B2 (en) * 2006-09-29 2009-05-26 Tokyo Electron Limited Self-calibrating optical emission spectroscopy for plasma monitoring
KR20100065321A (ko) * 2007-08-07 2010-06-16 피포탈 시스템즈 코포레이션 가스의 화학적 조성을 확인하는 방법 및 장치
US7785484B2 (en) * 2007-08-20 2010-08-31 Lam Research Corporation Mask trimming with ARL etch
CN101903989B (zh) 2007-12-21 2013-04-17 朗姆研究公司 硅结构的制造和带有形貌控制的深硅蚀刻

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1609711A (zh) * 2003-10-21 2005-04-27 应用材料有限公司 控制蚀刻工序的精确度和再现性的方法

Also Published As

Publication number Publication date
US20120309198A1 (en) 2012-12-06
TW201301390A (zh) 2013-01-01
SG195296A1 (en) 2013-12-30
WO2012170249A3 (en) 2013-03-14
WO2012170249A2 (en) 2012-12-13
US8440473B2 (en) 2013-05-14
TWI605511B (zh) 2017-11-11
KR20140051211A (ko) 2014-04-30
KR101919640B1 (ko) 2018-11-16
CN103650119A (zh) 2014-03-19

Similar Documents

Publication Publication Date Title
CN103650119B (zh) 蚀刻蚀刻层方法和装置及提供光定时气体调制半导体处理方法
CN104347341A (zh) 用于蚀刻的快速气体切换
KR20140023219A (ko) 혼합된 모드 펄싱을 갖는 식각
KR102070459B1 (ko) 평활 측벽의 급속 교번 에칭 프로세스를 위한 제어된 가스 혼합
KR20140131482A (ko) 연속형 플라즈마 에칭 프로세스
KR101919641B1 (ko) 높은 에칭 레이트를 제공하기 위한 방법
KR20130036713A (ko) 펄싱된 바이어스로 에칭
TW201442108A (zh) 在原處之金屬殘餘物清潔
TWI591721B (zh) 用以提供介層窗之方法
US9607848B2 (en) Etch process with pre-etch transient conditioning
CN109216160B (zh) 边缘粗糙度减小
US9997364B2 (en) High aspect ratio etch
KR102626483B1 (ko) 반도체 프로세싱을 위한 실리콘-기반 증착
TW201413811A (zh) 用於縮小及調整溝槽／通孔臨界尺寸之方法
TW201903897A (zh) 用於半導體處理之矽基沉積

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant