CN103645769A - 低压带隙基准源电路 - Google Patents

Abstract

低压带隙基准源电路，涉及电子技术，本发明包括电流镜和第一晶体管、第二晶体管，还包括运算放大器，运算放大器的输出端接电流镜结构中的栅极连接点；运算放大器的负性输入端接第一晶体管的集电极，负性输入端还通过第一电阻接电流镜的第一输出端，电流镜的第一输出端还通过第二电阻接第一参考点；运算放大器的正性输入端接第二晶体管的集电极；正性输入端还通过第四电阻接电流镜202的第二输出端，电流镜的第二输出端还通过第五电阻接第一参考点；本发明避免了双极型晶体管自身电流增益β对最终基准电压温度稳定性的影响，同时使得基准电压可以有更大的调节范围，能够实现相对较低的电压输出。

Description

低压带隙基准源电路

技术领域

本发明涉及电子技术，特别涉及晶体管应用电子系统。

背景技术

带隙基准的产生原理是根据硅材料的带隙电压与电源电压和温度无关的特性，利用具有正温度系数(PTAT)的热电压V_T与具有负温度系数(CTAT)的晶体管基极-发射极间的电压V_BE相互叠加，来实现低温漂、高精度的基准电压，基准电压可以表示为V_REF=V_BE+KV_T，选择合适的系数K，使正负温度系数相互抵消，就可得到零温度系数的基准电压。

双极型晶体管的基极-发射极电压V_BE(NPN)，具有负温度系数。这是因为：

$\frac{{\∂V}_{\mathrm{BE}}}{\∂T}=\frac{V_T}{T}\ln \frac{I_C}{I_S}-(4+m)\frac{V_T}{T}-\frac{E_g}{{\mathrm{KT}}^2}=\frac{V_{\mathrm{BE}}-(4+m)V_T-E_g/q}{T}$

式中VT=kT/q；Eg为硅的带隙能量，其值为1.12eV左右；IS为饱和电流；m为比例系数，其值约为-1.5。

由上式可知，在室温下，当V_BE为0.7V左右时，其具有负的温度系数约为-2mV/℃。同时，必须注意一点，V_BE的温度系数本身还与温度有关。而当两个双极晶体管工作在不相等的电流密度下时，二者之间的基极-发射极电压之差与绝对温度成正比。这是因为：

$\mathrm{\Δ}{V}_{\mathrm{BE}}=V_{\mathrm{BE}1}-V_{\mathrm{BE}2}=V_T\ln \frac{n{I}_C}{I_S}-V_T\ln \frac{I_C}{m{I}_S}=V_T\ln \left(\mathrm{mn}\right)$

$\frac{\∂\mathrm{\Δ}{V}_{\mathrm{BE}}}{\∂T}=\frac{\∂V_T}{\∂T}\ln \left(\mathrm{mn}\right)=\frac{K}{q}\ln \left(\mathrm{mn}\right)$

式中，m为第二个双极型晶体管中所并联管子的个数；n为流经两个双极型晶体管集电极的电流之比。

由上式可知，ΔV_BE的温度系数即V_T的温度系数与温度或集电极电流的特性无关，在室温下约为+0.087mV/℃。

一般带隙基准电压产生电路主要由三个双极型晶体管和外围电阻网络、场效应管单元组成。其中通过场效应管得到相干电流，如：I₁=M*I₂=N*I_REF，进而通过电路的连接得到两个双极型晶体管基极-发射极电压V_BE的差值△V_BE，因为△V_BE是与温度正相关的参数，而I₁与△V_BE正相关，于是由此可得到与温度正相关的电流I_REF。又因为VBE是与温度正相关的值，于是通过将一定系数的电流I_REF叠加到VBE上，最终得到基准电压值。由于该基准电压是将一个电压叠加到三极管基极-发射极电压V_BE上，因此，该值不能低于V_BE（约0.7V），这无法满足低压低功耗设备的应用需求。另外，因为V_BE的温度系数本身与温度有关，因此最终产生的带隙基准并不能很好的做到与温度无关。

本发明所要解决的技术问题是，提供一种能够实现零温度系数、输出电压值相对较低的带隙基准电路。

本发明解决所述技术问题采用的技术方案是，低压带隙基准源电路，包括电流镜和第一晶体管、第二晶体管，还包括运算放大器，运算放大器的输出端接电流镜结构中的栅极连接点；

运算放大器的负性输入端接第一晶体管的集电极，负性输入端还通过第一电阻接电流镜的第一输出端，电流镜的第一输出端还通过第二电阻接第一参考点；

运算放大器的正性输入端接第二晶体管的集电极；正性输入端还通过第四电阻接电流镜202的第二输出端，电流镜的第二输出端还通过第五电阻接第一参考点；

第一参考点连接第一晶体管204的基极和第二晶体管206基极，第一参考点还通过第三电阻连接第二参考点，第二参考点通过第六电阻连接电压输出端V_REF，电压输出端V_REF接电流镜的第三输出端214。

本发明的有益效果是，避免了双极型晶体管自身电流增益β对最终基准电压温度稳定性的影响，同时使得基准电压可以有更大的调节范围，能够实现相对较低的电压输出。本发明中的电路使用较少的芯片实现了更加完善和稳定的功能。

以下结合附图对本发明作进一步的说明。

附图说明

图1是带隙基准的产生原理示意图。

图2是一般的带隙基准产生电路结构示意图。

图3是发明中带隙基准产生电路结构示意图。

具体实施方式

参见图1。

带隙基准使用一个正温度系数的电压V_BE和一个负温度系数的电压V_T进行相叠加获得一零温度系数的电压。

基准电压为：

V_REF=V_BE+KV_T

通过适当的选取参数K的值，就可以获得一个零温度系数的基准电流。

参见图2。

对于一般的带隙基准产生电路，通过102电流镜结构产生出彼此相关的三个电流值：I₁₀₄、I₁₀₆和I₁₀₈。三者关系通过102中三个场效应管的宽长比来确定。I₁₀₄和I₁₀₆分别流经双极型晶体管104和106。此处选择I₁₀₄=I₁₀₆。

由二极管的伏安特性可知，当其偏置电压为正向时，内部通过的电流为

$I_D=I_S*\exp \left(\frac{V_D}{V_T}\right)---\left(1\right)$

其中，I_S是二极管饱和漏电流，与二极管PN结面积成正比。V_D是二极管上加的偏压。V_T是通过V_T=K*T/q定义的热电压，其中K为玻尔兹曼常数，值为K=1.38*10^-23J/K，T是绝对温度，q为电子电荷，值为q=1.6*10^-19C。因此，流经晶体管106基极—发射极二极管106BE的电流I_106C可表示为：

$I_{106C}=I_{106S}*\exp \left(\frac{V_{106\mathrm{BE}}}{V_T}\right)---\left(2\right)$

其中I_106S为基极—发射极二极管106BE的饱和电流，V_106BE是基极—发射极二极管106BE的电压。同理，流经晶体管104的基极—发射极二极管104BE的电流I_104C可表示为：

$I_{104C}=I_{104S}*\exp \left(\frac{V_{104\mathrm{BE}}}{V_T}\right)---\left(3\right)$

其中I_104S为基极—发射极二极管104BE的饱和电流，V_104BE是基极—发射极二极管104BE的电压。电压V_104BE可表示为：

V_104BE=V_106BE-V₁₁₀  （4）

其中V₁₁₀为电阻110两端的电压。这样，方程（3）可另表示为：

$I_{104C}=I_{104S}*\exp \left(\frac{V_{106\mathrm{BE}}-V_{110}}{V_T}\right)---\left(5\right)$

已知晶体管104的基极—发射极二极管104BE的结面积是第二个晶体管106的基极—发射极二极管106BE的结面积的N倍，则电流I_104S为I_106S的N倍。方程（5）可表示为：

$I_{104C}=N*I_{106S}*\exp \left(\frac{V_{106\mathrm{BE}}-V_{110}}{V_T}\right)---\left(6\right)$

由式（2）和（6），可得如下方程：

$\frac{I_{106C}}{I_{104C}}=\frac{1}{N}*\exp \left(\frac{V_{110}}{V_T}\right)---\left(7\right)$

如图2所示，流向集电极104C的电流I_104C可表示为：

I₁₀₄=I_104C  （8）

流向集电极106C的电流I₁₀₆可表示为：

I₁₀₆=I_106C+I_106B+I_104B  （9）

因为电流I₁₀₄=I₁₀₆，再由方程（8），可得：

I_104C=I_106C+I_106B+I_104B  （10）

设β₁₀₄是晶体管104的电流增益，β₁₀₆是晶体管106的电流增益。则方程（10）可另写为

因此，

$\frac{I_{106C}}{I_{104C}}=(1-\frac{1}{{\mathrm{\β}}_{104}})/(1+\frac{1}{{\mathrm{\β}}_{106}})---\left(11\right)$

由式（7）和（11），可得：

$V_{110}=V_T*\ln [N*(1-\frac{1}{{\mathrm{\β}}_{104}})/(1+\frac{1}{{\mathrm{\β}}_{106}})]---\left(12\right)$

流经电阻110的晶体管104的发射极电流I_104E可表示为：

$I_{104E}=\frac{V_{110}}{R_{110}}=V_T*\ln [N*({\mathrm{\β}}_{106}/{\mathrm{\β}}_{104})[({\mathrm{\β}}_{104}-1)/({\mathrm{\β}}_{106}+1)\left]\right]/R_{110}---\left(13\right)$

其中R₁₁₀为电阻110的阻值。因此，集电极电流I_104C可表示为：

$\begin{array}{c}{I}_{104C}=\left(\frac{{\mathrm{\β}}_{104}}{{\mathrm{\β}}_{104}+1}\right)*I_{104E}\\ =\left(\frac{{\mathrm{\β}}_{104}}{{\mathrm{\β}}_{104}+1}\right)*V_T*\ln [N*({\mathrm{\β}}_{106}/{\mathrm{\β}}_{104})[({\mathrm{\β}}_{104}-1)/({\mathrm{\β}}_{106}+1)\left]\right]/R_{10}\end{array}---\left(14\right)$

如图2所示，带隙基准电压V_R可以表示为：

V_R=V_108BE+I₁₀₈*R₁₁₂  （15）

其中V_108BE是晶体管基极—发射极二极管108BE两端的电压，R₁₁₂是电阻112的阻值。因为电流I₁₀₄和I₁₀₈相等，并且I₁₀₄等于I_104C，式（14）代入式（15），则式（15）可另表示为：

$V_R=V_{108\mathrm{BE}}+\left(\frac{{\mathrm{\β}}_{104}}{{\mathrm{\β}}_{104}+1}\right)*V_T*\ln [N*({\mathrm{\β}}_{106}/{\mathrm{\β}}_{104})[({\mathrm{\β}}_{104}-1)/({\mathrm{\β}}_{106}+1)\left]\right]*\left(\frac{R_{112}}{R_{110}}\right)---\left(16\right)$

如果β₁₀₄和β₁₀₆的值相等并且都很大，那么式（16）可进一步写为：

$V_R=V_{108\mathrm{BE}}+V_T*\ln N*\left(\frac{R_{112}}{R_{110}}\right)---\left(17\right)$

在式（17）中，电压V_108BE具有负温度系数（-2mV/℃），然而电压V_T（V_T=K*T/q）具有正温度系数（K/q=0.0086mV/℃）。由此，可适当选择N以及电阻R₁₁₀、R₁₁₂的值来使

的值等于+2mV/℃。这样，带隙基准电压V_R可以在温度变化时保持恒定。但是在一般情况下，电流增益β₁₀₄和β₁₀₆并不能够使式（17）很好的成立。至于式（16）中的

$\left(\frac{{\mathrm{\β}}_{104}}{{\mathrm{\β}}_{104}+1}\right)*V_T*\ln [N*({\mathrm{\β}}_{106}/{\mathrm{\β}}_{104})[({\mathrm{\β}}_{104}-1)/({\mathrm{\β}}_{106}+1)\left]\right]*\left(\frac{R_{112}}{R_{110}}\right)$ 也因为β₁₀₄和β₁₀₆的原因而并不能保持恒定的温度系数，而是随着温度的变化而发生变化。因此，当β₁₀₄和β₁₀₆不是特别大时，常规的带隙基准电路100并不能提供较低温度系数的带隙基准电压V_R。

本发明采用优化电路结构，具体的说，采用两个双极型晶体管来产生PTAT电流和CTAT电流，并在双极型晶体管外围电路中实现二者按比例叠加，最后将叠加后产生的基准电流通过电阻输出，产生最终的基准电压。

参见图3。

发明中的电路针对带隙基准产生结构进行优化，采用电阻网络和两个双极型晶体管实现所需要的功能，并使用了运算放大器用来进行电压钳制，以得到所需的与温度相关的电压。下面进行详细说明。

本发明的低压带隙基准源电路包括电流镜202和第一晶体管204、第二晶体管206，其特征在于，还包括运算放大器330，运算放大器330的输出端接电流镜结构202中的栅极连接点；

运算放大器330的负性输入端接第一晶体管204的集电极，负性输入端还通过第一电阻4481接电流镜202的第一输出端2161，电流镜202的第一输出端2161还通过第二电阻3261接第一参考点；

运算放大器330的正性输入端接第二晶体管206的集电极；正性输入端还通过第四电阻4482接电流镜202的第二输出端2162，电流镜202的第二输出端2162还通过第五电阻3262接第一参考点；

第一参考点连接第一晶体管204的基极和第二晶体管206基极，第一参考点还通过第三电阻212连接第二参考点，第二参考点通过第六电阻222连接电压输出端V_REF，电压输出端V_REF接电流镜的第三输出端214。

相较于一般的带隙基准产生电路结构，本发明中的电路结构引入运算放大器（简称运放）结构，见图3中的208部分。运放的两个输入端分别连接至两个晶体管的集电极204C、206C，用来调节电流I₄和I3的比值使二者尽可能的等于电流I₂与I₁的比值。设I₂与I₁的比值为M，即有：

I₄/I₃=I₂/I₁=M  （18）

晶体管204的集电极电流I_204C等于电流I₁与电流I₃之差（I_204C=I₁-I₃），晶体管206的集电极电流I_206C等于电流I₂与电流I₄之差（I_206C=I₂-I₄）。因此，由式（18）可得：

I_206C/I_204C=I₄/I₃=I₂/I₁=M  （19）

此处晶体管204和206具有相同的电流增益β，因此：

I_206E/I_204E=I_206B/I_204B=I_206C/I_204C=I₄/I₃=I₂/I₁=M  （20）

其中I_204E、I_206E分别为晶体管204、206的发射极电流，I_204B、I_206B分别为晶体管204、206的基极电流。

如图3所示，电流I₆可表示为：

I₆=(I₃+I₄)-(I_204B+I_206B)=(1+M)*I₃-(1+M)*I_204B  （21）

因为I₅即为晶体管204的发射极电流I_204E，再由式（21）可得：

I₆/(1+M)=I₃-I_204B=I₃-(I₅-I_204C)  （22）

因此，电流I₁可表示为：

I₁=I_204C+I₃=I₅+I₆/(1+M)  （23）

亦即电流I₁可以通过M值和I₅、I₆得以确定。

设电阻210的阻值为R₂₁₀，则电流I₅可表示为：

I₅=V₂₁₀/R₂₁₀  （24）

其中V₂₁₀为电阻210两端的电压。这里选择晶体管204的基极-发射极之间的结面积为第二晶体管206基极-发射极结面积的N倍（或者第一晶体管204包含N个相互并联的与第二晶体管206基极-发射极结面积相同的晶体管），这N个晶体管的集电极可以连接到相同的端口（如：集电极204C）。与式（7）一样，可得下式：

$\frac{I_{206C}}{I_{204C}}=\frac{1}{N}*\exp \left(\frac{V_{210}}{V_T}\right)---\left(25\right)$

由式（20）、（24）和（25）可得：

$I_5=\frac{V_{210}}{R_{210}}=\frac{V_T*\ln (M*N)}{R_{210}}---\left(26\right)$

因为V_T是热电压，值为V_T=K*T/q=(0.086mV℃)*T，所以电流I₅为正温度系数电流。换言之，电流I₅会随着温度的上升而增大。

此外，设电阻212的阻值为R₂₁₂，则I₆可表示为：

I₆=V_206BE/R₂₁₂  （27）

其中V_206BE为晶体管206基极-发射极之间的电压。因为V_206BE具有负温度系数，所以电流I₆具有负温度特性。换言之，电流I₆会随着温度的上升而减小。

由式（23）、（26）、（27）可得：

$I_1=\frac{V_T*\ln (M*N)}{R_{210}}+\frac{V_{206\mathrm{BE}}}{(1+M)*R_{212}}---\left(28\right)$

因此，有：

此处可以适当选择M、N、R₂₁₀和R₂₁₂的值使与

相等，这样便使得

同样地，电流I₁可以在温度发生变化时保持恒定值，作为I₁映射值的基准信号（I_REF、V_REF）也具备相同的特性。也就是说，该电路可以产生一个带隙基准（如：基准信号I_REF、V_REF），并且基准电流I_REF可以是一个相对较小的值，因为可以适当选择电阻222的阻值使得本系统所产生的基准电压V_REF保持相对较低的值（如：低于1.2V）。

如图3所示，若MOSFET3242的宽长比W2/L2是MOSFET3241的宽长比W1/L1的N倍，这样电流I₂就是I₁的N倍。此处取N为1，即I₂与I₁是相等的。202部分中的第三个MOSFET3243用来提供基准电流I_REF。MOSFET3243的宽长比W3/L3可以选择与W1/L1相等（并不仅限于如此），这样基准电流I_REF就等于I₁。

运放330的功能是钳制端口2181的电压V₂₁₈₁和端口2182的电压V₂₁₈₂尽可能的相等，这样第二电阻3261、第五电阻3262上的电压V₃₂₆₁、V₃₂₆₂可获得较小的差值。因此可以适当选择第二电阻3261、第五电阻3262的阻值R₃₂₆₁、R₃₂₆₂使二者比值等于M（即R₃₂₆₂/R₃₂₆₁=1/M）。这样，电流I₄（I4=V₃₂₆₂/R₃₂₆₂）与I₃（I₃=V₃₂₆₁/R₃₂₆₁）之比为M。

由前文可知，电路202是可以产生镜像电流I₁、I₂和I_REF的电流镜。取M值为1，R₃₂₆₁等于R₃₂₆₂，则可设R₃₂₆₁=R₃₂₆₂=R₃₂₆。于是由式（23）可得：

$I_{\mathrm{REF}}=I_2=I_1=I_{204C}+I_3=I_5+\frac{I_6}{2}---\left(30\right)$

如图3所示，运放330的两个输入端之间会由于制作工艺、实际生产过程等过程产生一个偏移电压VOFFSET，于是有V_{350 2}=V₃₅₀₁+V_OFFSET。电压V₂₁₈₁、V₂₁₈₂分别等于V₃₅₀₁、V₃₅₀₂，因此V₂₁₈₂=V₂₁₈₁+V_OFFSET。于是由下式（31）、（32）：

V₃₂₆₁=V₂₁₈₁-V_206BE=I₃*R₃₂₆  （31）

V₃₂₆₂=V₂₁₈₂-V_206BE=V₂₁₈₁+V_OFFSET-V_206BE=I₄*R₃₂₆  （32）

电流I₃与V_OFFSET的关系可表示为：

I₃=I₄-V_OFFSET/R₃₂₆  （33）

此处，选择电压运放330端口3502的输入电压V₃₅₀₂作为当V_OFFSET发生变化时的基准。因为V_OFFSET对晶体管206的基极-发射极电压V_206BE的影响可忽略不计，因此电流I₄（I₄=（V₃₅₀₂-V_206BE）/R₃₂₆）、I₆（I₆=V_206BE/R₂₁₂）在V_OFFSET发生变化时保持恒定。由式（26）可知，电流I₅在V_OFFSET发生变化时也保持恒定，I_204C和I_204B也是如此。由前文所述可知，如果V_OFFSET等于0，那么电流I₃就等于I₄，式（30）成立。如果V_OFFSET不等于0，I₃将受到V_OFFSET的影响，有I₃=I₄-V_OFFSET/R₃₂₆，同时I₁，I₂，I_REF，I_206B以及I_206C也是如此。与此同时，电流I_204C，I₅和I₆保持恒定值。因此，式（30）可另表示为：

$I_{\mathrm{REF}}=I_2=I_1=I_{204C}+I_3=I_5+\frac{I_6}{2}-\frac{V_{\mathrm{OFFSET}}}{R_{326}}---\left(34\right)$

或者：

$I_{\mathrm{REF}}=I_5+\frac{I_6}{2}\±\frac{\left|V_{\mathrm{OFFSET}}\right|}{R_{326}}---\left(35\right)$

这样，基准电压V_REF可以表示为：

$V_{\mathrm{REF}}=I_{\mathrm{REF}}*R_{222}=(I_5+\frac{I_6}{2})*R_{222}\±\frac{\left|V_{\mathrm{OFFSET}}\right|*R_{222}}{R_{326}}---\left(36\right)$

因此，偏移电压V_OFFSET对基准电压V_REF的影响可通过|V_OFFSET|*R₂₂₂/R₃₂₆得到体现。可以通过提高R₃₂₆的阻值来降低V_OFFSET对基准电压V_REF的影响。

在电路中的208部分引入第一电阻4481和第四电阻4482来降低偏移电压V_OFFSET对基准信号V_REF的影响。选择电阻4481和4482具有相同的阻值，记为R₄₄₈，电流I_204C，I_206C，I₃以及I₄可表示为：

$I_{204C}=\frac{V_{2181}-V_{3501}}{R_{448}}---\left(37a\right)$

$I_{206C}=\frac{V_{2182}-V_{3502}}{R_{448}}---\left(37b\right)$

$I_3=\frac{V_{2181}-V_{206\mathrm{BE}}}{R_{326}}---\left(37c\right)$

$I_4=\frac{V_{2182}-V_{206\mathrm{BE}}}{R_{326}}---\left(37d\right)$

因为I₁（I₁=I_204C+I₃）与I₂（I₂=I_206C+I₄）相等，V₃₅₀₂=V₃₅₀₁+V_OFFSET，那么，有：

$\frac{V_{2181}-V_{3501}}{R_{448}}+\frac{V_{2181}-V_{206\mathrm{BE}}}{R_{326}}=\frac{V_{2182}-V_{3501}-V_{\mathrm{OFFSET}}}{R_{448}}+\frac{V_{2182}-V_{206\mathrm{BE}}}{R_{326}}---\left(38\right)$

因此，电压V₂₁₈₁、V₂₁₈₂之间的差值可表示为：

$V_{2182}-V_{2181}=\frac{V_{\mathrm{OFFSET}}*R_{326}}{R_{326}+R_{448}}---\left(39\right)$

将式（39）代入式（32），可得下式：

$V_{3262}=V_{2182}-V_{206\mathrm{BE}}=V_{2181}+\frac{V_{\mathrm{OFFSET}}*R_{326}}{R_{326}+R_{448}}-V_{206\mathrm{BE}}=I_4*R_{326}---\left(40\right)$

于是，式（36）可另表示为：

$V_{\mathrm{REF}}=(I_5+\frac{I_6}{2})*R_{222}\±\frac{\left|V_{\mathrm{OFFSET}}\right|*R_{222}}{R_{326}+R_{448}}---\left(41\right)$

即偏移电压V_OFFSET对基准信号V_REF的影响可以通过|V_OFFSET|*R₂₂₂/R₃₂₆+R₄₄₈进行表征，可以通过增加R₄₄₈的值来降低偏移电压V_OFFSET对基准信号V_REF的影响，最终实现了零温度系数、输出电压值相对较低的带隙基准电路。

Claims (1)

1.低压带隙基准源电路，包括电流镜（202）和第一晶体管（204）、第二晶体管（206），其特征在于，还包括运算放大器（330），运算放大器（330）的输出端接电流镜结构（202）中的栅极连接点；

运算放大器（330）的负性输入端接第一晶体管（204）的集电极，负性输入端还通过第一电阻（4481）接电流镜（202）的第一输出端（2161），电流镜（202）的第一输出端（2161）还通过第二电阻（3261）接第一参考点；

运算放大器（330）的正性输入端接第二晶体管（206）的集电极；正性输入端还通过第四电阻（4482）接电流镜（202）的第二输出端（2162），电流镜（202）的第二输出端（2162）还通过第五电阻（3262）接第一参考点；

第一参考点连接第一晶体管（204）的基极和第二晶体管（206）基极，第一参考点还通过第三电阻（212）连接第二参考点，第二参考点通过第六电阻（222）连接电压输出端V_REF，电压输出端V_REF接电流镜的第三输出端（214）。

Images