CN103633637A

CN103633637A - 静电放电保护电路和保护方法

Info

Publication number: CN103633637A
Application number: CN201310671309.9A
Authority: CN
Inventors: 艾瑞克·布劳恩
Original assignee: Chengdu Monolithic Power Systems Co Ltd
Current assignee: Chengdu Monolithic Power Systems Co Ltd
Priority date: 2013-01-30
Filing date: 2013-12-10
Publication date: 2014-03-12
Anticipated expiration: 2033-12-10
Also published as: CN203607843U; US20140211349A1; US8922963B2; CN103633637B

Abstract

本发明公开了一种静电放电保护电路和保护方法。该静电放电保护电路包括箝位控制电路和箝位开关管。箝位开关管具有第一端、第二端和控制端，其中第一端耦接至第一节点，第二端耦接至第二节点。箝位控制电路耦接在第一节点与第二节点之间，用于检测第一节点与第二节点之间电压的上升时间，基于该上升时间，箝位控制电路箝位控制信号提供至箝位开关管的控制端。当上升时间小于第一时间阈值时，箝位开关管导通，且箝位开关管的导通时长为第二时间阈值，其中第一时间阈值小于第二时间阈值。利用本发明的静电放电电路，可将热插拔事件与静电放电时间区分开来，避免热插拔事件引起的误触发。

Description

静电放电保护电路和保护方法

技术领域

本发明主要涉及一种电子电路，尤其但不排他地涉及静电放电保护电路和保护方法。

背景技术

通常，集成电路需要静电放电(Electrostatic Discharge,ESD)保护电路在检测到ESD事件时导通箝位器件，并保持该箝位器件导通直到静电放电事件结束。图1所示为现有的静电放电保护电路100的电路原理图。静电放电保护电路100包括箝位控制电路103和箝位开关管104。如图1所示，箝位控制电路103耦接在节点101和102之间，通过检测节点101和102之间电压信号（例如图1所示的电压V_AB）的上升时间来判断是否发生静电放电事件。一般地，静电放电事件下电压V_AB的上升时间为10ns～100ns。当检测到静电放电事件发生时，箝位控制电路103产生箝位控制信号vg将箝位开关管104导通一预设时长。由于集成电路正常上电时电压V_AB的上升时间处于微秒级，远大于静电放电事件时电压V_AB的上升时间，因此箝位控制电路103可以根据电压V_AB的上升时间将静电放电事件与正常上电事件区分开来。

在图1所示的现有技术中，当箝位控制电路103检测到电压V_AB的上升时间小于时间阈值τ1时，说明静电放电事件发生，箝位开关管104立即导通，并且箝位开关管104的导通时长等于时间阈值τ1。为保证箝位开关管104在整个静电放电事件中处于导通状态，时间阈值τ1应当足够大，通常为1μs。

然而在一些应用下，例如当有热插拔事件发生时，电压V_AB的上升时间会比较短，一般为几微秒或者甚至数百纳秒，在这种情况下箝位开关管104可能误导通，影响电路的正常工作。

发明内容

针对现有技术中的一个或多个问题，本发明的目的是提供一种静电放电保护电路和保护方法，其能将热插拔事件与静电放电事件区分开来。

为实现上述目的，本发明提供一种用于静电放电的保护电路，该静电放电保护电路包括：箝位开关管，具有第一端、第二端和控制端，其中第一端耦接至第一节点，第二端耦接至第二节点；箝位控制电路，耦接在第一节点与第二节点之间，箝位控制电路检测第一节点与第二节点之间电压的上升时间，并基于该上升时间产生箝位控制信号来控制箝位开关管的导通与关断；以及当上升时间小于第一时间阈值时，箝位开关管导通，且箝位开关管的导通时长为第二时间阈值，其中第一时间阈值小于第二时间阈值。

在本发明的又一个方面，提供一种静电放电保护方法，提供第一节点与第二节点之间的静电放电路径，该保护方法包括：将箝位开关管耦接在第一节点与第二节点之间；检测第一节点与第二节点之间电压的上升时间，并在上升时间小于第一时间阈值时导通箝位开关管；当箝位开关管的导通时长达到第二时间阈值时，将箝位开关管关断，其中第一时间阈值小于第二时间阈值。

根据本发明的实施例的静电放电保护电路和保护方法，采用第一时间阈值来检测静电放电事件，同时采用第二时间阈值控制箝位开关管的导通时长，从而避免了热插拔事件可能引起的误触发。

附图说明

为了更好地理解本发明，将根据以下附图对本发明进行详细描述：

图1是现有的静电放电保护电路100的电路原理图；

图2是根据本发明一实施例的静电放电保护电路200的电路原理图；

图3是根据本发明一实施例的箝位控制电路203的电路原理图；

图4是根据本发明一实施例的当上升时间小于第一时间阈值时，图3所示箝位控制电路203的工作波形图；

图5是根据本发明一实施例的当上升时间位于第一时间阈值与第二时间阈值之间时，箝位控制电路203的工作波形图；

图6是根据本发明一实施例的静电放电保护电路400的电路原理图；

图7是根据本发明一实施例的当上升时间小于第一时间阈值时，图6所示静电放电保护电路400的工作波形图；

图8是根据本发明一实施例的当上升时间大于第一时间阈值时，图6所示静电放电保护电路400的工作波形图；

图9是根据本发明一实施例的提供第一节点与第二节点之间放电路径的静电放电保护方法的流程图。

具体实施方式

下面将详细描述本发明的静电放电保护电路、静电放电保护方法的具体实施例，应当注意，这里描述的实施例只用于举例说明，并不用于限制本发明。在以下描述中，为了提供对本发明的透彻理解，阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是：不必采用这些特定细节来实施本发明。在其他实例中，为了避免混淆本发明，未具体描述公知的电路、材料或方法。

在整个说明书中，对“一个实施例”、“实施例”、“一个示例”或“示例”的提及意味着：结合该实施例或示例描述的特定特征、结构或特性被包含在本发明至少一个实施例中。因此，在整个说明书的各个地方出现的短语“在一个实施例中”、“在实施例中”、“一个示例”或“示例”不一定都指同一实施例或示例。此外，可以以任何适当的组合和/或子组合将特定的特征、结构或特性组合在一个或多个实施例或示例中。此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。应当理解，当称元件“连接到”或“耦接到”另一元件时，它可以是直接连接或耦接到另一元件或者可以存在中间元件。相反，当称元件“直接连接到”或“直接耦接到”另一元件时，不存在中间元件。相同的附图标记指示相同的元件。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。

本发明的实施例公开了一种改进的静电放电保护电路，该静电放电保护电路包括箝位开关管和箝位控制电路。箝位开关管具有第一端、第二端和控制端，其中其一端耦接至第一节点，第二端耦接至第二节点。箝位控制电路用于产生提供至箝位开关管控制端的箝位控制信号。箝位控制电路采用第一时间阈值τ1来检测静电放电事件，采用第二时间阈值τ2来控制箝位开关管的导通时长，其中第一时间阈值τ1为理想的静电放电事件检测阈值，例如100ns。第二时间阈值τ2一般为1μs，用于在整个静电放电事件期间保持箝位开关管导通。当第一节点与第二节点之间电压的上升时间tr小于第一时间阈值τ1，箝位开关控制信号将箝位开关管导通，并保持箝位开关管的导通时长达到第二时间阈值τ2后将钳位开关管关断。下表中分别给出了改进的静电放电保护电路与现有技术的工作原理。

对于可能发生的静电放电事件，现有的静电放电保护电路的检测范围过宽，在热插拔事件中可能会引起箝位开关管的误导通。改进的静电放电保护电路可在检测静电放电事件的同时，避免热插拔事件引起的误导通。

图2是根据本发明一实施例的静电放电保护电路200的电路原理图。静电放电保护电路200包括箝位开关管204和箝位控制电路203。当静电放电事件发生时，箝位开关管204导通，以提供节点201与节点202之间的静电放电路径。如图2所示，箝位开关管204具有第一端、第二端和控制端，其中第一端耦接至节点201，第二端耦接至节点202。在图2所示的实施例中，箝位开关管204包括NMOS晶体管。应当说明的是，箝位开关管204也可以包括本领域的普通技术人员通过阅读本发明可以想到的任意其他类型的可控开关管。在一个实施例中，箝位开关管204包括场效应晶体管FET、金属氧化物场效应晶体管MOSFET、驱动金属氧化物场效应晶体管DrMOS或双极性晶体管等。

在一个实施例中，节点201为功率电源引脚，节点202为接地引脚。本领域的技术人员应当理解，上述实施例并不是为了限制本发明的应用场合，在其它实施例中，节点201和节点202可包括其它会产生静电放电的两个引脚。为说明方便，本发明所称“上升时间”用于表示节点201和节点202之间电压的上升时间。

在图2所示的实施例中，箝位控制电路203包括静电放电判断电路210，导通时长控制电路220和逻辑控制电路230。静电放电判断电路210耦接在节点201和节点202之间，用于检测节点201与节点202之间电压的上升时间，并基于该上升时间，在其输出端产生触发信号TRG。触发信号TRG用于表示静电放电事件是否发生。在一个实施例中，当上升时间小于第一时间阈值τ1时，说明静电放电事件发生，此时触发信号TRG变为高电平。

导通时长控制电路220耦接在节点201和节点202之间，用于产生导通时长信号TON，以控制箝位开关管204的导通时长。箝位开关管204的导通时长被设定为等于第二时间阈值τ2，以彻底地释放所有的静电放电能量。

逻辑控制电路230用于产生箝位控制信号VG，以控制箝位开关管204的导通与关断。逻辑控制电路230具有第一输入端、第二输入端和输出端，其中第一输入端耦接至静电放电判断电路210的输出端以接收触发信号TRG，第二输入端耦接至导通时长控制电路220的输出端以接收导通时长信号TON。基于触发信号TRG和导通时长信号TON，逻辑控制电路230在其输出端产生箝位控制信号VG。

当节点201与节点202之间电压的上升时间小于第一时间阈值τ1时，逻辑控制电路230被触发，将箝位开关管204导通。当箝位开关管204的导通时长达到第二时间阈值τ2时，逻辑控制电路230将箝位开关管204关断。

在一个实施例中，逻辑控制电路230包括触发器。触发器具有置位端、复位端和输出端。当上升时间小于第一时间阈值τ1时，静电放电判断电路210产生的触发信号TRG为高电平，置位触发器，并将箝位开关管204导通。当箝位开关管204的导通时长达到第二时间阈值τ2时，导通时长控制电路220产生的导通时长信号TON为高电平，复位触发器，并将箝位开关管204关断。在其它实施例中，逻辑控制电路230可包括任何可实现上述功能的电路。

图3是根据本发明一实施例的箝位控制电路203的电路原理图。在图3所示的实施例中，箝位控制电路203包括第一单稳态电路310，第二单稳态电路320和触发器330。第一单稳态电路310耦接在节点201和节点202之间，用于产生触发信号TRG，以表征静电放电事件是否发生。第二单稳态电路320耦接在节点201和节点202之间，用于产生导通时长信号TON，以控制箝位开关管的导通时长。触发器330具有置位端、复位端和输出端，其中置位端耦接至第一单稳态电路310的输出端，复位端耦接至第二单稳态电路320的输出端，输出端耦接至箝位开关管的控制端。触发器330的置位端为上升沿触发，复位端为下降沿触发。基于触发信号TRG和导通时长信号TON，触发器330产生控制箝位开关管通断的箝位控制信号VG。

当上升时间小于第一时间阈值τ1，说明静电放电事件发生，第一单稳态电路310产生的触发信号TRG为脉冲信号，其中触发信号TRG的脉冲宽度为第一时间阈值τ1。当触发信号TRG的上升沿来临，触发器330置位，箝位控制信号VG变为高电平，箝位开关管导通。另一方面，由于上升时间也小于第二时间阈值τ2，第二单稳态电路320产生的导通时长信号TON为脉冲信号，且该导通时长信号TON的脉冲宽度为第二时间阈值τ2。当导通时长信号TON的下降沿来临，触发器330复位，箝位控制信号VG变为低电平，箝位开关管关断。

当上升时间大于第一时间阈值τ1且小于第二时间阈值τ2时，说明没有静电放电事件发生，第一单稳态电路310产生的触发信号TRG为低电平。尽管第二单稳态电路320产生的导通时长信号TON为具有第二时间阈值τ2的脉冲信号，箝位控制信号VG被保持为低电平，箝位开关管保持关断。

图4是根据本发明一实施例的当上升时间小于第一时间阈值时τ1图3所示箝位控制电路203的工作波形图。如图4所示，当上升时间小于第一时间阈值τ1，触发信号TRG为脉冲信号，且该脉冲信号的宽度为第一时间阈值。导通时长信号TON为脉冲信号，且其脉冲宽度为第二时间阈值τ2。箝位控制信号VG在触发信号TRG的上升沿来临时变高，在导通时长信号TON的下降沿来临时变低。

图5是根据本发明一实施例的当上升时间位于第一时间阈值τ1与第二时间阈值τ2之间时箝位控制电路203的工作波形图。如图5所示，当上升时间大于第一时间阈值τ1且小于第二时间阈值τ2时，触发信号TRG为低电平，尽管导通时长信号TON为脉冲宽度为第二时间阈值τ2的脉冲信号，箝位控制信号VG保持低电平。

图6是根据本发明另一实施例的静电放电保护电路400的电路原理图。静电放电保护电路400包括箝位控制电路403和箝位开关管404，箝位控制电路403耦接在节点201与节点202之间。箝位控制电路403包括具有输出端的第一定时器410、具有输出端的第二定时器420、具有输入端和具有输出端的反相器430以及PMOS晶体管431和NMOS晶体管432。

第一定时器410耦接在节点201与节点202之间，以设定用于静电放电检测的第一时间阈值τ1。第一定时器410包括第一电阻器411和第一电容器412。第一电阻器411具有第一端和第二端，其中第一端耦接至节点201。第一电容器412具有第一端和第二端，其中第一端耦接至第一电阻器411的第二端，第二端耦接至节点202。第一电阻器411与第一电容器432的公共节点30用作第一定时器410的输出端。

第二定时器420耦接在节点201与节点202之间，以设定用作箝位开关管404导通时长的第二时间阈值τ2。第二定时器420包括第二电容器421和第二电阻器422。第二电容器421具有第一端和第二端，其中第一端耦接至节点201。第二电阻器422具有第一端和第二端，其中第一端耦接至第二电容器的421的第二端，第二端耦接至节点202。第二电容器421与第二电阻器422的公共节点10用作第二定时器420的输出端，耦接至反相器430的输入端。

在图5所示的实施例中，第二定时器420的电路结构与第一定时器410的电路结构相似，但是它们所设定的时间阈值是不同的。第一定时器410设定的第一时间阈值τ1远小于第二定时器420设定的第二时间阈值τ2，因此，与第二定时器420相比，第一定时器410中电阻器和电容器的值要小得多。

反相器430包括互补金属氧化物半导体（Complementary Metal OxideSemiconductor，CMOS）反相器。CMOS反相器包括PMOS晶体管423和NMOS晶体管424。PMOS晶体管423具有源极端、漏极端和栅极端，其中源极端连接至节点201，栅极端连接至节点10。NMOS晶体管424具有源极端、漏极端和栅极端，其中源极端连接至节点202，栅极端连接至节点10。PMOS晶体管423的漏极端和NMOS晶体管424的漏极端耦接在一起，形成公共节点20。节点20用作反相器430的输出端。尽管在图6所示的实施例中，反相器430采用CMOS反相器，本领域的技术人员应当理解，反相器430可包括其他逻辑电路，例如非门。

在一个实施例中，第二定时器420包括电容器和电流源。电容器具有第一端和第二端，其中第一端耦接至节点201。电流源具有第一端和第二端，其中第一端耦接至电容器的第二端，第二端耦接至节点202。电流源的第一端用作第二定时器420的输出端。

继续如图6所示，PMOS晶体管431与NMOS晶体管432串联连接。PMOS晶体管431具有源极端、漏极端和栅极端，其中源极端连接至节点201，栅极端连接至第一定时器410的输出端。NMOS晶体管432具有源极端、漏极端和栅极端，其中源极端连接至节点202，栅极端连接至反相器430的输出端。PMOS晶体管431的漏极端与NMOS晶体管432的漏极端耦接在一起构成公共节点40，公共节点40耦接至箝位开关管404的控制端。下面参照附图7和附图8来详细描述箝位控制电路403的工作原理。

图7是根据本发明一实施例的当上升时间小于第一时间阈值τ1时，图6所示静电放电保护电路400的工作波形图。V_AB表示节点201与节点202之间的电压。V₃₀表示节点30的电压。V_TH表示PMOS晶体管431的阈值电压。I₄₃₁表示流过PMOS晶体管431的电流。V₄₀表示节点40的电压。

如图7所示，当静电放电事件发生，电压V_AB迅速上升到某一电压值。电压V_AB的上升时间小于第一时间阈值τ1，电压V₃₀从0开始跟随电压V_AB。PMOS晶体管431的阈值电压V_TH是恒定的，电压V_AB与阈值电压V_TH之差V_AB﹣V_TH如图7中的虚线所示。在t1时刻，电压V₃₀小于V_AB﹣V_TH，PMOS晶体管431导通，电压V₄₀随之上升至某一电压值。箝位开关管404被导通，以释放节点201与节点202之间的静电放电能量。

另一方面，当静电放电事件发生，第二定时器420与反相器430一起将节点20的电压拉低，拉低的时长为第二时间阈值τ2，在此期间，NMOS晶体管432保持关断。第二时间阈值τ2远大于PMOS晶体管431的导通时长。

在t2时刻，电压V₃₀大于V_AB﹣V_TH，PMOS晶体管431被关断。由于NMOS晶体管432在第二时间阈值τ2内不能被导通，节点40的电压V₄₀、维持不变，箝位开关管404保持导通直到第二时间阈值τ2结束。

图8是根据本发明一实施例的当上升时间大于第一时间阈值τ1时，图6所示静电放电电路400的工作波形图。如图8所示，当电压V_AB的上升时间大于第一时间阈值τ1，电压V₃₀将总是大于V_AB﹣V_TH，因此PMOS晶体管431不能导通，流过PMOS晶体管431的电流I₄₃₁基本为0。尽管电压V_AB的上升时间小于第二时间阈值τ2，节点20的电压尽力将NMOS晶体管432关断，但节点40的电压不会升高，箝位开关管404不导通。由于用以检测静电放电事件的第一时间阈值τ1（例如10ns～100ns）被设计为小于热插拔事件的上升时间，在热插拔事件中箝位开关管404的误导通被消除。

图9是根据本发明一实施例的提供第一节点与第二节点之间放电路径的静电放电保护方法的流程图。该保护方法包括步骤A～C。

步骤A：将箝位开关管耦接在第一节点与第二节点之间。

步骤B：检测第一节点与第二节点之间电压的上升时间，判断是否发生静电放电事件。当上升时间小于第一时间阈值时，将箝位开关管导通。

步骤C：当箝位开关管的导通时长达到第二时间阈值时，将箝位开关管关断。其中第一时间阈值小于第二时间阈值。

在一个实施例中，步骤B包括：当上升时间小于第一时间阈值时，产生第一脉冲信号，箝位开关管在该第一脉冲信号的上升沿导通。步骤C包括：当上升时间小于第二时间阈值时，产生第二脉冲信号，第二脉冲信号的脉冲宽度等于第二时间阈值，箝位开关管在第二脉冲信号的下降沿关断。

上述的一些特定实施例仅仅以示例性的方式对本发明进行说明，这些实施例不是完全详尽的，并不用于限定本发明的范围。对于公开的实施例进行变化和修改都是可能的，其他可行的选择性实施例和对实施例中元件的等同变化可以被本技术领域的普通技术人员所了解。本发明所公开的实施例的其他变化和修改并不超出本发明的精神和保护范围。

Claims

1.一种静电放电保护电路，包括：

箝位开关管，具有第一端、第二端和控制端，其中第一端耦接至第一节点，第二端耦接至第二节点；以及

箝位控制电路，耦接在第一节点与第二节点之间，箝位控制电路检测第一节点与第二节点之间电压的上升时间，并基于该上升时间产生箝位控制信号来控制箝位开关管的导通与关断；其中

当上升时间小于第一时间阈值时，箝位开关管导通，且箝位开关管的导通时长为第二时间阈值，其中第一时间阈值小于第二时间阈值。

2.如权利要求1所述的静电放电保护电路，其中箝位控制电路包括：

静电放电判断电路，耦接在第一节点与第二节点之间，在其输出端提供触发信号；

导通时长控制电路，耦接在第一节点与第二节点之间，在其输出端提供导通时长信号；

逻辑控制电路，具有第一输入端，第二输入端以及输出端，其中第一输入端耦接至静电放电电路的输出端以接收触发信号，第二输入端耦接至导通时长控制电路的输出端以接收导通时长信号，基于触发信号和导通时长信号，逻辑控制电路在其输出端产生箝位控制信号。

3.如权利要求2所述的静电放电保护电路，其中：

当上升时间小于第一时间阈值时，触发信号为脉冲宽度等于第一时间阈值的脉冲信号；

当上升时间小于第二时间阈值时，导通时长信号为脉冲宽度等于第二时间阈值的脉冲信号。

4.如权利要求3所述的静电放电保护电路，其中逻辑控制电路包括触发器，该触发器具有置位端，复位端和输出端，其中置位端耦接至静电放电判断电路的输出端以接收触发信号，复位端耦接至导通时长控制电路的输出端以接收导通时长信号，输出端耦接至箝位开关管的控制端以提供箝位控制信号。

5.如权利要求1所述的静电放电保护电路，其中箝位控制电路包括：

第一定时器，耦接在第一节点与第二节点之间，具有输出端；

第二定时器，耦接在第一节点与第二节点之间，具有输出端；

反相器，具有输入端和输出端，其中输入端耦接至第二定时器的输出端；

第一PMOS晶体管，具有源极端、漏极端和栅极端，其中源极端耦接至第一节点，栅极端耦接至第一定时器的输出端；以及

第一NMOS晶体管，具有源极端、漏极端和栅极端，其中源极端耦接至第二节点，栅极端耦接至反相器的输出端，漏极端耦接至第一PMOS晶体管的漏极端和箝位开关管的控制端。

6.如权利要求5所述的静电放电保护电路，其中：

第一定时器，包括分别具有第一端和第二端的第一电阻器和第一电容器，其中第一电阻器的第一端耦接至第一节点，第一电阻器的第二端耦接至第一电容器的第一端，第一电容器的第二端耦接至第二节点，且第一电阻器的第二端耦接至第一定时器的输出端；

第二定时器，包括分别具有第一端和第二端的第二电容器和第二电阻器，其中第二电容器的第一端耦接至第一节点，第二电容器的第二端耦接至第二电阻器的第一端，第二电阻器的第二端耦接至第二节点，且第二电容器的第二端耦接至第二定时器的输出端。

7.如权利要求5所述的静电放电保护电路，其中反相器包括：

第二PMOS晶体管，具有源极端、漏极端和栅极端，其中源极端耦接至第一节点，栅极端耦接至第二定时器的输出端；以及

第二NMOS晶体管，具有源极端、漏极端和栅极端，其中源极端耦接至第二节点，栅极端耦接至第二定时器的输出端，漏极端耦接至第二PMOS晶体管的漏极端和反相器的输出端。

8.如权利要求1所述的静电放电保护电路，其中第一节点用作功率电源引脚，第二节点用作接地引脚。

9.如权利要求1所述的静电放电保护电路，其中箝位开关管包括NMOS晶体管。

10.一种为第一节点与第二节点之间提供静电放电路径的静电放电保护方法，包括：

步骤A：将箝位开关管耦接在第一节点与第二节点之间；

步骤B：检测第一节点与第二节点之间电压的上升时间，并在上升时间小于第一时间阈值时导通箝位开关管；

步骤C：当箝位开关管的导通时长达到第二时间阈值时，将箝位开关管关断，其中第一时间阈值小于第二时间阈值。

11.如权利要求10所述的静电放电保护方法，其中：

步骤B包括：

当上升时间小于第一时间阈值时，产生第一脉冲信号；

在第一脉冲信号的上升沿导通箝位开关管；

步骤C包括：

当上升时间小于第二时间阈值时，产生脉冲宽度为第二时间阈值的第二脉冲信号；

在第二脉冲信号的下降沿关断箝位开关管。