CN103633009A - 浅沟槽隔离及其制造方法 - Google Patents

浅沟槽隔离及其制造方法 Download PDF

Info

Publication number
CN103633009A
CN103633009A CN201210307008.3A CN201210307008A CN103633009A CN 103633009 A CN103633009 A CN 103633009A CN 201210307008 A CN201210307008 A CN 201210307008A CN 103633009 A CN103633009 A CN 103633009A
Authority
CN
China
Prior art keywords
isolation oxide
sti
substrate
sti structure
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210307008.3A
Other languages
English (en)
Other versions
CN103633009B (zh
Inventor
钟汇才
梁擎擎
罗军
赵超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201210307008.3A priority Critical patent/CN103633009B/zh
Publication of CN103633009A publication Critical patent/CN103633009A/zh
Application granted granted Critical
Publication of CN103633009B publication Critical patent/CN103633009B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Abstract

本发明公开了一种STI结构，包括衬底以及衬底中的隔离氧化物,其特征在于：在100K温度下,隔离氧化物的线性体积膨胀系数的绝对值大于10-4/K。依照本发明的STI结构及其制造方法，采用100K的温度下线性体积膨胀系数的绝对值大于10-4/K的隔离氧化物来填充STI，大幅度提高了STI的应力，并且避免了STI内电荷聚集,提高了器件的电学性能以及可靠性。

Description

浅沟槽隔离及其制造方法
技术领域
本发明涉及一种半导体器件及其制造方法，特别是涉及一种具有巨大负／正热膨胀系数介质材料的浅沟槽隔离(STI)及其制造方法。
背景技术
随着集成电路的规模持续提高以及尺寸持续缩小，器件单元之间的绝缘隔离变得越来越重要，传统的场氧隔离因为制作工艺的限制在隔离区边缘会存在隔离氧化物减薄的“鱼嘴”效应，使得高密度、小尺寸器件的隔离性能下降。为此,业界目前多采用浅沟槽隔离(shallowtrench isolation,STI)，如图1所示，也即在有源区周围刻蚀衬底1(可为单晶体硅，或者为包括埋氧层2的绝缘体上硅(SOI))形成通常纵深比(AR)比较大的沟槽，然后在沟槽中沉积填充例如为氧化物、氮化物或氮氧化物的STI隔离材料3，通过STI隔离材料3为包围其中的有源区4提供良好的电绝缘隔离保护。常用的STI隔离材料3例如包括二氧化硅、氮化硅这些非晶态介质材料。然而这些非晶态介质材料中通常会包含较多的电荷，特别是在长时间工作以及受到辐射之后，这些积累的电荷对器件会产生不利影响，造成器件性能和可靠性降低。
此外，在器件之间填充STI隔离材料的过程中，往往需要控制材料或工艺使得STI材料产生一定的压应力或拉应力，例如在填充之后加热使得与衬底热膨胀率不同的STI产生并向沟道区施加应力(负热膨胀介质材料受热收缩产生拉应力,正热膨胀介质受热膨胀产生压应力)，期望借此来改进器件性能。然而，非晶态介质材料的STI与单晶的衬底之间由于晶格不匹配，难于将应力完整引入器件沟道区，特别是在STI填充过程中可能会在沟槽侧壁形成孔洞或空隙5，使得沟道区受到的应力减弱乃至消失。因此，这些传统材料的STI难于有效提高器件性能。
总之，在现有的STI隔离技术中，传统的非晶态STI填充材料存在寄生电荷与应力缺陷问题，难以有效提高器件性能，因此亟需一种能有效提高器件性能的新材质和新结构。
发明内容
由上所述，本发明的目的在于提供一种能有效提高器件性能的STI结构及其制造方法。
为此，本发明提供了一种STI结构，包括衬底以及衬底中的隔离氧化物，其特征在于：在100K温度下，隔离氧化物的线性体积膨胀系数的绝对值大于10-4/K。
本发明还提供了一种STI结构的制造方法，包括：提供衬底；在衬底上进行光刻/刻蚀形成浅沟槽；在衬底上以及浅沟槽中沉积隔离氧化物,其中,在100K温度下,隔离氧化物的线性体积膨胀系数的绝对值大于10-4/K；平坦化隔离氧化物直至暴露衬底。
其中,沉积隔离氧化物的温度大于器件的工作温度。其中,沉积隔离氧化物的温度大于400℃,器件的工作温度小于100℃。
其中,隔离氧化物为负热膨胀介质材料。其中,隔离氧化物为钙钛矿型氧化物。其中,隔离氧化物包括Bi0.95La0.05NiO3、BiNiO3、ZrW2O8。
其中,隔离氧化物为正热膨胀介质材料。其中,隔离氧化物为框架材料。其中,隔离氧化物包括Ag3[Co(CN)6]。
依照本发明的STI结构及其制造方法，采用100K的温度下线性体积膨胀系数的绝对值大于10-4/K的隔离氧化物来填充STI,大幅度提高了STI的应力，并且避免了STI内电荷聚集,提高了器件的电学性能以及可靠性。
附图说明
以下参照附图来详细说明本发明的技术方案，其中：
图1为现有技术的STI的剖面示意图；以及
图2至图5为依照本发明的填充有负/正热膨胀介质材料的STI的制造方法各步骤的剖面示意图。
具体实施方式
以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果,公开了能有效提高器件性能的STI结构及其制造方法。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语“第一”、“第二”、“上”、“下”等等可用于修饰各种器件结构或制造工序。这些修饰除非特别说明并非暗示所修饰器件结构或制造工序的空间、次序或层级关系。
图2至图5为依照本发明的填充有负/正热膨胀介质材料的STI的制造方法各步骤的剖面示意图。
首先,参照图2,提供衬底10。衬底10依照器件用途需要而合理选择,可包括单晶体硅(Si)、绝缘体上硅(SOI)、单晶体锗(Ge)、绝缘体上锗(GeOI)、锗硅(SiGe)、氮化镓(GaN)、砷化镓(GaAs)、锑化铟(InSb)等等半导体材料。晶片的衬底10上表面可优选采用去离子水或超声波清洗,以去除或减少表面缺陷。
其次,参照图3,在衬底10中光刻/刻蚀形成浅沟槽20。依照器件版图布局,在衬底10上旋涂光刻胶(未示出),然后采用光刻板掩模对光刻胶曝光并采用显影液显影,去除需要形成沟槽的区域上的光刻胶,以留下的光刻胶为掩模,采用等离子体刻蚀等干法刻蚀技术形成纵深比较大的浅沟槽20。刻蚀完成之后湿法去除光刻胶,并清洗晶片。
接着,参照图4,在整个晶片上沉积隔离氧化物30,完全填充浅沟槽20。其中,为了提高STI向器件沟道区施加的应力,隔离氧化物330为巨热膨胀系数(colossal thermal expansion,CTE)介质材料,也即在约100K的温度下隔离氧化物30的线性体积膨胀系数的绝对值大于10-4/K 。采用通常的工艺方法沉积形成隔离氧化物30,例如LPCVD、PECVD、HDPCVD、ALD等等。其中,隔离氧化物30的沉积温度要高于器件的工作温度,例如CMOS器件的工作温度为低于约100℃时,隔离氧化物30的沉积温度要大于约400℃,如此使得隔离氧化物30在形成后体积大幅度膨胀或大幅度缩小,从而对器件沟道区施加相应的压应力或拉应力。对于PMOS器件而言,隔离氧化物30采用巨大负热膨胀(CNTE)介质材料,也即在约100K的温度下线性体积膨胀系数小于-10-4/K,其材质例如包括钙钛矿型氧化物,例如Bi0.95La0.05NiO3、BiNiO3、ZrW2O8等等,这些材料在高温下沉积时体积将缩小而等形成之后填充STI时则因为温度降低从而发生膨胀,对STI包围的器件有源区特别是沟道区产生压应力,从而增大沟道区空穴迁移率,提高器件性能。对于NMOS而言,隔离氧化物30采用巨大正热膨胀(CPTE)介质材料,也即在约100K的温度下线性体积膨胀系数大于10-4/K,其材质可为框架材料(framework material,例如配合物等),例如Ag3[Co(CN)6]等等,这些材料在高温下沉积时体积将增大而等形成之后填充STI时则因为温度降低从而发生收缩,对STI包围的器件有源区特别是沟道区产生拉应力,从而增大沟道区电子迁移率,提高器件性能。此外,由于上述材质的晶体学特性,其内部或界面处难以积聚电荷,从而避免了积累电荷造成器件失效的问题。
最后,参照图5,采用例如CMP等平坦化工艺处理晶片表面,去除衬底10上表面多余的隔离氧化物30直至暴露衬底10,使得隔离氧化物30与衬底10上表面基本齐平或略微凹陷(例如凹陷深度小于
Figure BDA00002055739300041
最终得到的STI结构如图5所示,衬底10中具有STI的隔离氧化物30,其中隔离氧化物30为巨热膨胀系数介质材料,也即在约100K的温度下隔离氧化物30的线性体积膨胀系数的绝对值大于10-4/K。
依照本发明的STI结构及其制造方法,采用100K的温度下线性体积膨胀系数的绝对值大于10-4/K的隔离氧化物来填充STI,大幅度提高了STI的应力,并且避免了STI内电荷聚集,提高了器件的电学性能以及可靠性。
尽管已参照一个或多个示例性实施例说明本发明,本领域技术人员可以知晓无需脱离本发明范围而对器件结构做出各种合适的改变和等价方式。此外,由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此,本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例,而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。

Claims (10)

1.一种STI结构,包括衬底以及衬底中的隔离氧化物,其特征在于：在100K温度下,隔离氧化物的线性体积膨胀系数的绝对值大于10-4/K。
2.如权利要求1的STI结构,其中,隔离氧化物为负热膨胀介质材料。
3.如权利要求2的STI结构,其中,隔离氧化物为钙钛矿型氧化物。
4.如权利要求3的STI结构,其中,隔离氧化物包括Bi0.95La0.05NiO3、BiNiO3、ZrW2O8。
5.如权利要求1的STI结构,其中,隔离氧化物为正热膨胀介质材料。
6.如权利要求5的STI结构,其中,隔离氧化物为框架材料。
7.如权利要求6的STI结构,其中,隔离氧化物包括Ag3[Co(CN)6]。
8.一种STI结构的制造方法,包括：
提供衬底；
在衬底上进行光刻/刻蚀形成浅沟槽；
在衬底上以及浅沟槽中沉积隔离氧化物,其中,在100K温度下,
隔离氧化物的线性体积膨胀系数的绝对值大于10-4/K；
平坦化隔离氧化物直至暴露衬底。
9.如权利要求8的STI结构的制造方法,其中,沉积隔离氧化物的温度大于器件的工作温度。
10.如权利要求9的STI结构的制造方法,其中,沉积隔离氧化物的温度大于400℃,器件的工作温度小于100℃。
CN201210307008.3A 2012-08-24 2012-08-24 浅沟槽隔离及其制造方法 Active CN103633009B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210307008.3A CN103633009B (zh) 2012-08-24 2012-08-24 浅沟槽隔离及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210307008.3A CN103633009B (zh) 2012-08-24 2012-08-24 浅沟槽隔离及其制造方法

Publications (2)

Publication Number Publication Date
CN103633009A true CN103633009A (zh) 2014-03-12
CN103633009B CN103633009B (zh) 2016-12-28

Family

ID=50213894

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210307008.3A Active CN103633009B (zh) 2012-08-24 2012-08-24 浅沟槽隔离及其制造方法

Country Status (1)

Country Link
CN (1) CN103633009B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020164840A1 (en) * 2001-05-01 2002-11-07 Industrial Technology Research Institute Method for forming a wafer level package incorporating a multiplicity of elastomeric blocks and package formed
US20090001591A1 (en) * 2007-06-29 2009-01-01 Michael Haverty Reducing resistivity in metal interconnects by compressive straining
CN103545211A (zh) * 2012-07-13 2014-01-29 中国科学院微电子研究所 半导体器件制造方法
CN103545241A (zh) * 2012-07-13 2014-01-29 中国科学院微电子研究所 浅沟槽隔离制造方法
CN103578991A (zh) * 2012-07-24 2014-02-12 中国科学院微电子研究所 半导体器件制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020164840A1 (en) * 2001-05-01 2002-11-07 Industrial Technology Research Institute Method for forming a wafer level package incorporating a multiplicity of elastomeric blocks and package formed
US20090001591A1 (en) * 2007-06-29 2009-01-01 Michael Haverty Reducing resistivity in metal interconnects by compressive straining
CN103545211A (zh) * 2012-07-13 2014-01-29 中国科学院微电子研究所 半导体器件制造方法
CN103545241A (zh) * 2012-07-13 2014-01-29 中国科学院微电子研究所 浅沟槽隔离制造方法
CN103578991A (zh) * 2012-07-24 2014-02-12 中国科学院微电子研究所 半导体器件制造方法

Also Published As

Publication number Publication date
CN103633009B (zh) 2016-12-28

Similar Documents

Publication Publication Date Title
JP5199230B2 (ja) 集積回路構造及びその製造方法
TWI487107B (zh) 用於半導體電晶體之垂直鰭狀結構及其製造方法
US10170475B2 (en) Silicon-on-nothing transistor semiconductor structure with channel epitaxial silicon region
US8748983B2 (en) Embedded source/drain MOS transistor
US6350662B1 (en) Method to reduce defects in shallow trench isolations by post liner anneal
US7544548B2 (en) Trench liner for DSO integration
US9620507B2 (en) Silicon-on-nothing transistor semiconductor structure with channel epitaxial silicon-germanium region
US7402477B2 (en) Method of making a multiple crystal orientation semiconductor device
TW201946221A (zh) 用於形成薄的絕緣體上半導體基板的方法
CN103367394B (zh) 半导体器件及其制造方法
US8872305B2 (en) Integrated circuit structure having air-gap trench isolation and related design structure
US8829642B2 (en) Semiconductor device and method for manufacturing the same
CN101093847A (zh) 半导体器件及其制造方法
US8877600B2 (en) Method for manufacturing a hybrid SOI/bulk semiconductor wafer
CN102790005B (zh) 一种选择性刻蚀制备全隔离混合晶向soi的方法
CN103258742A (zh) 晶体管的形成方法
US8269307B2 (en) Shallow trench isolation structure and method for forming the same
CN103633009A (zh) 浅沟槽隔离及其制造方法
CN104022152A (zh) 带有压应变薄膜应变源的双栅p沟道MOSFET及制备方法
US20050009292A1 (en) Method for forming isolation layer of semiconductor device
CN102437158B (zh) Cmos半导体器件及其制造方法
CN111933569A (zh) 一种半导体器件及其形成方法
CN106257646B (zh) 嵌入pip电容的cmos制作方法
CN103367395B (zh) 半导体器件及其制造方法
US8932942B2 (en) Method of forming an electrical contact between a support wafer and the surface of a top silicon layer of a silicon-on-insulator wafer and an electrical device including such an electrical contact

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant