CN103620706A - 减少偏移的电阻电路 - Google Patents

减少偏移的电阻电路 Download PDF

Info

Publication number
CN103620706A
CN103620706A CN201280029846.7A CN201280029846A CN103620706A CN 103620706 A CN103620706 A CN 103620706A CN 201280029846 A CN201280029846 A CN 201280029846A CN 103620706 A CN103620706 A CN 103620706A
Authority
CN
China
Prior art keywords
resistor
knot
face
type
segment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201280029846.7A
Other languages
English (en)
Inventor
林毅竟
D·麦克卡特内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Domosys Corp
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN103620706A publication Critical patent/CN103620706A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0802—Resistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

电阻器段可以放置在集成电路的空间区中。电阻器段与导体之间形成的面结可以放置在多个位置处，以使得每个面结具有一个相同类型的配对对应物，所述配对对应物被间隔开以便形成相应的相同面结类型质心(即，几何中心)。不同面结类型质心可以大致上重合，这意味着这些质心大致上重叠。用这种方式，由一对面结产生的面结电压(或偏移电压)可以抵消由所述电阻电路中的另一对面结产生的面结电压。

Description

减少偏移的电阻电路
相关申请的交叉引用：
本申请要求2011年6月17日提交的临时申请序列号61/498,244所提供的优先权权益。
背景
本发明涉及用于减少可在集成电路中出现的电压偏移的技术，并且明确来说涉及可在这类集成电路内的半导体电阻器中出现的那些电压偏移。
在半导体电阻器中，电压偏移是在金属与半导体材料之间的面结处产生的电压。电压偏移导致集成电路以不理想的方式工作。虽然电气工程师通常根据以下方程来对电阻器进行建模：V=I*R，其中V表示电阻器两端的驱动电压，I表示通过所述电阻器的电流，并且R表示构成所述电阻器的材料的电阻，但实际上电阻器可能是按V＝I*R+ΣVOFFi来工作，其中VOFFi表示由所述电阻器内各种金属与半导体面结所诱导的电压。在要求高精度操作的应用中，电压偏移导致精度的损失。
电压偏移出现在如放大器的其它电路系统中。减少电压偏移的各种技术被用于这类系统中，如斩波稳定器和自动调零电路，然而，这类技术不能应对所有的偏移现象。举例来说，斩波稳定器通过调制偏移电压并且在低通滤波器中对其进行抑制来减少放大器中产生的偏移电压。虽然斩波稳定器有效地减少了放大器中产生的偏移电压，但是它们不能减少由其它电路元件产生的偏移电压。本发明着重于减少由电阻器结构产生的偏移电压，所述电阻器结构具有由半导体材料制成的电阻体和由导电材料制成的端子。
图1是产生不合需要的偏移电压的典型多晶硅电阻器100的横截面。金属轨道110(例如，铝或铜)附接至触点材料120(例如，TiSi2)。触点材料120附接至多晶硅薄膜130。根据塞贝克效应(Seebeckeffect)，当两种不同导电材料在一个面结处接触时产生电压电位。这个电位随着接触材料而变化并且与温度成比例(对于小的温度范围来说，变化关系是近似线性的)。导电材料之间的面结被称为热电偶。对于图1中的多晶硅电阻器100来说，在多晶硅电阻器100的每个面结处存在两个这类热电偶140。热电偶140处于(a)金属轨道110与触点材料120之间并且处于(b)触点材料120与多晶硅薄膜130之间。
如果在多晶硅电阻器100的金属轨道110之间存在温差，那么可以观察到电压电位(或偏移电压)。换句话说，电阻器在这种状况下成为了“热电偶”。金属-硅面结中所产生的电压电位的典型值是近似400μV/℃。在这类情况下，多晶硅电阻器100两端仅仅0.01℃的温差将在金属轨道110之间产生几μV的电位差。现代电路应用常常需要将偏移减少至0.01μV。当电路耗散大量功率从而在电阻器两端诱导更大温差时，情况会更加严重。因此，对于考虑到电阻器两端的温度变化的偏移减少技术存在需求。
附图说明
图1示出产生不合需要的偏移电压的多晶硅电阻器结构。
图2示出根据本发明的一个实施方案的电阻器结构。
图3是图2的电阻器的电路模型。
图4示出根据本发明的另一个实施方案的电阻器结构。
图5是图4的电阻器的电路模型。
图6示出根据本发明的另一个实施方案的电阻器结构。
具体实施方式
本发明的实施方案提供用于电阻器的集成电路结构，所述集成电路结构最大限度地减少典型半导体电阻电路中的材料面结处发生的偏移电压。本发明可以包括可经由金属导体来互连的至少两个电阻器段。电阻器段可以放置在集成电路的空间区中。电阻器段与导体之间形成的面结可以放置在多个位置处，以使得每个面结具有相同类型(即，电流流动方向类型)的配对对应物，所述对应物被间隔开以便形成相应的相同面结类型质心(即，几何中心)。不同面结类型质心可以大致上重合，这意味着质心大致上重叠。用这种方式，由一对面结产生的面结电压(或偏移电压)可以抵消由所述电阻电路中的另一对面结产生的面结电压。
另外，因为配对面结的质心大致上重合，所以面结电压可能随着温度以相等但是相反的方式来变化。因此，抵消效应应当持续存在，甚至在温度变化时也如此。
本发明的原理可以应用于具有由半导体材料制成的电阻体的任何电阻器结构。举例来说，本发明的电阻器段可以是多晶硅电阻器、N型或P型扩散电阻器或N型或P型阱电阻器。这些实施方案的电阻器段是与金属导体耦合。然而，可以使用其它导电材料来代替金属。此外，电阻器段可以用作连接焊盘，例如接合焊盘。
图2示出根据本发明的一个实施方案的电阻器200的布局。电阻器200可以包括两个电阻器段210、220和三个导体230、240、250。前两个导体230、240(展示为“轨道”)可以在面结处耦合至相应电阻器段210、220。轨道230、240可以为电阻器200提供输入/输出端子。轨道230、240与电阻器段210、220之间的每个结合部形成一个面结(即，热电偶)，对于轨道230来说大体展示为TCA，并且对于轨道240来说大体展示为TCD。第三导体250可以将电阻器段210、220的第二末端彼此连接。第三导体250与电阻器段210、220之间的每个结合部形成一个面结，对于导体250来说大体分别展示为TCB和TCC。每个面结产生一个电压，图3中进一步讨论。
电阻器段210、220可以放置在集成电路的空间区中。如图2中所示，电阻器段210、220与导体230、240、250之间形成的每个面结可以放置在围绕电阻器200的质心(展示为CRT)的一个位置处。质心可以作为电阻器200的几何中心来提供。在一个实施方案中，质心可以定义为面结TCA、TCB、TCC和TCD的x-y坐标的平均值。此外，每个面结可以包括多个触点，例如平行长方形触点，并且由此，每个面结还可以包括中心位置。因此，质心可以相对于每个面结的中心位置来提供。
每个面结可以与相似类型(即，N型或P型)对应物配对，其中这对面结形成这种面结类型的一个质心。面结类型可以基于穿过电阻器段的电流流动方向来分类。举例来说，具有从金属部分到电阻器的电流流动的面结可以归类为第一类型的面结，并且具有从电阻器到金属部分的电流流动的另一个面结可以归类为第二类型的面结。此外，每个面结和其配对对应物可以共同距离与电阻器质心间隔开。例如，面结TCA和TCC相对于电阻器质心来对称地布置并且可以归类为第一类型的面结，JMR(具有金属至电阻器电流流动的面结)。类似地，面结TCB和TCD相对于质心来对称地布置并且可以归类为第二类型的面结，JRM(具有电阻器至金属电流流动的面结)。配对面结可以具有彼此相反的极性。因此，与配对面结TCA和TCC相关联的面结电压可能抵消电阻器200中与配对面结TCB和TCD相关联的面结电压。
此外，电阻器200可以用作连接至焊盘的电阻器。举例来说，导体230、240、250可以连接至导电接合焊盘。
图3是图2中描述的电阻器300的实施方案的电气模型。所述模型包括两个电阻器段310、320和三个导体330、340、350。图3中的面结TCA、TCB、TCC和TCD建模为电压Va、Vb、Vc和Vd。电压Va–Vd表示每个相应热电偶处的总热电位。这些电压可以基于温度而变化。
在轨道330与340之间出现的总热电位(或偏移电压)Vtot为
Vtot=Va–Vb+Vc–Vd  方程(1.)
因此，只要满足以下条件，就可抵消电阻电路300的热电位(或偏移电压)：
Va+Vc=Vb+Vd  方程(2.)
在图3中所示的当前实施方案中，面结对TCA、TCC和TCB、TCD围绕电阻器300的质心来对称地布置。因此，假定每个电阻器段310、320两端的热梯度是线性的，那么每个面结处的温度满足以下方程：
TEMPTCa+TEMPTCc=TEMPTCb+TEMPTCd  方程(3.)
其中TEMPTCa是TCA处的温度，TEMPTCb是TCB处的温度，TEMPTCc是TCC处的温度，并且TEMPTCd是TCD处的温度。
因为热电位与温度成线性变化关系，所以总热电位(或偏移电压)Vtot应为：
Va–Vb+Vc–Vd=K*(TEMPTCa+TEMPTCc-TEMPTCb-TEMPTCd)  方程(4.)
其中K是与形成面结的导电材料相关的常数。另外，当TEMPTCa+TEMPTCc=TEMPTCb+TEMPTCd时，总热电位(或偏移电压)变成零。
图4示出根据本发明的另一个实施方案的减少偏移的电阻电路的布局。在这个实施方案中，电阻器400可以包括四个电阻器段410、420、430、440和五个导体450、460、470、480、490。前两个导体450、460(展示为“轨道”)可以在面结处耦合至相应电阻器段410、440。轨道450、460可以为电阻器400提供输入/输出端子。轨道450、460与电阻器段410、440之间的每个结合部形成一个面结，对于轨道450来说大体展示为TCA并且对于轨道460来说大体展示为TCG。
中间导体470、480、490可以连接电阻器段410、420、430、440。中间导体470、480、490和电阻器段410、420、430、440可以形成从轨道450到轨道460的导电通路。导体470可以连接电阻器段410和420，导体480可以连接电阻器段420和430，并且导体490可以连接电阻器段430和440。导体470、480、490与电阻器段410、420、430、440之间的每个结合部形成一个面结。导体470与电阻器段410之间的面结展示为TCB，导体480与电阻器段420之间的面结展示为TCC，等等。
电阻器段410、420、430、440可以放置在集成电路的空间区中。如图4中所示，电阻器段410、420、430、440与导体450、460、470、480，490之间形成的每个面结TCA-TCH可以放置在围绕电阻器400的质心的一个位置处。每个面结可以与相似类型(即，N型或P型)对应物配对，其中这对面结形成这种面结类型的一个质心。此外，每个面结和其配对对应物可以共同距离与电阻器质心间隔开。例如，面结TCA和TCH相对于电阻器质心来对称地布置，面结TCB和TCG相对于电阻器质心来对称地布置，等等。配对面结可以具有彼此相反的极性。因此，类似于图2中所示的实施方案，图4中的配对面结电压可能在电阻电路400中彼此抵消。
图5是图4中描述的电阻电路500的实施方案的电气模型。这个模型示出四个电阻器段510、520、530、540和五个导体550、560、570、580、590。面结TCA–TCH建模为电压Va–Vh。电压Va–Vh表示每个相应面结处的总热电位。这些电压可以基于温度而变化。
在轨道550和560之间出现的总热电位(或偏移电压)Vtot为：
Vtot=Va–Vb+Vc–Vd+Ve–Vf+Vg–Vh  方程(5.)
如以上图2和3的讨论中所描述，图5中所示的实施方案中的热梯度预期在围绕质心以共同位置定位的电阻器段内是类似的–这意味着电阻器段520中的效应可能类似于电阻器段530中的那些效应，并且电阻器段510中的效应可能类似于电阻器段540中的那些效应。扩展来说，面结TCA–TCH中每一个的热效应可能类似于对应面结的那些热效应(例如，TCA应类似于TCH，TCB应类似于TCG，等等)。因此，面结之间的电压可能在很大程度上得以抵消。
在另一个实施方案中，电阻器可以用于由产生热的有源和无源装置构成的集成电路系统中。在这样一种实施方案中，将配对面结围绕系统的热质心对称地分布可以有利于实现偏移电压抵消。在这种情况下，系统的质心可以不同于电阻器的质心。
在图6中展示的另一个实施方案中，根据先前实施方案的两个电阻电路610、620可以在集成电路上以类似的方式并且彼此紧邻地布置。在这样一种实施方案中，根据本发明的原理减少每个单独电阻电路的电压偏移将会减少两个电阻电路之间产生的总电压偏移。明确来说，因为两个电阻电路610、620彼此紧邻地布置，所以电阻电路610、620中每一个的对应成对面结将经历类似的热效应。根据这样一种实施方案，两个电阻电路610、620之间的电压差将会减少，因此两个电阻电路之间产生的电压偏移将会减少。图6实施方案可以尤其适用于差分信号，其中两个电阻电路610、620可以减少差分信号的正部与负部之间产生的偏移电压。
前述实施方案中的电阻器段以大体线性段形式来示出，然而本发明的原理不限于此。本发明的原理可以适应任何其它的几何形状–如圆弧或肘状–只要存在围绕共同质心对称地布置并且串联连接的偶数个金属-硅面结即可。以这样一种方式布置金属-硅面结最大限度地减少了由于塞贝克效应而由金属-硅面结产生的电压。
虽然前述讨论暗示出会发生电压的完全抵消，但是这些只代表理想的情况。当电阻器被制造在集成电路中时，不可能发生完全抵消。在制造电阻器时，它们不可能恰好如图3和5中所示的电路模型中所描述来工作。举例来说，热梯度不可能是完全线性的，而可能发生小的装置错配。然而，图2至6中所示的布置可极大地减少由这类电阻器产生的总偏移电压。
本文中明确地说明且/或描述了本发明的一些实施方案。然而，应了解的是，本发明的修改和变化是由以上教义所涵盖并且在附加权利要求书的范围内而不脱离本发明的精神和预期范围。

Claims (61)

1.一种电阻电路，其包括：
第一电阻器段和第二电阻器段，每一段都具有第一末端和第二末端，
第一导体，其耦合至所述第一段的所述第一末端从而形成第一面结；
第二导体，其耦合至所述第二段的所述第一末端从而形成第二面结；以及
第三导体，其耦合至两个电阻器段的所述第二末端，从而形成相对于所述第一电阻器段的第三面结和相对于所述第二电阻器段的第四面结；
其中第一类型的面结形成的第一质心，所述第一质心与由第二类型的面结所形成的第二质心大致上重合。
2.如权利要求1所述的电阻电路，其中所述第一类型的面结包括所述第一面结和第四面结，并且所述第二类型的面结包括所述第二面结和第三面结。
3.如权利要求1所述的电阻电路，其中所述第一类型的面结包括具有从金属到电阻器的电流流动的面结，并且所述第二类型的面结包括具有从电阻器到金属的电流流动的面结。
4.如权利要求1所述的电阻电路，其中每个面结包括多个平行触点。
5.如权利要求1所述的电阻电路，其中至少一个导体耦合至导电结合焊盘。
6.如权利要求1所述的电阻电路，其中所述电阻器段由半导体材料制成。
7.如权利要求1所述的电阻电路，其中所述电阻器段是多晶硅电阻器。
8.如权利要求1所述的电阻电路，其中所述电阻器段是N型扩散电阻器。
9.如权利要求1所述的电阻电路，其中所述电阻器段是P型扩散电阻器。
10.如权利要求1所述的电阻电路，其中所述电阻器段是N型阱电阻器。
11.如权利要求1所述的电阻电路，其中所述电阻器段是P型阱电阻器。
12.如权利要求1所述的电阻电路，其中所述电阻器段具有线性形状。
13.如权利要求1所述的电阻电路，其中所述电阻器段具有弧形形状。
14.如权利要求1所述的电阻电路，其中所述电阻器段具有肘状形状。
15.如权利要求1所述的电阻电路，其中所述导体由金属制成。
16.如权利要求1所述的电阻电路，其中所述电阻器段被安置于集成电路中。
17.一种电阻电路，其包括：
第一电阻器段和第二电阻器段，
第一导体和第二导体，其在面结处耦合至相应电阻器段，以及
第三导体，其在面结处耦合至所述电阻器段的其他末端，
其中不同类型的对应成对面结定位于对称位置处，从而形成大致上彼此重合的相应面结类型质心。
18.如权利要求17所述的电阻电路，其中所述面结类型基于电流流动方向来归类。
19.如权利要求17所述的电阻电路，其中所述电阻器段由半导体材料制成。
20.如权利要求17所述的电阻电路，其中所述电阻器段是多晶硅电阻器。
21.如权利要求17所述的电阻电路，其中所述电阻器段是N型扩散电阻器。
22.如权利要求17所述的电阻电路，其中所述电阻器段是P型扩散电阻器。
23.如权利要求17所述的电阻电路，其中所述电阻器段是N型阱电阻器。
24.如权利要求17所述的电阻电路，其中所述电阻器段是P型阱电阻器。
25.如权利要求17所述的电阻电路，其中所述电阻器段具有线性形状。
26.如权利要求17所述的电阻电路，其中所述电阻器段具有弧形形状。
27.如权利要求17所述的电阻电路，其中所述电阻器段具有肘状形状。
28.如权利要求17所述的电阻电路，其中所述导体由金属制成。
29.一种电阻电路，其包括：
多个电阻器段，其安置于集成电路中，所述电阻器段在多个面结处耦合至导体，
其中成对面结遍布于所述集成电路中的多个位置处从而形成每个类型的相应面结质心，其中所述质心大致上重合。
30.如权利要求29所述的电阻电路，其中根据电流定向，面结中的至少两对是不同的面结类型。
31.如权利要求29所述的电阻电路，其中所述电阻器段由半导体材料制成。
32.如权利要求29所述的电阻电路，其中所述电阻器段是多晶硅电阻器。
33.如权利要求29所述的电阻电路，其中所述电阻器段是N型扩散电阻器。
34.如权利要求29所述的电阻电路，其中所述电阻器段是P型扩散电阻器。
35.如权利要求29所述的电阻电路，其中所述电阻器段是N型阱电阻器。
36.如权利要求29所述的电阻电路，其中所述电阻器段是P型阱电阻器。
37.如权利要求29所述的电阻电路，其中所述电阻器段具有线性形状。
38.如权利要求29所述的电阻电路，其中所述电阻器段具有弧形形状。
39.如权利要求29所述的电阻电路，其中所述电阻器段具有肘状形状。
40.如权利要求29所述的电阻电路，其中所述导体由金属制成。
41.如权利要求29所述的电阻电路，其中所述成对面结相对于所述电阻器段的质心而定位于对称位置处。
42.如权利要求29所述的电阻电路，其中所述成对面结相对于所述集成电路的热质心而定位于对称位置处。
43.一种用于集成电路的设备，其包括：
多个半导体段，其经由金属导体来互连，单个段与导体之间的连接形成相应面结，
其中第一类型的面结形成的第一类型质心，所述第一类型质心与由第二类型的面结所形成的第二类型质心大致上重合。
44.如权利要求43所述的设备，其中所述段是多晶硅电阻器。
45.如权利要求43所述的设备，其中所述段是N型扩散电阻器。
46.如权利要求43所述的设备，其中所述段是P型扩散电阻器。
47.如权利要求43所述的设备，其中所述段是N型阱电阻器。
48.如权利要求43所述的设备，其中所述段是P型阱电阻器。
49.如权利要求43所述的设备，其中所述段具有线性形状。
50.如权利要求43所述的设备，其中所述段具有弧形形状。
51.如权利要求43所述的设备，其中所述段具有肘状形状。
52.一种用于集成电路的设备，其包括：
两个电阻电路，其在所述集成电路上以类似的方式布置并且彼此紧邻地定位，
第一电阻电路，其包括：
多个半导体段，其经由金属导体来互连，单个段与导体之间的连接形成相应面结，
其中第一类型的面结形成的第一类型质心，所述第一类型质心与由第二类型的面结所形成的第二类型质心大致上重合，
第二电阻电路，其包括：
多个半导体段，其经由金属导体来互连，单个段与导体之间的连接形成相应面结，
其中第一类型的面结形成的第一类型质心，所述第一类型质心与由第二类型的面结所形成的第二类型质心大致上重合。
53.如权利要求52所述的设备，其中所述段是多晶硅电阻器。
54.如权利要求52所述的设备，其中所述段是N型扩散电阻器。
55.如权利要求52所述的设备，其中所述段是P型扩散电阻器。
56.如权利要求52所述的设备，其中所述段是N型阱电阻器。
57.如权利要求52所述的设备，其中所述段是P型阱电阻器。
58.如权利要求52所述的设备，其中所述段具有线性形状。
59.如权利要求52所述的设备，其中所述段具有弧形形状。
60.如权利要求52所述的设备，其中所述段具有肘状形状。
61.如权利要求52所述的设备，其中所述设备被配置来接收差分信号。
CN201280029846.7A 2011-06-17 2012-06-14 减少偏移的电阻电路 Pending CN103620706A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161498244P 2011-06-17 2011-06-17
US61/498,244 2011-06-17
PCT/US2012/042479 WO2012174252A1 (en) 2011-06-17 2012-06-14 Offset reducing resistor circuit

Publications (1)

Publication Number Publication Date
CN103620706A true CN103620706A (zh) 2014-03-05

Family

ID=47353025

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280029846.7A Pending CN103620706A (zh) 2011-06-17 2012-06-14 减少偏移的电阻电路

Country Status (4)

Country Link
US (1) US20120319241A1 (zh)
CN (1) CN103620706A (zh)
DE (1) DE112012002504T5 (zh)
WO (1) WO2012174252A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101896412B1 (ko) * 2011-08-01 2018-09-07 페어차일드코리아반도체 주식회사 폴리 실리콘 저항, 이를 포함하는 기준 전압 회로, 및 폴리 실리콘 저항 제조 방법
US8872689B2 (en) 2013-03-15 2014-10-28 Infineon Technologies Ag Circuit arrangement and method for operating an analog-to-digital converter
US10014364B1 (en) * 2017-03-16 2018-07-03 Globalfoundries Inc. On-chip resistors with a tunable temperature coefficient of resistance

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4560583A (en) * 1984-06-29 1985-12-24 International Business Machines Corporation Resistor design system
US6002276A (en) * 1996-11-01 1999-12-14 Burr-Brown Corporation Stable output bias current circuitry and method for low-impedance CMOS output stage
US6318847B1 (en) * 2000-03-31 2001-11-20 Hewlett-Packard Company Segmented heater resistor for producing a variable ink drop volume in an inkjet drop generator
US20060249793A1 (en) * 2005-05-05 2006-11-09 Texas Instruments Incorporated Nonlinear via arrays for resistors to reduce systematic circuit offsets
CN101046368A (zh) * 2006-03-29 2007-10-03 株式会社日立制作所 力学量测定装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4191964A (en) * 1977-01-19 1980-03-04 Fairchild Camera & Instrument Corp. Headless resistor
US5029325A (en) * 1990-08-31 1991-07-02 Motorola, Inc. TAB tape translator for use with semiconductor devices
US5654671A (en) * 1995-09-25 1997-08-05 Burr-Brown Corporation Compensation circuit for input stage of high speed operational amplifier
US7241663B2 (en) * 2005-04-19 2007-07-10 Texas Instruments Incorporated Maskless multiple sheet polysilicon resistor
TWI331442B (en) * 2007-04-23 2010-10-01 Novatek Microelectronics Corp Amplifier device capable of reducing offset voltage
US9197423B2 (en) * 2008-02-14 2015-11-24 Akros Silicon, Inc. Electrostatic discharge protection circuit
JP2010109233A (ja) * 2008-10-31 2010-05-13 Renesas Technology Corp 半導体装置
US8859337B2 (en) * 2009-12-15 2014-10-14 Soitec Thermal matching in semiconductor devices using heat distribution structures

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4560583A (en) * 1984-06-29 1985-12-24 International Business Machines Corporation Resistor design system
US6002276A (en) * 1996-11-01 1999-12-14 Burr-Brown Corporation Stable output bias current circuitry and method for low-impedance CMOS output stage
US6318847B1 (en) * 2000-03-31 2001-11-20 Hewlett-Packard Company Segmented heater resistor for producing a variable ink drop volume in an inkjet drop generator
US20060249793A1 (en) * 2005-05-05 2006-11-09 Texas Instruments Incorporated Nonlinear via arrays for resistors to reduce systematic circuit offsets
CN101046368A (zh) * 2006-03-29 2007-10-03 株式会社日立制作所 力学量测定装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
R.JACOB BAKER: "《CMOS电路设计、布局与仿真》", 30 April 2008, article "第5章第5.1节第4-7小节", pages: 102-105 *

Also Published As

Publication number Publication date
DE112012002504T5 (de) 2014-05-15
WO2012174252A1 (en) 2012-12-20
US20120319241A1 (en) 2012-12-20

Similar Documents

Publication Publication Date Title
US2663830A (en) Semiconductor signal translating device
CN104011551A (zh) 电流检测电路以及半导体集成电路装置
CN103620706A (zh) 减少偏移的电阻电路
CN107546214A (zh) 功率模块封装结构
US9671474B2 (en) Three 3-contact vertical hall sensor elements connected in a ring and related devices, systems, and methods
US10032975B2 (en) Thermoelectric devices and power systems
US9466643B2 (en) Ground grid for superconducting circuits
CN102306646B (zh) 电子组件和使用该电子组件的信号传输方法
KR101594218B1 (ko) 낮은 열 저항을 갖는 낮은 인덕턴스 플렉스 본드
US6580300B2 (en) Polyphase signal generator
CN108693912B (zh) 具有倒置带隙对的带隙基准电路
JP6603411B2 (ja) Ｄｃ／ｄｃコンバータおよび電子機器
JP2019129261A (ja) 基板及び電子装置
CN209446650U (zh) 玻璃隔离器件及其电流传感器
CN110943062B (zh) 半导体装置
CN108291843A (zh) 具有第一温度测量元件的半导体构件以及用于确定流过半导体构件的电流的方法
US20220221891A1 (en) Semiconductor devices and in-vehicle electronic control devices
US11545480B2 (en) Integrated circuit with single level routing
JPH0823072A (ja) 半導体装置
JPH04132290A (ja) 可撓性配線基板
US20220020702A1 (en) Semiconductor Device and in-Vehicle Electronic Control Device Using the Same
JP7479523B2 (ja) 半導体装置
EP3534125A1 (en) Electric device comprising a printed circuit board and method for determining local temperatures at different measurement points of the printed circuit board
JP7049816B2 (ja) チップ抵抗器
JP2021047083A (ja) 磁気センサ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140305

WD01 Invention patent application deemed withdrawn after publication