CN103618540A - 一种低功率差分接收器输入电路 - Google Patents
一种低功率差分接收器输入电路 Download PDFInfo
- Publication number
- CN103618540A CN103618540A CN201310612960.9A CN201310612960A CN103618540A CN 103618540 A CN103618540 A CN 103618540A CN 201310612960 A CN201310612960 A CN 201310612960A CN 103618540 A CN103618540 A CN 103618540A
- Authority
- CN
- China
- Prior art keywords
- output
- differential
- resistor
- input
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Logic Circuits (AREA)
Abstract
一种低功率差分接收器输入电路,采用n-沟道/p-沟道晶体管对调整差分输出信号的电压电平。第一n-沟道/p-沟道晶体管对连接到第一输出端且第二n-沟道/p-沟道晶体管对连接到第二输出端。分别施加到第一和第二输入端的第一和第二差分信号分别通过第一和第二电阻传递到所述第一和第二输出端。第一差分信号施加到的第二n-沟道/p-沟道晶体管对的栅极,从而调整所述第二输出端的电压电平。类似地,第二差分信号施加到第一n-沟道/p-沟道晶体管对的栅极,从而调整第一输出端的电压电平。
Description
技术领域:
本发明一般涉及接口电路,更具体地说,用于接收差分数字信号的接收器输入电路。
背景技术:
接口电路促进了一个传输源如计算机和一个传输目的地如调制解调器、打印机或另一台电脑之间的数字信息的串行或并行传输。接口电路包括传输线驱动器,其将第一形式的数据信号(例如TTL)转换到RS(推荐标准)信号,其在数据传输线上进行传输,以及接收器将RS信号转换成指定设备能接受的数据信号(例如TTL)。
接口电路的设计典型地满足几个接口标准之一,包括以下常用已知类型:RS-232,RS-423,和RS-485。这些接口标准中的每一个都定义信号和负载等参数,通过一个线路驱动器电路可以成功地接收所产生的数据信号且可以由接收器电路转换,提供同时满足相同接口标准的线路驱动器和接收器电路。
最古老的接口标准RS-232,其支持相隔最大距离为15米的单一传输源和单一传输目的地之间单向的通信。比特传输限制在20K比特/秒,并基于+5至+15伏的一个单端传输信号的传输电平表示逻辑低信号,-5到-15伏的传输电平代表逻辑高电平信号。然而,随着计算机和外围设备之间的相互作用变得越来越复杂,由于其低的传输速率和缺乏灵活性,RS-232标准的使用已经变得有限。
采用该RS-423标准在应用程序中提供更快和更灵活的数据传输,其超出RS-232标准的性能。RS-423标准,支持100K比特/秒的比特传输速率且传输长度可达1200米。另外,RS-423标准允许同时从一个发射器电路传输到多达10个接收器电路。但是,类似的RS-232标准、RS-423标准使用了单端传输信号,从而限制了它的比特传输速率。
该RS-422和RS-485标准克服了RS-232和RS-423标准的比特传输速率的限制问题。而不是单端传输信号,RS-422和RS-485标准采用具有一个共模电压电平并通过不同的偏移电压的第一差模信号和第二差分信号。通过使用差模信号,这些标准的最大比特传输速率为10M比特/秒(在短距离内),并且这些信号可以传输到1200米(在低数据传输速率)。在RS-422和RS-485标准下,接收器电路的输入端接收到的差分信号必须相差200mV或更多,-7V至+12V的一个共模电压可能各不相同。例如,如果第一输入信号是+10V,然后第二输入电压必须比10.2V大或小于9.8V。
图4所示的简化的RS-485接收器电路400包括输入端IN1和IN2,其从RS-485发送器电路(图中未示出)中接收差分输入信号。输入端IN1和IN2通过电阻器RA1(例如80kΩ)和RA2(例如80kΩ)分别连接到输出端子OUT1和OUT2。一个稳压器401的参考电压VREF通过电阻器RB1(例如20kΩ)和RB2(例如20kΩ)分别施加到输出端OUT1和OUT2。值得注意的是,所选电阻器RA1、RA2、RB1和RB2相对应的电阻值与本发明的实施例(在下面讨论)所公开的RS-485中使用的电阻值相对应。
为了符合RS-485标准的要求,需要稳压器401提供一个稳定的超过共模输入电压的宽范围的值为2.5V的参考电压VREF(如上面提到的,根据RS-485标准,输入电压范围为-7V到+12V)。为了满足这一稳定电压的要求,稳压器401的ICC超过施加到输入端IN1和IN2的最大输入电流的2倍。当输入端IN1处的电压为12伏,且输入端IN2的电压假定约为12伏,注释RA1+RA2=RB1+RB2=100kΩ,则在输入端IN1或IN2的电流约等于(12V-2.5V)/100kΩ=95μA。因此,稳压器401的ICC必须大于两倍的95μA或大于190μA。值得注意的是,ICC不能减少,即使输入信号是小于12V。因此,现有技术的接收器输入电路消耗大量的功率。
发明内容:
根据本发明产生的一个低功率的差分接收器电路使用在第一输入端接收到的第一差分输入信号,从而通过第二输出端控制所发送的第二差分输出信号,且第二输入端接收的第二差分输入信号通过第一输出端控制所发出的第一差分输出信号。通过第一n-沟道晶体管和第一p-沟道晶体管控制第一输出信号,其中,所述第一n-沟道和p-沟道晶体管的漏极通过电阻器连接到第一输出端,所述第一n-沟道和p-沟道晶体管的源极分别连接到第一和第二电压源,第一n-沟道和p-沟道晶体管的栅极连接到第二差分输入信号。类似地,通过第二n-沟道晶体管和p-沟道晶体管控制第二输出信号,其中所述第二n-沟道和p-沟道晶体管的漏极通过电阻连接到所述第二输出端,第二n-沟道和p-沟道晶体管的源极分别连接到所述第一和第二电压源,第二n-沟道和p-沟道晶体管的栅极连接到所述第一差分输入信号。由于这种结构,所述第一和第二差分输入信号可能衰减且通过第一和第二输出端传输到后续的接收器级,而不会失去信号之间的差分关系,而不需要一个参考电压,其产生的系统高电流导致高功耗。
本发明的技术解决方案:
本发明是针对一个差分接收器的输入级,其通过消除稳压器的需要来大幅度降低现有技术上的功耗,从而减少所需的工作电流。
对比专利文献:CN201178428Y低电压差分信号接收器中的比较电压故障防护电路200820071689.7
附图说明:
本发明的这些和其它特征、方面和优点在下面的描述、所附的权利要求书和附图里将变得更好理解,其中:
图1示出了根据本发明的第一低功耗的差分接收器电路;
图2示出了结合本发明的第二低功耗的差分接收器电路;
图3(A)示出一个相当于图2中低功耗差分接收器电路的接收器电路,其输入端悬空;
图3(B)示出一个相当于图3(A)中接收器电路的简化版本;
图4示出了现有技术下符合RS-485串行接口标准的接收器电路。
具体实施方式:
第一实施例
图1示出了根据本发明的第一低功耗的差分接收器输入级100。
接收器输入级100包括用于接收由发送电路(图中未示出)产生的差模输入信号的第一和第二输入端IN1和IN2。差分输出信号通过接收器的输入级100进行衰减且在第一输出端OUT1和第二输出端OUT2上进行传输。
如图1所示,接收器的输入级100包括连接到第一输出级OUT1的第一晶体管对(M11和M12)以及连接到第二输出级OUT2的第二晶体管对(M13和M14)。输入端IN1连接到第一节点N11,其通过一个电阻器R11依次连接到第一输出端OUT1。类似地,第二输入端IN2连接到第二节点N12,其通过一个电阻器R12连接到第二输出端OUT2。此外,第一输出端OUT1通过一个电阻器R13连接到第一p-沟道场效应管M11的漏极,并通过一个电阻器R14连接到第一n-沟道场效应管M12的漏极。第一p-沟道场效应管M11的源极连接到第一电压源V1且第一n-沟道场效应管M12的源极连接到第二电压源V2。值得注意的是,在某些应用中电阻器R13和R14也可以省略。第一p-沟道场效应管M11的栅极和第一n-沟道场效应管M12的栅极连接到第二节点N12且局部被N12处的电压控制。类似地,第二输出端OUT2通过一个电阻器R15连接到第二p-沟道场效应管M13的漏极且通过一个电阻器R16连接到第二n-沟道场效应管M14的漏极。第二p-沟道场效应管M13的源极连接到V1,第二n-沟道场效应管M14的源极连接到V2。最后,第二p-沟道场效应管M13的栅极和第二n-沟道场效应管M14的栅极连接到第一节点N11且局部被N11处的电压控制。
在运行中,低功耗的差分接收器的输入级100的第一输入端IN1处所接收的第一差分输入信号用于通过控制晶体管M13和M14的导通状态来控制第二输出端OUT2的第二差分输出信号。同样地,第二输入端IN2所接收的第二差分输入信号用于通过控制对晶体管M11和M12的导通状态来控制第一输出端OUT1处产生的第一差分输出信号。利用这种布置,在第一和第二差分输入信号可能衰减且传输到后续的接收器级而不会失去信号之间差分关系。
值得注意的是,接收器的输入级100可以合并到更大的接收器电路。因此,可以理解的是,输入端IN1和IN2和输出端子OUT1和OUT2不一定是由实际的端子结构体现,但可能代表接收器的输入级100和毗邻的电路之间的电气连接装置。
第二实施例
图2示出了根据本发明的第二低功耗差分接收器输入电路200。接收器输入电路200包括用于接收由发送电路(图中未示出)产生的差模输入信号的第一和第二输入端IN1和IN2。差模输入信号具有一个共模电压和一个差分电压。来自电路200的差分输出信号传输到第一和第二输出端OUT1和OUT2,其驱动接口接收器电路后级(未示出)例如,使用5V电极。
如图2所示,在输入端IN1处的第一输入信号通过电阻R21偏置连接到VCC。类似地,在输入端IN2处接收的第二输入信号通过电阻R22偏置连接到接地。在本发明的某些实施例中,VCC和地的连接也可以省略。第一输入端IN1和第二输入端IN2通过第三电阻器R23连接在一起。输入端IN1通过一个电阻器R24连接到第一节点N21。类似地,第二输入端IN2通过一个电阻器R25连接到第二节点N22。电阻R24和R25的功能是限制在节点N21和N22上的电压电平,从而防止损坏晶体管对(下面讨论)。第一节点N21通过电阻R26连接到第一输出端OUT1,其与电容器C21并联连接。同样地,第二节点N22通过一个电阻R27和电容C22连接到第二输出端OUT2,电阻R27和电容C22并联连接。该电容器C21和C22用于交流电并提高信号的传输速度,但在许多其它实施例中也可以省略。
输出端OUT1和OUT2的信号电平分别由第一晶体管对(M21和M22)和第二晶体管对(M23和M24)控制。节点N22处的电压电平控制第一晶体管对且节点N21处的电压电平控制第二晶体管。更具体地,第一输出端OUT1通过一个电阻器R28连接到第一p-沟道场效应管M21的漏极且通过一个电阻R29连接到第一n-沟道场效应管M22的漏极。场效应管M21的源极连接到VCC且场效应管M22的源极连接到地。场效应管M21的栅极和场效应管M22的栅极连接到第二节点N22。类似地,第二输出端OUT2通过一个电阻器R210连接到第二p-沟道场效应管M23的漏极,通过一个电阻器R211连接到第二n-沟道场效应管M24的漏极。场效应管M23的源极连接到VCC,场效应管M24的源极连接到地。最后,场效应管M23的栅极和场效应管M24的栅极连接到第一节点N21。因此,第一节点N21处的电压通过控制场效应管M23和M24的电导率来调整第二输出端OUT2的电压电平。同样地,第二节点N22处的电压通过控制场效应管M21和M22的传导来调整第一输出端OUT1的电压电平。
RS-485的实施例
在本发明的一个实施例中,根据RS-485标准将电路200配置为接收信号。在RS-485的实施例中,VCC为5.0V,电阻器R21和R22优选为200kΩ,电阻器R23为300kΩ,电阻器R24和R25为15kΩ,电阻器R26和R27为60kΩ,电阻器R28和R210为21kΩ且电阻器R29和R211为32kΩ。另外,p-沟道晶体管M21和M23优选信道的长度与宽度的比约为75/7且n-沟道晶体管M22和M24的信道长度与宽度的比值为25/7。当然,这些VCC、电阻器的阻值和晶体管的值可能彼此成比例改变。
值得注意的是,电阻器R24、R25、R26和R27的电阻值与现有技术下接收器的输入电路400(上面讨论的)的电阻器RA1、RA2、RB1和RB2大致对应的。因此,接收器输入电路200中的电阻性负载类似于目前现有技术中的接收器输入电路400,从而使依据本发明的拟定电路和现有技术下使用一个稳压器产生参考电压的接收器输入电路之间能有一个电流/功率的特性比较。
在接收器输入电路200的运行过程中,当输入端IN1和IN2两个都悬空时,第一节点N21处产生的电压稍低于VCC且第二节点N22处的电压略高于接地(例如,RS-485的实施例中使用的VCC和电阻值,在第一节点N21处的电压将是4.36V且第二个节点N22处的电压将是0.7V)。在这种情况下,晶体管M21和M24导通而晶体管M22和M23关闭。
图3(A)和3(B)所示为当输入端IN1和IN2都悬空时所生成的等效电路。如图3(A)所示,晶体管M21打开且晶体管M22关闭,电路200可能通过将电阻器R21与电阻器R24、R26和R28并联到VCC来表示。同样地,晶体管M23关闭且晶体管M24打开,该电路可以简化为电阻器R22与电阻R25、R27和R211并联接地。如图3(B)所示,所得到的电路可以简化为连接在VCC和N21/OUT1之间的单一电阻性负载R21,其电阻值为(R24+R26+R28)/(R21+R24+R26+R28)。使用以上所提供的电阻值,该电阻性负载变成65kΩ。此外,在节点N22/OUT2和接地之间还示出单一电阻性负载R22,其值等于(R25+R27+R211)/(R22+R25+R27+R211)。使用以上所提供的电阻值,该电阻性负载变成68.7kΩ。最后,节点N21/OUT1通过电阻R23(300kΩ)连接到节点N22/OUT2。使用5V的VCC,在这个例子中通过电路200的总电流变成5V/(65kΩ+300kΩ+68.7kΩ)或约为12μA。
正如在上面的例子中所指出的,所得到的最大的电流ICC通过如图3(A)和3(B)所示的等效电阻的电路,其值约为12μA。这个最大的ICC是远低于现有技术中接收器电路400中存在的ICC的十分之一(即190μA)。根据本发明的一个接收器的输入电路,消除了一个如在现有技术中使用的参考电压的需要,从而大大降低器件的最大电流ICC,其显著减少了最大电流ICC,从而导致比存在于现有技术中接收器电路更少的功耗。
虽然本发明已经相当详细地描述,参考了低功耗的差分接收器输入电路以及其他可能的版本。例如,本发明可以被纳入到RS-422或具有降低电流ICC的相同有益效果的其他接收器电路,从而降低了功耗。因此,在所附权利要求的精神和范围不应该只限于此处描述的优选电路。
Claims (7)
1.一种低功率差分接收器输入电路,其特征是:其用于将分别具有第一和第二电压电平的第一和第二差分输入信号转换成分别具有第三个和第四电压电平的第一和第二差分输出信号,该接收器电路包括:用于分别接收第一和第二差分输入信号的第一和第二输入端;用于分别发送所述第一和第二差分输出信号的第一和第二输出端;连接在第一输入端和第一输出端之间的第一电阻器;连接在第二输入端和第二输出端之间的第二电阻器;第一p-沟道场效应管,其漏极连接到第一输出端;第一n-沟道场效应管,其漏极连接到第一输出端;第二p-沟道场效应管,其漏极连接到第二输出端;第二n-沟道场效应管,其漏极连接到第二输出端;其中所述第一输入端连接到第二p-沟道场效应管的栅极和第二n-沟道场效应管的栅极,使得第一电压电平控制第二p-沟道场效应管和第二n-沟道场效应管的电导率,由此在第二输出端产生第二差分输出信号;其中所述第二输入端连接到第一p-沟道场效应管的栅极和第一n-沟道场效应管的栅极,使得所述第二差分输入信号的第二电压控制第一p-沟道场效应管和第一n-沟道场效应管,从而第一输出端产生第一差分输出信号。
2.根据权利要求1所述的一种低功率差分接收器输入电路,其特征是:第一p-沟道晶体管的漏极通过第三电阻器连接到第一输出端;第一n-沟道晶体管的漏极通过第四电阻器连接到第一输出端;第二p-沟道晶体管的漏极通过第五电阻器连接到第二输出端;第二n-沟道晶体管的漏极通过第六电阻器连接到第二输出端。
3.根据权利要求1所述的一种低功率差分接收器输入电路,其特征是:其用于将第一和第二差分输入信号转换成第一和第二差分输出信号,该接收器电路包括:第一和第二输入端子,用于分别接收第一和第二差分输入信号,第一和第二输入端分别连接到第一和第二节点;第一输出端通过第一电阻器连接到第一节点;第二输出端通过第二电阻器连接到第二节点;第一类型的第一晶体管,其栅极连接到第二节点,其源极连接到第一电压源且漏极连接到第一输出端;第二类型的第二晶体管,其栅极连接到第二节点,其漏极连接到第一输出端且源极连接到第二电压源;第一类型的第三晶体管,其栅极直接连接到第一结点,其源极连接到第一电压源且漏极连接到第二输出端;第二类型的第四晶体管,其栅极直接连接到第一节点,其漏极连接到第二输出端且源极连接到第二电压源;其中,所述第一差分输入信号的电压控制第一类型的第三晶体管和第二类型的第四晶体管,由此在第二输出端产生第二差分输出信号;其中,所述第二差分输入信号的电压控制第一类型的第一晶体管和第二类型的第二晶体管,由此在第一输出端产生第一差分输出信号。
4.根据权利要求3所述的一种低功率差分接收器输入电路,其特征是:还包括在第一和第二输入端之间连接的第三电阻;所述第一输入端连接到第一电压源,第二输入端连接到第二电压源。
5.根据权利要求4所述的一种低功率差分接收器输入电路,其特征是:其中的低功耗差分接收电路,第一晶体管的漏极通过第四电阻器连接到第一输出端;第二晶体管的漏极通过第五电阻器连接到第一输出端;第三晶体管的漏极通过第六电阻器连接到第二输出端;第四晶体管的漏极通过第七电阻器连接到第二输出端;第八电阻连接在第一节点和第一输入端之间;第九电阻连接在第二节点和第二输入端之间;第一电容器与第一电阻器并联;第二电容器与第二电阻器并联;第十电阻器连接在第一电压源和第一输入端之间;第十一电阻器连接在第二电压源和第二输入端之间。
6.根据权利要求5所述的一种低功率差分接收器输入电路,其特征是:从第一电平和第二电平中将在第一和第二传输线传输的第一和第二差分输入信号分别转换到第三和第四电平,所述方法包括:在第一和第二输入端分别接收第一和第二差分输入信号;将第一差分输入信号的衰减部分传送到第一输出端;将第二差分输入信号的衰减部分传送到第二输出端;将第一差分输入信号衰减部分调整到第三电平,其是将第一输出端通过第一场效应管连接到第一电压源和通过第二场效应管连接到第二电压源,并通过使用第二差分输入信号控制第一和第二场效应管的电导率;将第二差分输入信号衰减部分调整到第四电平,其是将第二输出端通过第三场效应管连接到第一电压源和通过第四场效应管连接到第二电压源,并通过使用第一差分输入信号控制第三和第四场效应管的电导率。
7.根据权利要求6所述的一种低功率差分接收器输入电路,其特征是:通过第一电阻器将第一输入端连接到第一电压源对第一差分信号进行偏置;通过第二电阻器将第二输入端连接到第二电压源对第二差分信号进行偏置;将第三电阻器连接在第一和第二输入端之间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310612960.9A CN103618540A (zh) | 2013-11-27 | 2013-11-27 | 一种低功率差分接收器输入电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310612960.9A CN103618540A (zh) | 2013-11-27 | 2013-11-27 | 一种低功率差分接收器输入电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103618540A true CN103618540A (zh) | 2014-03-05 |
Family
ID=50169244
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310612960.9A Pending CN103618540A (zh) | 2013-11-27 | 2013-11-27 | 一种低功率差分接收器输入电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103618540A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112671421A (zh) * | 2020-12-24 | 2021-04-16 | 西安翔腾微电子科技有限公司 | 一种带失效保护的宽共模输入范围接收电路及方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5486777A (en) * | 1994-09-07 | 1996-01-23 | National Semiconductor Corporation | Low power differential receiver input circuit |
CN1238530A (zh) * | 1998-03-18 | 1999-12-15 | 日本电气株式会社 | 输入收信机电路 |
-
2013
- 2013-11-27 CN CN201310612960.9A patent/CN103618540A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5486777A (en) * | 1994-09-07 | 1996-01-23 | National Semiconductor Corporation | Low power differential receiver input circuit |
CN1238530A (zh) * | 1998-03-18 | 1999-12-15 | 日本电气株式会社 | 输入收信机电路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112671421A (zh) * | 2020-12-24 | 2021-04-16 | 西安翔腾微电子科技有限公司 | 一种带失效保护的宽共模输入范围接收电路及方法 |
CN112671421B (zh) * | 2020-12-24 | 2022-03-18 | 西安翔腾微电子科技有限公司 | 一种带失效保护的宽共模输入范围接收电路及方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105680834B (zh) | 一种高速低功耗的动态比较器 | |
US5486777A (en) | Low power differential receiver input circuit | |
CN101083464B (zh) | 包括输出电路的半导体集成电路 | |
CN100488053C (zh) | 一种低压差分信号驱动器电路 | |
US20080268804A1 (en) | Bias Circuit for Common-Mode and Semiconductor Process Voltage and Temperature Optimization for a Receiver Assembly | |
CN104348473A (zh) | 具有振幅伺服环的高速电平移位器 | |
CN105790772A (zh) | 驱动电路 | |
CN102624656B (zh) | 低压差分信号发送器 | |
US20080218292A1 (en) | Low voltage data transmitting circuit and associated methods | |
JP2008192106A (ja) | インタフェース回路 | |
CN104158516A (zh) | 电压比较器 | |
JP2002199032A (ja) | データ伝送システムにおける又は関する改善 | |
CN110007707A (zh) | 低压差线性稳压器及系统 | |
CN103618540A (zh) | 一种低功率差分接收器输入电路 | |
CN105550150A (zh) | 一种具有动态电阻失配调整功能的M-phy驱动电路 | |
JP7051694B2 (ja) | ドライバ回路およびその制御方法、並びに、送受信システム | |
CN202168062U (zh) | 片上终端电阻和校准环路 | |
CN105846809B (zh) | 一种缓冲电路及缓冲芯片 | |
CN210444251U (zh) | 一种编码器兼容电路及系统 | |
CN108282158A (zh) | 迟滞型比较器 | |
CN209572001U (zh) | 一种信号传输管的驱动电路和电平转换电路 | |
CN102215185B (zh) | 信号传输电路以及信号传输方法 | |
CN107404215B (zh) | 具有宽共模电压操作范围的电压调整器及其操作方法 | |
CN214751429U (zh) | 低速通信系统 | |
CN111865295A (zh) | 一种低压差分信号发送器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140305 |