CN103617307B - 一种宇航用器件总剂量辐照试验板的可靠性设计方法 - Google Patents
一种宇航用器件总剂量辐照试验板的可靠性设计方法 Download PDFInfo
- Publication number
- CN103617307B CN103617307B CN201310503678.7A CN201310503678A CN103617307B CN 103617307 B CN103617307 B CN 103617307B CN 201310503678 A CN201310503678 A CN 201310503678A CN 103617307 B CN103617307 B CN 103617307B
- Authority
- CN
- China
- Prior art keywords
- power supply
- rectangle frame
- wire
- signal
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明公开了一种宇航用器件总剂量辐照试验板的可靠性设计方法，对芯片的各管脚的网络标识按照管脚号_信号名的格式进行定义；分别形成输入信号IN对应的矩形框，3.3V电源对应的矩形框，3.3V电源地端对应的矩形框，1.8V电源对应的矩形框，1.8V电源地端对应的矩形框；将3.3V电源对应的矩形框和3.3V电源地端对应的矩形框通过3.3V电源端子相连；将1.8V电源对应的矩形框和1.8V电源地端对应的矩形框通过1.8V电源端子相连；将输入信号IN对应的矩形框与3.3V电源对应的矩形框通过电线相连；最终形成所述宇航用器件总剂量辐照试验板。本发明的可靠性设计方法大大减少了宇航用器件总剂量辐照试验板研发过程中出现的虚接和短接，避免了漏接和连接错误。
Description
技术领域
本发明涉及宇航用器件抗总剂量能力试验验证技术领域。
技术背景
集成电路的设计技术和半导体加工工艺技术的快速发展，使得宇航用微电子器件的集成度越来越高，单芯片所具有的功能越来越多，随之而来的是芯片引脚的大幅增加，甚至上升到上千个引脚，以供用户使用内部不同的功能模块。另一方面，模块化的设计和模块内部功耗的限制也使得集成电路外部供电端口的大量增加。这两种现象随着宇航器件集成度的增加越来越突出。
宇航用器件的特点是其具有抗辐射性。由于宇航用微电子器件的工作空间环境中存在大量的空间粒子（带电粒子、中子等），这些空间粒子与宇航用器件所用的硅材料相互作用会使得器件的功能发生改变或退化，近几年的大量的航天事故再次证明了空间粒子的危害性。
为了考核宇航用器件的抗辐射性能，通常是通过地面模拟环境来验证，地面辐照试验环境是对空间辐射环境的一种模拟，利用地面的粒子发生装置产生一定能量的粒子，用于模拟空间的辐射环境。目前国际上多采用钴60作为总剂量的辐照源，辐照时，通常要求器件工作在最劣偏置，即理想状态下CMOS电路中的所有N型晶体管都要打开，器件的所有输入端口通过一高阻外接高电平（内部下拉端口除外），输出端口浮空，器件处于全静态条件下。
根据上述特点，总剂量用辐照试验板有其自身的特点：试验板中被测电路大量端口要么接电源（地），要么通过高阻接高电平，要么浮空。这些特点的出现使得试验板的开发变得非常有趣。
目前，采用的方法大多是在AltiumDesignerSummer08原理图中直接连接端口信号，但是由于同信号端口（端口接同一信号）的急剧增加使得在设计中很容易出错。
发明内容
本发明的目的是提供一种宇航用器件总剂量辐照试验板的可靠性设计方法，能够自动判定信号之间是否短接，并能够解决含有大量同信号端口的宇航用器件总剂量用辐照试验板设计中所遇到的连接易出错问题，以保障一次设计的成功率。
本发明的技术方案如下：
一种宇航用器件总剂量辐照试验板的可靠性设计方法，所述宇航用器件总剂量辐照试验板包括具有多个管脚的芯片；包括如下步骤：
第一步、对芯片的各管脚加相同长度的引线；
第二步、对芯片的各管脚的网络标识按照管脚号_信号名的格式进行定义，并添加到相应管脚的引线上；所述信号名包括用于表示输入的IN，用于表示3.3V电源的VDD(3.3)，用于表示3.3V电源地端的GND(3.3)，用于表示1.8V电源的VDD(1.8)，用于表示1.8V电源地端的GND(1.8)和用于表示输出的OUT；
第三步、所述芯片包括四侧，将芯片的每一侧的管脚上的引线和网络标识整体复制粘贴四次，形成4列，并且要保证每列不重叠；
第四步、分别为每列赋予列名，所述列名分别为VDD(3.3)、GND(3.3)、VDD(1.8)、GND(1.8)；
第五步、删除每一列中与列名不同的信号名及引线，并在信号名为IN的管脚所对应的引线上添加电阻，用于实现高电平输入；
第六步、将芯片四侧各列上的各个引线延长直至连接到所对应的管脚上；将信号名为IN的管脚所对应的引线延长直至连接到所对应的管脚上；
第七步、将所有电阻进行连接形成输入信号IN对应的矩形框，将信号名为VDD(3.3)的引线进行连接形成3.3V电源对应的矩形框，将信号名为GND(3.3)的引线进行连接形成3.3V电源地端对应的矩形框，将信号名为VDD(1.8)的引线进行连接形成1.8V电源对应的矩形框，将信号名为GND(1.8)的引线进行连接形成1.8V电源地端对应的矩形框；将3.3V电源对应的矩形框和3.3V电源地端对应的矩形框通过3.3V电源端子相连；将1.8V电源对应的矩形框和1.8V电源地端对应的矩形框通过1.8V电源端子相连；将输入信号IN对应的矩形框与3.3V电源对应的矩形框通过电线相连；最终形成所述宇航用器件总剂量辐照试验板。
所述多个管脚的芯片为PGA391封装的芯片。
本发明与现有技术相比的有益效果为：
通过本发明的方法形成了分布在芯片四周的多个矩形框架。该架构将电路的各个管脚外引出来，根据多个矩形框架结合物理信号设置就可以快速判定是否存在短路。判定的依据是根据其物理实现版图之间的连接关系就可以判定这些信号之间是否存在短路，如果存在短路，可以通过设置信号短接时不同的颜色显示就可以将这些管脚之间存在短路的部分进行区别显示，这种方式可以快速的判定一组管脚之间是否存在短路，即不同边框上所连管脚之间是否存在短路。
本发明利用“管脚号-信号名”这种方式定义网络标识，这种方式管脚的信号直接联系起来，设计者就不用再去一个一个的核对管脚和信号，在设计时可以一目了然的判定是否发生信号连接错误，减少PCB板物理联接过程中的连接失误，提高了设计效率；特别是再修改PCB板时，这种方式的优越性就更能体现出来。
总之，本发明的宇航用器件总剂量辐照试验板的可靠性设计方法大大减少了宇航用器件总剂量辐照试验板研发过程中出现的虚接和短接，很好的避免的漏接，和连接错误，有利的保障了宇航用器件总剂量辐照试验板的可靠性设计。
附图说明
图1为利用本发明的设计方法形成的基于PGA391封装的宇航用器件总剂量辐照试验板的整体图形。
图2为图1的整体图形中右下角的细节图形。
具体实施方式
下面以PGA391封装的芯片为例，基于AltiumDesignerSummer08设计工具对本发明的可靠性设计方法进行介绍，具体包括如下步骤：
第一步、对芯片的各管脚加相同长度的引线；
利用簇复制的方式，即首先将各相同长度的引线按照管脚的要求等间距纵向排列，然后达到一定数量（最好能一次将同一侧的引脚全加上引线）时，整体将其添加到同一侧的各个引脚。
第二步、对芯片的各管脚的网络标识按照管脚号_信号名的格式进行定义，并添加到相应管脚的引线上；所述信号名包括用于表示输入的IN，用于表示3.3V电源的VDD(3.3)，用于表示3.3V电源地端的GND(3.3)，用于表示1.8V电源的VDD(1.8)，用于表示1.8V电源地端的GND(1.8)和用于表示输出的OUT；
如：PGA391中的管脚AA35，管脚信号定义为VDD,器件工作在3.3V，那么按照上述的格式就可以定义网络标识为：AA35_VDD(3.3)。图中的其它网络标识就是按照本发明中的方法编制的，与本发明中的上述规定相吻合，信号的名称可随着电路的引脚定义不同而不同。
第三步、所述芯片包括四侧，将芯片的每一侧的管脚上的引线和网络标识整体复制粘贴四次，形成4列，并且要保证每列不重叠；
第四步、分别为每列赋予列名，所述列名分别为VDD(3.3)、GND(3.3)、VDD(1.8)、GND(1.8)；
第五步、删除每一列中与列名不同的信号名及引线，并在信号名为IN的管脚所对应的引线上添加电阻，用于实现高电平输入；
第六步、将芯片四侧各列上的各个引线延长直至连接到所对应的管脚上；将信号名为IN的管脚所对应的引线延长直至连接到所对应的管脚上；
方法：首先将各列上的第一个引线延长至对应管脚，由于同一列到芯片各引脚之间的距离相同，因此，复制该引线延长线，粘贴到同一列中其它线上（放置线到相应的引脚上，当出现四个闪星时表示可以成功粘贴），就可以实现同一列其它引线的延长连接。
第七步、将所有电阻进行连接形成输入信号IN对应的矩形框，将信号名为VDD(3.3)的引线进行连接形成3.3V电源对应的矩形框，将信号名为GND(3.3)的引线进行连接形成3.3V电源地端对应的矩形框，将信号名为VDD(1.8)的引线进行连接形成1.8V电源对应的矩形框，将信号名为GND(1.8)的引线进行连接形成1.8V电源地端对应的矩形框；将3.3V电源对应的矩形框和3.3V电源地端对应的矩形框通过3.3V电源端子相连；将1.8V电源对应的矩形框和1.8V电源地端对应的矩形框通过1.8V电源端子相连；将输入信号IN对应的矩形框与3.3V电源对应的矩形框通过电线相连；最终形成所述宇航用器件总剂量辐照试验板，如图1-2所示。
从图1-2中我们可以看到五个矩形，其中的U1和U2为电源的接线端子，也就是上述中所提到的电源端子，用于检验电源、地、信号之间是否短接，同时，提供电源接入端口。
宇航用器件总剂量辐照试验板中的芯片也可以是其它类型的封装，例如DIP系列，BGA系列的。
“管脚号_信号名”这种方式大大减少在物理实现时连线的错误，便于用户查找和连线过程中信号连线识别。引线和网络标识的整体复制可以避免各信号之间的虚接，保证各信号连接的准确性。不同信号名及引线的删除过程可以减少脑力劳动的开支。如果存在上述任意一组的短接，AltiumDesignerSummer08都会在物理设计中出现报警提示。VDD(3.3)和GND(3.3)，VDD(1.8)和GND(1.8)分组连接到不同电源端子上可以很好的检测电源、地、输入信号之间是否短接。五个矩形框可以很好的帮助对照查找网络标识的是否正确，便于查错。
通过本发明方法所设计电路均能够可靠稳定工作，有利的保障了宇航用器件总剂量辐照试验板的研发。
本发明未详细说明部分属本领域技术人员公知常识。
Claims (2)
1.一种宇航用器件总剂量辐照试验板的可靠性设计方法，所述宇航用器件总剂量辐照试验板包括具有多个管脚的芯片；其特征在于，包括如下步骤：
第一步、对芯片的各管脚加相同长度的引线；
第二步、对芯片的各管脚的网络标识按照管脚号_信号名的格式进行定义，并添加到相应管脚的引线上；所述信号名包括用于表示输入的IN，用于表示3.3V电源的VDD(3.3)，用于表示3.3V电源地端的GND(3.3)，用于表示1.8V电源的VDD(1.8)，用于表示1.8V电源地端的GND(1.8)和用于表示输出的OUT；
第三步、所述芯片包括四侧，将芯片的每一侧的管脚上的引线和网络标识整体复制粘贴四次，形成4列，并且要保证每列不重叠；
第四步、分别为每列赋予列名，所述列名分别为VDD(3.3)、GND(3.3)、VDD(1.8)、GND(1.8)；
第五步、删除每一列中与列名不同的信号名及引线，并在信号名为IN的管脚所对应的引线上添加电阻，用于实现高电平输入；
第六步、将芯片四侧各列上的各个引线延长直至连接到各个引线所对应的管脚上；将信号名为IN的管脚所对应的引线延长直至连接到信号名为IN的管脚上；
第七步、将所有电阻进行连接形成输入信号IN对应的矩形框，将信号名为VDD(3.3)的引线进行连接形成3.3V电源对应的矩形框，将信号名为GND(3.3)的引线进行连接形成3.3V电源地端对应的矩形框，将信号名为VDD(1.8)的引线进行连接形成1.8V电源对应的矩形框，将信号名为GND(1.8)的引线进行连接形成1.8V电源地端对应的矩形框；将3.3V电源对应的矩形框和3.3V电源地端对应的矩形框通过3.3V电源端子相连；将1.8V电源对应的矩形框和1.8V电源地端对应的矩形框通过1.8V电源端子相连；将输入信号IN对应的矩形框与3.3V电源对应的矩形框通过电线相连；最终形成所述宇航用器件总剂量辐照试验板。
2.根据权利要求1所述的宇航用器件总剂量辐照试验板的可靠性设计方法，其特征在于，所述多个管脚的芯片为PGA391封装的芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310503678.7A CN103617307B (zh) | 2013-10-23 | 2013-10-23 | 一种宇航用器件总剂量辐照试验板的可靠性设计方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310503678.7A CN103617307B (zh) | 2013-10-23 | 2013-10-23 | 一种宇航用器件总剂量辐照试验板的可靠性设计方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103617307A CN103617307A (zh) | 2014-03-05 |
| CN103617307B true CN103617307B (zh) | 2016-07-06 |
Family
ID=50168010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310503678.7A Active CN103617307B (zh) | 2013-10-23 | 2013-10-23 | 一种宇航用器件总剂量辐照试验板的可靠性设计方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103617307B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104809281B (zh) * | 2015-04-21 | 2018-02-06 | 深圳市兴森快捷电路科技股份有限公司 | 一种对bga管脚示图进行自动上色的方法及系统 |
| CN106646177B (zh) * | 2016-10-28 | 2023-06-06 | 中国空间技术研究院 | 一种宇航用半导体器件总剂量辐射试验通用偏置电路板 |
| CN113419124A (zh) * | 2021-06-10 | 2021-09-21 | 西安微电子技术研究所 | 一种星载微系统模块的静态总剂量试验方法和系统 |
| CN113408196B (zh) * | 2021-06-11 | 2022-05-13 | 中车株洲电力机车有限公司 | 一种电接触接头的设计方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101551831A (zh) * | 2009-02-27 | 2009-10-07 | 北京时代民芯科技有限公司 | 一种与总剂量辐射相关的器件建模方法 |
| CN102289546A (zh) * | 2011-08-09 | 2011-12-21 | 中国科学院微电子研究所 | 一种电路辐照性能仿真方法及设备 |
-
2013
- 2013-10-23 CN CN201310503678.7A patent/CN103617307B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101551831A (zh) * | 2009-02-27 | 2009-10-07 | 北京时代民芯科技有限公司 | 一种与总剂量辐射相关的器件建模方法 |
| CN102289546A (zh) * | 2011-08-09 | 2011-12-21 | 中国科学院微电子研究所 | 一种电路辐照性能仿真方法及设备 |
Non-Patent Citations (2)
| Title |
|---|
| Fan Long et al..Degraded model of radiation-induced acceptor defects for GaN-based high electron mobility transistors (HEMTs).《Chinese Physics B》.2009,第18卷(第7期),第2912-2919页. * |
| 张晓晨等.部分耗尽SOI工艺器件辐射效应的研究.《微电子学与计算机》.2012,第29卷(第8期),第138-143页. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103617307A (zh) | 2014-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103488840B (zh) | 一种印制电路板级传导电磁干扰建模的系统和方法 | |
| CN103617307B (zh) | 一种宇航用器件总剂量辐照试验板的可靠性设计方法 | |
| CN105069256B (zh) | 一种基于tmr的实现和故障注入仿真平台及仿真方法 | |
| CN101964005B (zh) | 一种cmos电路单粒子瞬态的建模方法 | |
| CN103268380A (zh) | 一种提高布图效率的模拟集成电路版图的设计方法 | |
| CN104461808A (zh) | 一种fpga单粒子软错误影响评估方法 | |
| CN106682331A (zh) | 集成电路版图的静电保护结构的提取和智能设计验证方法 | |
| CN103955571A (zh) | 一种针对抗辐照芯片的软错误注入和验证方法 | |
| CN109445366A (zh) | 一种fpga可编程逻辑资源的筛选测试方法 | |
| US8819614B2 (en) | ESD analysis apparatus | |
| CN102818939B (zh) | 单粒子瞬态脉冲宽度测量电路 | |
| Tarrillo et al. | Multiple fault injection platform for SRAM-based FPGA based on ground-level radiation experiments | |
| CN102651046B (zh) | 一种用于芯片静电保护验证方法及其验证装置 | |
| Li et al. | An application of utilizing the system-efficient-ESD-design (SEED) concept to analyze an LED protection circuit of a cell phone | |
| CN105574270A (zh) | 一种抗单粒子加固电路单元布局布线方法 | |
| CN102646143B (zh) | 一种片上供电网络仿真中电导矩阵构造方法及系统 | |
| Chipana et al. | SET susceptibility analysis of clock tree and clock mesh topologies | |
| Annovi et al. | Characterization of an associative memory chip in 28 nm CMOS technology | |
| CN105207657B (zh) | 一种利用负电压进入芯片测试模式的电路 | |
| CN104931759A (zh) | 一种标准单元漏电流的测试电路及测试方法 | |
| Bui et al. | An effective architecture of memory built-in self-test for wide range of SRAM | |
| Petrovic | Design methodology for highly reliable digital ASIC designs applied to network-centric system middleware switch processor | |
| Dreslinski et al. | Reevaluating fast dual-voltage power rail switching circuitry | |
| Schutt-Ainé | Stability analysis for semi-implicit LIM algorithm | |
| CN106569041B (zh) | 单粒子瞬态脉冲宽度测量电路、集成电路和电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |