CN205301522U - 一种数字集成芯片测试仪 - Google Patents

一种数字集成芯片测试仪 Download PDF

Info

Publication number
CN205301522U
CN205301522U CN201521045753.0U CN201521045753U CN205301522U CN 205301522 U CN205301522 U CN 205301522U CN 201521045753 U CN201521045753 U CN 201521045753U CN 205301522 U CN205301522 U CN 205301522U
Authority
CN
China
Prior art keywords
controller
testing instrument
chip testing
test
rly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201521045753.0U
Other languages
English (en)
Inventor
杨秀增
李海生
黄灿胜
周思颖
蒙韦清
韦孟娇
陆伟艳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangxi Normal University for Nationalities
Original Assignee
Guangxi Normal University for Nationalities
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangxi Normal University for Nationalities filed Critical Guangxi Normal University for Nationalities
Priority to CN201521045753.0U priority Critical patent/CN205301522U/zh
Application granted granted Critical
Publication of CN205301522U publication Critical patent/CN205301522U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

本实用新型提供了一种数字集成芯片测试仪,包括测试模块、控制器单元、处理器单元和总线,其中,所述测试模块、控制器单元、处理器单元分别与所述总线连接,所述测试模块包括数字集成电路测试核心模块和集成电路测试IC座,所述数字集成电路测试核心模块与所述集成电路测试IC座连接。本实用新型的有益效果是:具有快速高效和成本低廉的优点。

Description

一种数字集成芯片测试仪
技术领域
本实用新型涉及测试仪,尤其涉及一种数字集成芯片测试仪。
背景技术
数字集成电路在高校的实验教学中得到广泛地应用。为了提高学生的实践创新能力和实践动手能力,很多高校每个学期都要开设数字电路实验课程。在这些实验教学活动中,需要使用大量的数字集成芯片。然而,在实验教学过程中,由于学生对实验数字集成芯片使用不当,而造成芯片损坏数量越来越大。目前市场上的专用的数字集成电路测试仪,不仅体积庞大,而且价格昂贵,不可在实验室中普及与应用。因此,设计快速高效和成本低廉的数字集成芯片测试仪,具有重要的实现意义。
发明内容
为了解决现有技术中的问题,本实用新型提供了一种数字集成芯片测试仪。
本实用新型提供了一种数字集成芯片测试仪,包括测试模块、控制器单元、处理器单元和总线,其中,所述测试模块、控制器单元、处理器单元分别与所述总线连接,所述测试模块包括数字集成电路测试核心模块和集成电路测试IC座,所述数字集成电路测试核心模块与所述集成电路测试IC座连接。
作为本实用新型的进一步改进,所述集成电路测试IC座包括三极管Q1、二极管D1、继电器T1和IC插座,所述三极管Q1的发射极接地,所述三极管Q1的集电极分别与所述二极管D1、继电器T1连接,所述二极管D1、IC插座分别与所述继电器T1连接。
作为本实用新型的进一步改进,所述IC插座的第16脚接电源,第8脚接地。
作为本实用新型的进一步改进,所述IC插座的第7脚与继电器T1的第1脚相连,并通过继电器T1的常闭端口2接地,继电器T1的常开端3与所述数字集成电路测试核心模块的输入引脚相连。
作为本实用新型的进一步改进,所述控制器单元包括JTAG控制器、UART控制器、EPCS控制器、LCD控制器、SDRAM控制器、PIO控制器,所述JTAG控制器、UART控制器、EPCS控制器、LCD控制器、SDRAM控制器、PIO控制器分别与所述总线连接。
作为本实用新型的进一步改进,所述EPCS控制器连接有EPCS4存储器,所述SDRAM控制器连接有SDRAM存储器。
作为本实用新型的进一步改进,所述UART控制器连接有USB转换芯片,所述USB转换芯片连接有PC机,所述JTAG控制器与所述PC机连接。
作为本实用新型的进一步改进,所述LCD控制器连接有LCD显示器,所述PIO控制器连接有键盘。
作为本实用新型的进一步改进,所述总线为Avalon-MM总线。
作为本实用新型的进一步改进,所述处理器单元为NiosII处理器。
本实用新型的有益效果是:通过上述方案,具有快速高效和成本低廉的优点。
附图说明
图1是本实用新型一种数字集成芯片测试仪的硬件框图。
图2是本实用新型一种数字集成芯片测试仪的集成电路测试IC座的电路图。
具体实施方式
下面结合附图说明及具体实施方式对本实用新型进一步说明。
图1至图2中的附图标号为:数字集成电路测试核心模块1;集成电路测试IC座2;IC插座21;EPCS控制器3;EPCS4存储器4;NiosII处理器5;PIO控制器6;键盘7;SDRAM控制器8;SDRAM存储器9;LCD控制器10;LCD显示器11;JTAG控制器12;UART控制器13;USB转换芯片14;PC机15。
如图1所示,一种数字集成芯片测试仪,包括测试模块、控制器单元、处理器单元和总线,其中,所述测试模块、控制器单元、处理器单元分别与所述总线连接,所述测试模块包括数字集成电路测试核心模块1和集成电路测试IC座2,所述数字集成电路测试核心模块1与所述集成电路测试IC座2连接。
如图2所示,所述集成电路测试IC座2包括三极管Q1、二极管D1、继电器T1和IC插座21,所述三极管Q1的发射极接地,所述三极管Q1的集电极分别与所述二极管D1、继电器T1连接,所述二极管D1、IC插座21分别与所述继电器T1连接。
如图2所示,所述IC插座21的第16脚接电源,第8脚接地。
如图2所示,所述IC插座21的第7脚与继电器T1的第1脚相连,并通过继电器T1的常闭端口2接地,继电器T1的常开端3与所述数字集成电路测试核心模块1的输入引脚相连。
如图1所示,所述控制器单元包括JTAG控制器12、UART控制器13、EPCS控制器3、LCD控制器10、SDRAM控制器8、PIO控制器6,所述JTAG控制器12、UART控制器13、EPCS控制器3、LCD控制器10、SDRAM控制器8、PIO控制器6分别与所述总线连接。
如图1所示,所述EPCS控制器3连接有EPCS4存储器4,所述SDRAM控制器8连接有SDRAM存储器9。
如图1所示,所述UART控制器13连接有USB转换芯片14,所述USB转换芯片14连接有PC机15,所述PC机15为上位机,所述JTAG控制器12与所述PC机15连接。
如图1所示,所述LCD控制器10连接有LCD显示器11,所述PIO控制器6连接有键盘7。
如图1所示,所述总线优选为Avalon-MM总线。
如图1所示,所述处理器单元优选为NiosII处理器5。
为了实现复杂的控制,在本测试仪中,在可编程逻辑门列阵(FPGA)中内嵌了一个32位的NiosII处理器5。SDRAM控制器8通过FPGA的引脚与SDRAM存储器9相连,用于存放数据。JTAG控制器12、UART控制器13能实现程序的下载和在线调试功能;EPSC控制器3通过FPGA的引脚与EPSC存储器4连接,用于存储FPGA配制文件;LCD控制器10通过FPGA的引脚与LCD显示器11相连,用于显示测得的数据。PIO控制器6通过FPGA的引脚与键盘7相连,用于输入数字芯片的型号。数字集成电路测试核心模块1通过FPGA的引脚与集成电路测试IC座2相连。UART控制器13通过FPGA的引脚与USB转换芯片14相连,能实现上位机(即PC机15)的串口通信。
本实用新型提供的一种数字集成芯片测试仪,采用SOPC硬件设计方案,采用Altera公司的SOPCBuilder集成开发工具进行开发。SOPCBuilder是一个Altera公司提供的功能强大的系统开发工具,嵌入式系统设计师可以利用此工具非常轻松地设计一个基于NiosII处理器的片上系统。在SOPCBuilder的图形用户界面中,设计者可以把SOPCBuilder库中功能模块添加到系统中,除此之外,SOPCBuilder还允许设计者把用户自定义逻辑单元添加到SOPCBuilder库中。表1,是利用SOPCBuilder开发工具定义的硬件系统,其中,ictesting是数字集成电路测试核心模块,是用户自定义逻辑控制单元。
表1硬件系统模块的定义
集成电路测试IC座2的控制电路如图2所示,主要由三极管Q1、二极管D1、继电器T1和IC插座21组成。IC插座21的第16脚接电源,第8脚接地。IC插座21的第7脚与继电器T1的1脚相连,并通过继电器T1的常闭端口2接地,继电器T1的常开端3与FPGA的输入引脚相连。IC插座21的其它引脚与FPGA相连。当测试DIP16封装的数字集成芯片时,输入端4送入高电平,三极管Q1饱和导通,继电器通电动作,继电器T1的开关1与常开端3相连,IC插座21的第7引脚与FPGA相连。当测试DIP14封装的数字集成芯片时,输入端4送入低电平,三极管Q1处于断开状态,继电器T1没有电流,继电器的开关1与常闭端2相连,IC插座21的第7引脚与地相连。
以上内容是结合具体的优选实施方式对本实用新型所作的进一步详细说明,不能认定本实用新型的具体实施只局限于这些说明。对于本实用新型所属技术领域的普通技术人员来说,在不脱离本实用新型构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本实用新型的保护范围。

Claims (10)

1.一种数字集成芯片测试仪,其特征在于:包括测试模块、控制器单元、处理器单元和总线,其中,所述测试模块、控制器单元、处理器单元分别与所述总线连接,所述测试模块包括数字集成电路测试核心模块和集成电路测试IC座,所述数字集成电路测试核心模块与所述集成电路测试IC座连接。
2.根据权利要求1所述的数字集成芯片测试仪,其特征在于:所述集成电路测试IC座包括三极管Q1、二极管D1、继电器T1和IC插座,所述三极管Q1的发射极接地,所述三极管Q1的集电极分别与所述二极管D1、继电器T1连接,所述二极管D1、IC插座分别与所述继电器T1连接。
3.根据权利要求2所述的数字集成芯片测试仪,其特征在于:所述IC插座的第16脚接电源,第8脚接地。
4.根据权利要求2所述的数字集成芯片测试仪,其特征在于:所述IC插座的第7脚与继电器T1的第1脚相连,并通过继电器T1的常闭端口2接地,继电器T1的常开端3与所述数字集成电路测试核心模块的输入引脚相连。
5.根据权利要求1所述的数字集成芯片测试仪,其特征在于:所述控制器单元包括JTAG控制器、UART控制器、EPCS控制器、LCD控制器、SDRAM控制器、PIO控制器,所述JTAG控制器、UART控制器、EPCS控制器、LCD控制器、SDRAM控制器、PIO控制器分别与所述总线连接。
6.根据权利要求5所述的数字集成芯片测试仪,其特征在于:所述EPCS控制器连接有EPCS4存储器,所述SDRAM控制器连接有SDRAM存储器。
7.根据权利要求5所述的数字集成芯片测试仪,其特征在于:所述UART控制器连接有USB转换芯片,所述USB转换芯片连接有PC机,所述JTAG控制器与所述PC机连接。
8.根据权利要求5所述的数字集成芯片测试仪,其特征在于:所述LCD控制器连接有LCD显示器,所述PIO控制器连接有键盘。
9.根据权利要求1所述的数字集成芯片测试仪,其特征在于:所述总线为Avalon-MM总线。
10.根据权利要求1所述的数字集成芯片测试仪,其特征在于:所述处理器单元为NiosII处理器。
CN201521045753.0U 2015-12-15 2015-12-15 一种数字集成芯片测试仪 Expired - Fee Related CN205301522U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201521045753.0U CN205301522U (zh) 2015-12-15 2015-12-15 一种数字集成芯片测试仪

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201521045753.0U CN205301522U (zh) 2015-12-15 2015-12-15 一种数字集成芯片测试仪

Publications (1)

Publication Number Publication Date
CN205301522U true CN205301522U (zh) 2016-06-08

Family

ID=56432000

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201521045753.0U Expired - Fee Related CN205301522U (zh) 2015-12-15 2015-12-15 一种数字集成芯片测试仪

Country Status (1)

Country Link
CN (1) CN205301522U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105353298A (zh) * 2015-12-15 2016-02-24 广西民族师范学院 一种数字集成芯片测试仪

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105353298A (zh) * 2015-12-15 2016-02-24 广西民族师范学院 一种数字集成芯片测试仪

Similar Documents

Publication Publication Date Title
CN103885868B (zh) 模拟usb热插拔过程的测试系统及装置
CN202119855U (zh) 集成电路开短路测试系统
CN104142988B (zh) 基于自动化测试系统的通用信息处理平台
CN205301522U (zh) 一种数字集成芯片测试仪
CN102375129A (zh) 电源检测电路
CN205122047U (zh) 一种便捷式单片机实验开发装置
CN106569572B (zh) 主板及具有该主板的电脑控制系统
CN105353298A (zh) 一种数字集成芯片测试仪
CN203587757U (zh) 手持数字集成电路参数测试仪
CN207586320U (zh) 一种电能质量监测终端
CN104217767A (zh) 一种非易失性存储器测试装置及其测试方法
CN203012061U (zh) 一种用于多路直流电路的自动切换装置
CN103971571A (zh) 单片机多机系统实验板
CN204964642U (zh) 自动测试平台的测试系统
CN205942683U (zh) 一种自行控制多路通信电台收/发工作时间的平台
CN202471931U (zh) 一种电池管理系统soc动态修正模拟测试系统
CN205103347U (zh) 一种ic卡模拟测试系统
CN203706531U (zh) 一种嵌入式开发装置
CN203981842U (zh) 自动化开关测试仪
CN204576883U (zh) 一种基于Android手机的新型物联网实验装置
CN205177006U (zh) Mbus方式智能水表手持器
CN203930004U (zh) 一种智慧型数字集成电路故障检测系统
CN204576488U (zh) 远程更新bios的系统
CN205103346U (zh) 一种具有电平保护功能的ic卡仿真测试装置
CN205210256U (zh) 一种用于扩展chroma 3380p测试平台的功能的装置

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160608

Termination date: 20161215

CF01 Termination of patent right due to non-payment of annual fee