CN103580653A - 波形发生器的波形产生电路 - Google Patents

Abstract

波形发生器具有波形产生电路，其存储具有死时间期的模拟波形信号的波形数据而不需要存储关于死时间的数据。具有序列存储器的定序器存储序列数据，其控制模拟波形信号的一个或多个信号分量以及关联的死时间的定序。死时间的定时由采样时钟和等待时间计数器控制。信号分量的产生由对存储采样分量的数字数据的波形存储器控制地址的产生的采样时钟控制。波形存储器数字数据被转换成模拟波形信号。

Description

波形发生器的波形产生电路

背景技术

射频（RF）传输正广泛地在各种领域中使用。因为半导体技术的进步，任意波形发生器（AWG）现在以每秒10G样本或更多为特征，这允许AWG在没有升频转换器的情况下直接产生微波信号。例如，AWG7122C任意波形发生器（由Tektronix, Inc., Bcavcrton, OR制造）具有每秒24千兆样本的最大采样率。这样的AWG的应用之一是产生雷达信号。典型的雷达信号是如在图1中示出的RF（射频）脉冲串。

需要超高速采样率来产生微波信号，这使得波形数据非常大，从而需要大型波形存储器来存储数据。例如，需要10G个字的波形存储器来以10G样本/秒产生一秒波形。

图2A是简化的雷达信号的示例。P1至P4的每个梯形代表RF脉冲组并且T1至T4中的每个示出死时间。注意每个T1至T4死时间没有信号但这些分量的定时信息非常重要，因为关于目标对象的范围信息将包括在来自对象的反射信号中。图2B是图2A的简化雷达信号的放大版本。图2B示出每个RF分量（例如P1至P4中的一个）包括多个脉冲并且由脉冲的持续时间限定。

图3是在AWG中使用的常规波形产生电路的框图。例如雷达信号数据的波形数据存储在波形存储器52中并且在定序器50（其包括序列存储器48）的序列控制下提供给数模转换器（DAC）54。DAC 54从限定采样率的时钟发生器56接收采样时钟Fs。DAC 54向具有重建滤波器、放大器和衰减器的输出电路58提供模拟波形信号来获得具有期望带宽和幅度的模拟信号。CPU（未示出）控制块的操作。

图2A的简化雷达信号可分成一些分量，其作为数字数据存储在波形产生电路31的波形存储器52中。图4示出简化雷达信号的分量，其中图2的RF分量P1至P4因为它们在存储器52中而被留下，但T1至T4的死时间分量相应地挤入ST1至ST4分量。例如，T1的死时间分量可通过重复ST1 n1次而提供，或T1=ST1*n1。

图5是基于图4的示例的序列表1的示例。序列存储器48存储该序列表1并且定序器50控制波形存储器52以根据序列表1向DAC 54提供波形数据“*.wfm”。甚至在不产生RF脉冲并且然后需要大的存储器空间时，该方法也使用波形存储器。

发明内容

本发明是波形产生电路，其具有用于产生波形输出信号（例如具有信号分量和死时间的脉冲串雷达信号）的改进序列控制。波形存储器存储信号分量的波形数据而不是死时间数据。序列存储器通过相应的寄存器向地址、等待、信号分量长度和重复计数器提供信号分量和关联的死时间的序列控制数据。等待计数器基于选择的信号分量的序列控制等待时间数据和死时间组合来对采样时钟计数，而地址计数器基于序列控制地址数据（其代表波形存储器中的信号分量的第一波形数据的初始地址）来提供初始地址。序列控制等待时间数据限定死时间的持续时间。等待计数器通过产生“信号分量的起始”输出来控制地址计数器和信号分量长度计数器。地址计数器在死时间后对于选择的信号分量的波形数据输出发起从地址计数器的地址增加。信号分量长度计数器对于选择的信号分量的持续时间发起采样时钟的计数并且生成“信号分量的结束”输出用于停止地址计数器并且使重复计数器中的计数增加。当使重复计数器中的计数增加与重复次数数据匹配时，重复计数器接收作为序列控制数据和“信号分量的结束”输出的重复次数数据并且产生及输出以将新的序列控制数据加载到地址、等待、信号分量长度和重复计数器。

当与随附的权利要求和附图结合阅读时，本发明的目标、优势和新颖特征从下列详细描述清晰可见。

附图说明

图1是雷达信号的波形示例。

图2A是简化雷达信号的示例并且图2B是简化雷达信号的放大版本。

图3是在任意波形发生器中使用的常规波形产生电路的框图。

图4示出存储在常规波形产生电路的波形存储器中的简化雷达信号的分量数据。

图5是在序列中使用的常规序列表的示例。

图6是用于根据本发明的实施例的任意波形发生器的典型代表性框图。

图7是根据本发明的波形产生电路的实施例的框图。

图8是根据本发明包括序列存储器的定序器的实施例的详细框图。

图9示出根据本发明存储在波形存储器中的信号分量的波形数据。

图10示出由根据本发明的实施例产生的脉冲串（例如，雷达信号）的示例。

图11示出序列存储器可存储的序列表的示例。

图12是根据本发明的实施例的流程图。

具体实施方式

参考图6，示出有任意波形发生器10的代表性框图。该信号发生器10具有中央处理单元（CPU）20，其根据存储在硬盘驱动器（HDD）24上的程序控制仪器的操作。存储器22（例如RAM存储器）用于CPU 20的工作区来从存储装置24读取程序。用户可以设置信号发生器以经由设置在仪器的前面板上的按钮、旋钮和诸如此类12来产生输出测试信号。显示装置16提供用户接口，用于使与输出测试信号的信号模式和用户设置有关的信息可视化。外部显示输出电路26提供视频输出，其可连接到外部显示器28用于除信号发生器的内置显示器16外还提供更大的显示区域。波形产生电路30基于用户限定的参数产生输出测试信号。在该示例中，波形发生器电路具有对于触发和事件信号的两个通道输出和输入。输入/输出端口32用于将外部键盘34、指点装置（例如鼠标36）及诸如此类连接到信号发生器。该外部键盘34和/或鼠标36可作为信号发生器的前面板控制的一部分而被包括。这些框经由信号和数据总线38耦合在一起。信号发生器的总线38可具有局域网（LAN）接口40，用于将信号发生器连接到外部控制器，例如个人计算机（PC）42。该LAN接口40允许用户接口在PC 42上操作并且将输出信号数据传递到信号发生器10并且还使PC 42能够通过网络控制信号发生器10。

图7是根据本发明的图6的波形产生电路30的实施例的框图。本发明将关于雷达信号脉冲串描述，但应该理解在信号的有源部分之间需要死时间的任何信号可用该发明实现。注意图7中的框（其对应于图3中的那些）具有相同的标号。本发明的实施例具有波形存储器64，其存储信号分量（RF分量）P1至P4的波形数据而不是如在图9中示出的信号分量P1至P4之间的死时间T1至T4的波形数据。本发明通过去除对波形数据的要求而使波形数据大小减少，其代表波形数据中的死时间。改进的数据序列控制可以产生死时间而没有存储与死时间有关的波形数据的特定要求。

图10示出由根据本发明的实施例产生的脉冲串（例如雷达信号）的示例，其中T1和P1被重复两次。图11示出序列存储器62可存储的序列表的示例。图12是根据本发明的实施例的流程图。

信号分量（例如图10中的代表性雷达信号）的波形数据存储在波形存储器64中并且在定序器60（其包括序列存储器62）的序列控制下提供给数模转换器（DAC）54。DAC 54从限定采样率的时钟发生器56接收采样时钟Fs。DAC 54向具有重建滤波器、放大器和衰减器的输出电路58提供模拟波形信号来获得具有期望带宽和幅度的模拟信号。CPU 20控制波形产生电路30的块的操作。

序列存储器62包含如由序列表所代表的用于产生图10的波形输出信号（雷达信号）的序列控制数据。在图12中，发起脉冲串的产生，如在步骤102中示出的。在步骤104中，整数指数用于Tn或Pn，其中整数“n”=1, 2, 3, 4…并且“n”的默认值设置成1。在向相应的计数器80、82、84和86提供数据之前，四个寄存器70、72、74和76暂时存储来自序列存储器62的序列控制数据。存储在寄存器70、72、74和76中的序列控制数据被加载到计数器80、82、84和86内（步骤106）。P1的第一地址数据的序列控制数据被加载到地址计数器80内。T1的等待时间数据的序列控制数据被加载到等待时间计数器82内。P1的信号分量长度数据的序列控制数据被加载到信号分量长度计数器84内。P1的重复次数数据的序列控制数据被加载到重复计数器86内。计数器80、82和84从时钟发生器56接收采样时钟Fs。等待计数器82开始对代表由等待时间数据规定的死时间（T1）的采样时钟计数（步骤108）。

等待计数器82通过对采样时钟计数而控制死时间T1至T4中的每个，其没有信号。注意采样时钟的速率快到足以以高分辨率调整死时间。在等待计数器增加期间，P1的初始地址向波形存储器64提供地址用于输出P1的初始波形数据作为死时间数据。当等待计数器82到达由T1的等待时间数据规定的计数数字（步骤110）时，它向地址和信号分量长度计数器80和84提供“信号分量的起始”信号。地址计数器80响应于向波形存储器提供用于输出代表P1的波形数据的采样时钟而开始使地址增加。信号分量长度计数器84开始对采样时钟的时钟数量计数。信号分量长度计数器84持续对采样时钟的时钟周期计数直到到达由P1的信号分量长度（即，持续时间）数据规定的计数数字（步骤112）。当信号分量长度计数器84到达由P1的信号分量长度规定的终止计数数字（步骤114）时，它向地址计数器80和重复计数器86提供“信号分量的结束”信号。地址计数器80从信号分量长度计数器84接收“信号分量的结束”信号并且然后示出P1的结束地址（步骤116）。重复计数器86还从信号分量长度计数器84接收“信号分量的结束”信号，其使重复计数器增加1。

此时，如果重复计数器86设置成特定的重复计数数字，例如两个或以上（在步骤118处的否）并且n小于最后的n（即，在该示例中在步骤120处n_LAST是四），地址计数器80再次设置成P1的第一地址（步骤122），并且等待时间计数器82和信号分量长度计数器84中的计数寄存器重设为它们的初始值。在该示例中，对P1的重复计数设置成2，如在图10中示出的。然后，过程返回步骤108。当等待计数器82再次到达由T1的等待时间数据规定的计数数字（步骤110）时，它向地址和信号分量长度计数器80和84提供“信号分量的起始”信号。地址计数器80开始使P1的地址数据增加并且信号分量长度计数器84开始对采样时钟的时钟周期计数一直到由P1的信号分量长度数据规定的计数数字（步骤112）。当信号分量长度计数器84到达由P1的信号分量长度规定的计数数字（步骤114）时，地址计数器80从信号分量长度计数器84接收“信号分量的结束”信号并且再次示出P1的结束地址（步骤116）。重复计数器86还从信号分量长度计数器84接收“信号分量的结束”信号，其使重复计数器86增加1。使重复计数器增加2，这与重复次数数据的计数匹配（步骤118处的是），这使重复计数器84向序列存储器提供“分量结束”信号（步骤124）。

然后，n增加1（步骤126）并且过程返回步骤106。在步骤106处，来自序列存储器62的P2的第一地址数据、P2的等待时间数据、P2的信号分量长度数据、P2的重复次数数据经由相应的寄存器70、72、74和76而加载到地址计数器80、等待时间计数器82、信号分量长度计数器84和重复计数器86。在该实施例中，对P2的重复次数是1。当等待计数器82到达由T2的等待时间数据规定的计数数字（步骤110）时，它向地址计数器80和信号分量长度计数器84提供“信号分量的起始”信号。地址计数器80响应于提供给波形存储器用于输出代表P2的波形数据的采样时钟而开始使地址增加。信号分量长度计数器84开始对采样时钟的时钟数计数。信号分量长度计数器84对采样时钟的时钟周期计数直到到达由P2的信号分量长度（即持续时间）数据规定的计数数字（步骤112）。当信号分量长度计数器84到达由P2的信号分量长度规定的计数数字（步骤114）时，地址计数器80从信号分量长度计数器84接收“信号分量的结束”信号并且再次示出P1的结束地址（步骤116）。重复计数器86还从信号分量长度计数器84接收“分量结束”信号，其使重复计数器86增加1。使重复计数器增加1，这与重复次数数据的计数匹配（步骤118处的是），这使重复计数器84向序列存储器提供“分量结束”信号（步骤124）。然后，n增加1（步骤126）并且过程返回步骤106。在T3和T4的死时间和P3和P4的信号分量上实施相似的操作。如上文描述的，适合于雷达信号的期望的RF脉冲串可以通过将T1的等待时间设置成T4而产生。

死时间的大小不必是零，而可以是非零值。此外，死时间的大小不必是有源信号的第一波形记录、本发明可用为死时间提供值（其可以是非零值）的定序器实现。序列存储器可包含波形存储器的存储器地址位置（其是使用采样时钟的序列存储器的读出并且提供给波形存储器），而不是使用地址计数器使地址增加。定序器和/或定序器存储器的各种元件可实现为系统资源，例如是存储器22的一部分的定序器存储器以及在CPU 20中实现的等待计数器。

应该意识到可做出改动和修改而不偏离如在随附权利要求中阐述的本发明的原理。在该公开中描述的功能可以由各种工具实现，其包括基于软件和硬件两者的实现，或其任何组合。

Claims (15)

1. 一种波形产生电路，用于任意波形发生器，其包括：

时钟发生器，用于产生采样时钟；

波形存储器，用于存储输出波形信号的一个或多个信号分量的数据；

数模转换器，用于将来自所述波形存储器的信号分量的数据转换作为所述输出波形信号；

定序器，其具有序列存储器，用于存储代表一个或多个信号分量和有关的死时间的序列控制数据；

地址计数器，其接收信号分量中选择的一个的序列控制初始地址数据并且将初始地址提供给所述波形存储器；

等待计数器，其对于选择的信号分量的所述死时间接收序列控制等待时间数据并且对所述采样时钟计数直到到达所述等待时间数据的终止计数，在这期间所述波形存储器输出与所述信号分量的所述初始地址关联的数据；并且产生信号来对选择的信号分量数据发起从所述地址计数器到所述波形存储器的地址增加；以及

信号分量长度计数器，其接收序列控制信号分量长度数据和增加地址发起信号用于对于所述选择的信号分量的持续时间进行所述采样时钟计数并且产生代表所述输出波形信号的选择的信号分量的结束的信号并且终止从所述地址计数器产生地址，其中代表所述选择的信号分量结束的信号发起重复所述选择的信号分量和选择代表另一个信号分量和有关的死时间的序列控制数据中的一个。

2. 如权利要求1所述的波形产生电路，进一步包括：

重复计数器，其接收序列控制重复次数数据和代表所述信号分量中的一个的结束的信号，其使所述重复计数器增加用于产生信号，其用于在增加的重复计数器等于所述序列控制重复次数数据时终止所述信号分量和有关的死时间或在所述增加的重复计数器与所述序列控制重复次数数据不同时发起所述信号分量和有关的死时间中的前一个的产生。

3. 如权利要求1所述的波形产生电路，其中，所述地址计数器从所述序列存储器接收所述信号分量中的一个的所述序列控制初始地址数据。

4. 如权利要求1所述的波形产生电路，其中，所述等待计数器从所述序列存储器接收所述信号分量中的一个的所述序列控制等待时间数据。

5. 如权利要求1所述的波形产生电路，其中，所述信号分量长度计数器从所述序列存储器接收所述信号分量中的一个的所述序列控制长度数据。

6. 如权利要求1所述的波形产生电路，进一步包括：

寄存器，用于从所述序列存储器接收所述序列控制初始地址数据、所述序列控制等待时间数据、所述序列控制信号分量长度数据中的每个并且将所述序列控制初始地址数据、所述序列控制等待时间数据、和所述序列控制信号分量长度数据提供给它们相应的地址计数器、等待时间计数器和信号分量长度计数器。

7. 如权利要求2所述的波形产生电路，其中，所述重复计数器从所述序列存储器接收所述信号分量中的一个的所述序列控制重复次数数据。

8. 如权利要求7所述的波形产生电路，进一步包括：

寄存器，用于从所述序列存储器接收所述序列控制重复次数数据并且将所述序列控制重复次数数据提供给所述重复计数器。

9. 一种用于控制波形产生的序列的方法，用于任意波形发生器，其包括以下步骤：

将输出波形信号的多个信号分量中的一个的波形数据存储在波形存储器中；

将来自序列存储器的关于所述信号分量中的一个的序列控制数据提供给地址计数器、等待计数器和信号分量长度计数器；

用所述等待计数器对于代表与选择的信号分量关联的死时间的等待时间而基于序列控制数据等待时间对采样时钟计数，而所述地址计数器向波形存储器提供选择的信号分量的波形数据的初始地址；

在达到对所述等待计数器的基于所述序列控制数据等待时间的终止计数时将来自所述等待计数器的起始信号提供给所述地址和信号分量长度计数器；

在所述地址计数器接收所述起始信号后响应于所述采样时钟而使从所述地址计数器到所述波形存储器的地址增加；

在所述信号分量长度计数器接收所述起始信号后基于序列控制数据信号分量长度而用代表所述信号分量长度的所述信号分量长度计数器对所述采样时钟计数；

在达到基于所述序列控制数据信号分量长度的终止计数时提供来自所述信号分量长度计数器的结束信号；以及

响应于所述信号分量长度结束信号而将来自所述序列存储器的关于所述信号分量中的另一个的序列控制数据提供给所述地址、等待和信号分量长度计数器。

10. 如权利要求9所述的用于控制波形产生的序列的方法，进一步包括以下步骤：

在所述序列控制数据重复次数和信号分量长度结束信号的计数不相等时将来自所述序列存储器的序列控制数据重复次数提供给重复计数器用于与信号分量长度结束信号的计数比较并且对于选择的信号分量提供序列控制数据，并且在所述序列控制数据重复次数和信号分量长度结束信号的计数相等时对所述信号分量中的另一个提供序列控制数据。

11. 如权利要求9所述的用于控制波形产生的序列的方法，其中，所述地址计数器从所述序列存储器接收作为所述序列控制数据的选择的信号分量的波形数据的初始地址。

12. 如权利要求9所述的用于控制波形产生的序列的方法，其中，所述等待计数器从所述序列存储器接收作为所述序列控制数据的选择的信号分量的等待时间数据。

13. 如权利要求9所述的用于控制波形产生的序列的方法，其中，所述信号分量长度计数器从所述序列存储器接收选择的信号分量的信号分量长度数据。

14. 如权利要求9所述的用于控制波形产生的序列的方法，进一步包括：

通过相应的寄存器将来自所述序列存储器的所述序列控制数据提供给所述地址、等待和信号分量长度计数器。

15. 如权利要求10所述的用于控制波形产生的序列的方法，进一步包括：

通过寄存器将来自所述序列存储器的所述序列控制数据重复次数提供给所述重复计数器。

Images