CN103578543A - 基于操作温度调整nvm单元偏置条件以降低性能退化的方法和系统 - Google Patents

基于操作温度调整nvm单元偏置条件以降低性能退化的方法和系统 Download PDF

Info

Publication number
CN103578543A
CN103578543A CN201310316735.0A CN201310316735A CN103578543A CN 103578543 A CN103578543 A CN 103578543A CN 201310316735 A CN201310316735 A CN 201310316735A CN 103578543 A CN103578543 A CN 103578543A
Authority
CN
China
Prior art keywords
nvm
bias
temperature
voltage
voltage levvl
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310316735.0A
Other languages
English (en)
Other versions
CN103578543B (zh
Inventor
穆复宸
王彦卓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN103578543A publication Critical patent/CN103578543A/zh
Application granted granted Critical
Publication of CN103578543B publication Critical patent/CN103578543B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters

Landscapes

  • Read Only Memory (AREA)

Abstract

公开了用于对非易失性存储器(NVM)单元的偏置条件进行基于温度的调整以改进NVM系统的性能和产品寿命的方法和系统。系统实施例包括具有NVM控制器（212）、偏压发生器（150）和NVM单元阵列（204）的集成NVM系统（102）。此外，NVM系统可以在存储电路中存储基于温度的偏置条件信息。所公开的实施例基于温度测量选择和运用NVM单元的偏置条件。

Description

基于操作温度调整NVM单元偏置条件以降低性能退化的方法和系统
技术领域
本技术领域涉及非易失性存储器(NVM)，更具体地说涉及控制NVM单元的存储器操作的技术。 
背景技术
可编程存储器已通过使用非易失性存储器(NVM)单元被实施。这些NVM系统可以作为独立存储器集成电路被实施或者被嵌入到其它集成电路中。NVM系统利用NVM单元的各种单元结构，包括浮置栅极单元和分裂栅极单元。此外，各种技术已被用于执行NVM单元的读取、编程和擦除操作，包括Fowler-Nordheim(FN)隧道效应技术。然而，由于各种因素，NVM单元的性能可能退化。 
例如，NVM单元的循环性能依赖于温度。具体地，编程操作的速度在高温中要比在低温中慢。Fowler-Nordheim(FN)隧道效应擦除操作在高温中要比在低温中快。基于物理性能，这些温度变化是自然现象。这些依赖于温度的行为可以导致性能退化。例如，电压斜升在FN擦除和软编程操作中经常被使用。对于低温中的慢擦除操作，擦除操作需要的时间可以超过电压斜升时间，因此导致了显著地退化的循环性能。 
由于循环造成的损害积累，NVM单元的循环性能也将在一定数量的循环之后显著地退化。例如，对于利用浮置栅极和隧道氧化层的NVM单元，随着循环计数的增加，越来越多的电荷（例如，空穴和电子）被困在隧道氧化层中，因此损害了隧道氧化层。由于较大的阻滞效应，这种损害不仅降低了循环性能，而且还降低了NVM单元其它方面的可靠性。这些可靠性方面中的一些包括数据保留受热(DRB)可靠性、使用 寿命(OL)、编程干扰、读干扰以及NVM单元其它方面的可靠性。 
NVM单元性能退化，例如由于温度变化或者高循环计数引起的性能退化，能够减少NVM系统和嵌入这些NVM系统的集成电路的使用寿命。 
附图描述 
应注意附图只说明了示例实施例并且因此不被认为是限定本发明的范围。附图中的元素说明是为了简便以及清晰，不一定按比例绘制。 
图1是包括非易失性存储器(NVM)系统的实施例的方框图。 
图2是基于温度测量调整NVM系统的偏置条件的实施例的流程图。 
图3是连接到NVM存储器单元的字线和位线的图。 
图4是NVM单元的阈值电压关于编程和擦除操作的概率分布图。 
具体实施方式
公开了用于调整非易失性存储器(NVM)单元的偏置条件以改进NVM系统的性能和产品寿命的方法和系统。具体地，公开了基于温度测量调整NVM单元偏置条件的实施例。即使发生性能退化，例如由于操作温度变化，公开的实施例仍保持高性能，因此改进了产品可靠性并且延长了产品寿命。根据要求，公开的各种实施例可以单独使用或者与彼此组合使用。此外，根据要求，附加的或者不同特征和变化可以被实施，并且相关的或者修改的系统和方法也可以被利用。 
首先，参照图1和图3，描述了基于操作温度调整NVM单元的偏置条件的示例存储器系统实施例。具体地，这些实施例使用当前的操作温度信息和存储的基于温度的偏置条件信息来实施对存储器操作的NVM单元偏置条件的调整以改进NVM系统的性能和产品寿命。 
图1是实施例100的方框图，包括非易失性存储器(NVM)102和附 加电路，例如一个或多个处理器108以及温度传感器112。NVM系统102被配置为存储操作NVM系统102中利用的操作数据。例如，对于描述的实施例100，如在下面进一步详细描述的，NVM系统102包括可以被用于NVM系统102中的存储器操作的基于温度的偏置条件信息。该基于温度的偏置条件信息132可以被存储在位于NVM系统102中的存储电路中，并且该存储电路可以是例如随机存取存储器(RAM)、只读存储器(ROM)、可编程的非易失性存储器(NVM)、或者其它要求的存储电路。而且，对于描述的实施例100，NVM系统102和处理器108分别通过连接106和110耦合于通信总线120。根据要求，附加电路块也可以被包括在实施例100中。例如，片上温度传感器112可以被提供，并且温度传感器112可以通过连接114耦合于通信总线120。温度传感器112可以生成与NVM系统102的操作温度相对应的温度测量。根据要求，这些温度测量可以被处理器108、NVM系统102、和/或其它电路访问或者被传递到处理器108、NVM系统102、和/或其它电路。应注意NVM系统102可以和一个或多个处理器108集成在单独的集成电路中，或者根据要求可以作为独立的存储器电路被实施。此外，应注意温度传感器112可以和NVM系统102集成，或者根据要求可以在另集成电路中被集成。而且，应注意根据要求，NVM系统102的电路可以通过使用多个集成电路被实施。 
NVM系统102包括NVM单元202的阵列204。NVM系统102也包括NVM控制器212、行解码器206和列解码器逻辑208。正如上面所指示的，NVM系统102被配置为存储可以被用于系统102的一个或多个操作的操作数据，例如基于温度的偏置条件信息132。存储器单元210表示多个NVM存储器单元202中的一个。对于所描述的实施例，存储器单元210是浮置栅极类型的NVM存储器单元，具有栅极(G)连接230、源极(S)连接232、漏极(D)连接234和体(B)连接236。应注意根据要求，其它NVM单元类型也可以被利用。例如，分裂栅极NVM单元或多极NVM单元可以被使用，或者根据要求，其它NVM单元可以被使用。 
如本发明所描述的，存储的基于温度的偏置条件信息132被用于提供不同组的可选择性的偏置条件参数以用于操作NVM系统102。这些组的可选择性的偏置条件参数可以包括例如默认偏置条件和或多个可以基于操作条件选择的附加组偏置条件，例如根据要求在检测到退化性能或某个其它条件或参数之后。 
在操作期间，NVM控制器212通过连接218向行解码器206提供行地址。行解码器206通过应用于用于NVM单元阵列204中的NVM单元202的所选择行的栅极节点230的栅极偏压(VG)220驱动所选择的字线。NVM控制器212也通过连接214向列逻辑208提供列地址。列逻辑208通过应用于用于为NVM单元202的所选择行的漏极节点234的漏极偏压(VD)216驱动选择的位线。通过连接216，列逻辑208也被用于从NVM单元阵列204中的所选择的NVM单元202访问和读取存储的数据值。 
偏压发生器150被配置为生成用于NVM系统102操作的各种偏压。例如，偏压发生器150向行解码器206提供栅极偏压151，该栅极偏压被用于将栅极偏压(VG)220应用于NVM单元阵列204中的NVM单元202。偏压发生器150还向列逻辑208提供漏极偏压152，该漏极偏压被用于将漏极偏压(VD)216应用于NVM单元阵列204中的NVM单元202。此外，偏压发生器150向NVM单元阵列204中的NVM单元202的体节点236提供体偏压(VB)222，以及偏压发生器150向NVM单元阵列204中的NVM单元202的源极节点232提供源极偏压(VS)224。偏压发生器150从控制哪些偏压由偏压发生器提供并且被行解码器206、列逻辑208以及NVM单元阵列204使用的NVM控制器212接收偏压控制信号155。还应注意根据要求，偏压发生器150可以作为在整个NVM系统102中分布在不同位置的偏压发生器电路被实施。例如，在NVM系统102在集成电路中被集成的情况下，偏压发生器电路可以作为位于在集成电路中不同位置的不同电路块被实施，并且不同 电路块可以被配置为生成一个或多个偏压。此外，根据要求，偏压发生器电路可以作为单一、非分布式电路块被实施。根据要求，其它变化也可以被实施，而仍提供本发明所描述的偏压。 
如上面所指示的，NVM系统102被配置为执行一个或多个操作，例如读取操作、擦除操作、编程操作、软编程操作、擦除验证操作、编程验证操作、软编程验证操作和/或其它任何期望的操作。通常，当在制作之后生效的时候，擦除操作首先被执行以清除存储在NVM系统102中的任何信息。在擦除操作之后，软编程操作可以被用于确保擦除的NVM单元没有被过度消耗。然后，编程操作被执行以访问选择的NVM单元并且把期望的数据写入NVM系统102中。随后，读取操作被用于访问存储在NVM系统102中的数据。如果期望修改存储在NVM系统102中的数据，附加擦除和编程操作可以被用于修改NVM系统102中的数据。编程/擦除循环和读取操作在NVM系统102的整个使用寿命中通常不断进行。 
对于读取操作，来自被访问的NVM单元202的数据通过列逻辑208被读取并且通过连接214传送回NVM控制器212。NVM控制器212可以然后通过连接106向外部电路提供该读取数据。对于编程操作，被访问的存储器单元通过NVM控制器212提供的数据被编程，其进而可以通过连接106从外部电路提供。对于擦除操作，被访问的存储器单元的阈值电压在擦除操作之后被减小到低于期望的阈值（例如，擦除验证水平）。对于软编程操作，如上面所指示的，被访问的存储器单元的阈值电压在软编程操作之后被增大到高于期望的阈值（例如，软编程验证水平）。验证操作（例如，擦除验证、编程验证、软编程验证）是读取操作的一种类型，其中NVM单元中的存储电荷通过访问单元被访问并且和选择的阈值电压或电流进行比较。 
还应注意对于编程和擦除操作，电荷被添加到NVM单元202中的电荷存储层或者从中移除。例如，这些电荷存储层可以是NVM单元 202中的浮置栅极或者离散电荷层。更具体地，当NVM单元202被编程时，电子被添加到电荷存储层（例如，因此当读取的时侯，生成较高的阈值电压）。当NVM单元202被擦除时，电子从电荷存储层中移除（例如，因此当读取的时侯，生成较低的阈值电压）。根据要求，NVM系统102可以被配置为以较弱的擦除进行操作，以便在擦除之后，小负电荷仍被留在电荷存储层中。此外，NVM系统102可以被配置为具有非常强大的擦除，以便电荷存储层被过擦除，在存储层中生成了网孔并且因此在擦除单元中提供了正电荷。当NVM单元202随后在读取操作期间被访问时，进行关于单元的阈值电压是否大于读取电压水平（例如，逻辑“0”）或者小于读取电压水平（例如，逻辑“1”）的确定。还应注意在多级NVM单元在NVM系统中被利用的情况下，进行关于单元的阈值电压表示什么逻辑值的确定。例如，对于四级单元，检测的逻辑值是“00”、“01”、“10”以及“11”，单个单元存储两位信息。 
再次注意的是NVM系统102通常被配置为执行一个或者多个操作，例如读取操作、擦除操作、编程操作、软编程操作、擦除验证操作、编程验证操作、软编程验证操作和/或其它任何期望的操作。在这些操作期间，偏置条件被应用于NVM系统102中的NVM单元202，并且这些偏置条件取决于被执行的NVM操作。 
图3是用于到NVM存储器单元210的字线和位线连接的实施例300的图。在操作期间，NVM存储器单元210的体(B)236连接到体偏压(VB)，以及源极(S)232连接到源极偏压(VS)，例如，如在上面描述的偏压发生器150所提供的。NVM单元210的漏极(VD)234通过连接216中的一个耦合于列逻辑208以接收漏极偏压(VD)。NVM单元210的栅极230通过连接220中的一个耦合于行解码器206以接收栅极偏压(VG)。取决于对NVM存储器单元202执行的操作，不同体、源极、漏极、以及栅极偏压(VB、VS、VD、VG)被应用于选择的NVM存储器单元202的体(B)节点236、源极(S)节点232、漏极(D)节点234和栅极 (G)节点230。 
下面的表格1提供了可以用于NVM系统102的编程操作、擦除操作和软编程操作的示例默认偏置条件。表格1还提供了可以用于NVM系统102的编程验证操作、擦除验证操作和软编程验证操作的示例默认偏置条件。表格1还提供了基于操作温度变化可以为不同NVM操作而进行的示例偏压调整。应注意除了或者代替下面所指示的那些偏置条件，其它偏置条件根据要求也可以被调整。例如，由于NVM系统102的操作温度变化，栅极节点电压(VG)、漏极节点偏压(VD)、源极节点偏压(VS)、体节点偏压(VB)或者其任何组合可以被调整以改进性能。 
表格1–示例默认偏置条件以及基于温度的偏置条件调整 
操作 V（伏） VG（伏） VS（伏） VB（伏） 基于温度的偏压调整
编程 4.5 8.5 GND GND VG±500毫伏
擦除 浮置 -8.5 浮置 8.5 VB±500毫伏
软编程 4.5 2.5 GND GND VG±500毫伏
关于表格1,应注意根据要求，“±500毫伏”指可以在0到正500毫伏范围内或者从0到负500毫伏范围内的调整。根据要求，特定调整值的大小和符号可以被选择，并且不同调整可以为偏置条件的不同集合所选择。还应注意“浮置”指允许在操作期间浮置的节点，使得它们不依靠特定电压水平。还应注意接地(GND)，正如在下面的表格中所陈述的，可以被配置为0伏。 
现在关于图4更详细讨论NVM系统102中的NVM单元202的性能退化影响。 
图4是NVM单元的栅极或阈值电压关于编程和擦除操作的概率分布图400。X轴420表示阈值电压，Y轴422表示NVM单元阵列204 中的NVM单元202的阈值电压水平的概率分布(N)。电压水平408表示在读取操作期间应用的读取栅极偏压408(VRG)。关于验证操作，电压水平402表示在软编程验证操作期间使用的软编程验证电压(VSPV)。电压水平406表示在擦除程序验证操作期间使用的擦除验证偏压(VEV)。电压水平410表示在编程验证操作期间使用的编程验证偏压(VPV)。曲线414表示NVM单元阵列204中的擦除单元的阈值电压的概率分布。曲线416表示NVM单元阵列204中的编程单元的阈值电压的概率曲线。对于读取操作，如果被访问单元的阈值电压水平高于读取栅极偏压(VRG)408，NVM单元被确定为被编程（例如，逻辑0）。如果被访问单元的阈值电压水平低于读取栅极偏压(VRG)408，NVM单元被确定为被擦除（例如，逻辑1）。 
应注意图4说明了其中二级存储器单元被利用的示例。取决于被利用的电压水平的数量，多级单元(MLC)也可以被使用，使得将有四个或者更多的分布曲线。 
根据本发明所描述的实施例，应认识到操作温度可以影响NVM单元的电压概率分布曲线。例如，应注意NVM单元的操作温度越高，擦除就发生得越快，以及编程和软编程发生的越慢。此外，在给定操作温度的给定数量的编程脉冲之后，阵列的存储器单元的阈值水平将倾向于低操作温度的阈值水平高于高操作温度的阈值水平。此外，在给定操作温度的给定数量的擦除脉冲之后，阵列的存储器单元的阈值水平将倾向于低操作温度的阈值水平高于高操作温度的阈值水平。 
有利的是，本发明所描述的实施例向NVM单元202提供了操作偏置条件调整以降低否则会发生的性能退化，例如，来自在NVM单元202操作期间的温度变化。 
图2提供了基于操作温度测量调整编程和/或擦除偏压条件的实施例250的流程图。通过基于操作温度动态地调整偏置条件，NVM单元 的循环性能在宽范围操作温度被改进。关于下面的表格2-3，还应注意除了或者替代下面所指示的那些偏置条件，其它偏置条件根据要求也可以被调整。例如，由于NVM系统102的操作温度变化，栅极节点电压(VG)、漏极节点偏压(VD)、源极节点偏压(VS)、体节点偏压(VB)或者其任何组合可以被调整以改进性能。 
对于所描述的实施例250，在块252进行NVM系统102是否被置于温度优化模式中的确定，其中基于片上操作温度对偏置条件进行调整。如果否的话，那么流至块264，其中对NVM系统102执行下一个操作。如果是的话，那么流至块254，其中进行是否将执行编程/擦除循环的确定。如果否的话，那么流至块264，其中对NVM系统102执行下一个操作。如果是的话，那么流至块256，其中对NVM系统102检查片上温度，例如使用片上温度传感器112。在块258，编程/擦除循环偏置条件基于温度测量被调整。在对偏置条件进行这些调整之后，编程和擦除循环操作然后可以使用调整的偏置条件在块260被执行。在块262，初始的偏置条件被恢复。最后，到达了块264，其中对NVM系统102执行下一个操作。 
下面的表格2提供了示例调整，该示例调整可以被用于基于高于选择的高水平温度阈值的温度测量调整编程和软编程操作的操作条件。例如，基于温度的偏置条件可以被存储为NVM系统102中的偏置条件信息132并且被用于提供与测量的操作温度相对应的编程和软编程偏置条件。例如，根据要求，这些基于温度的偏置条件可以以取决于片上温度测量识别使用的偏置条件或参数的查找表的形式被存储。此外，根据要求，该数据可以被更新、存储和修复。 
表格2–对高于高阈值温度的温度（T>T高)的示例编程偏置条件调整 
Figure BDA00003567609600101
下面的表格3提供了示例调整，该示例调整可以被用于基于低于选择的低水平温度阈值的温度测量调整擦除操作的操作条件。例如，基于温度的偏置条件可以被存储为NVM系统102中的偏置条件信息132并且被用于提供与测量的操作温度相对应的编程和软编程偏置条件。例如，根据要求，这些基于温度的偏置条件可以以取决于片上温度测量识别使用的偏置条件或参数的查找表的形式被存储。此外，根据要求，该数据可以被更新、存储和修复。 
表格3–用于低于低阈值温度的温度（T<T低)的示例擦除偏置条件调整 
Figure BDA00003567609600102
如实施例500中所显示的以及表格2-3中所描述的，因此，在编程/擦除循环之前使用温度传感器测量检查操作温度。操作电压偏置条件然后基于操作温度测量被调整以实现改进的编程/擦除循环性能。例如，编程和软编程偏压可以对于超出高阈值温度(T高)的温度测量被增加，以及擦除偏压可以对于低于低阈值温度(T低)的温度测量被增加。这些增加造成了高温的编程速度被提升并且造成了低温的擦除速度被提升。这样，NVM单元可以被配置为保持跨越不同操作温度的一致的高性能水平。 
此外，应注意根据要求，高和低阈值温度值可以被选择。其它变 化同样根据要求可以被实施。例如，多个高温度阈值可以和与每一个温度水平相关联的不同偏压调整一起被利用。同样，多个低温度阈值可以和与每一个温度水平相关联的不同偏压调整一起被利用。同样地，随着NVM系统的操作温度在操作期间移动到更高和更低，操作温度测量可以被用于进行多个偏压调整。下面的表格4提供了其中多个不同阈值电压水平被利用的示例。 
表格4–用于多个温度阈值的示例偏置条件调整 
如本发明所指示的，根据要求，各种实施例以及不同特征和变体可以被实施。 
在一个系统实施例中，集成非易失性存储器(NVM)系统包括非易失性存储器(NVM)单元的阵列，被配置为生成用于NVM单元的偏压的偏压发生器电路，以及控制器电路。控制器电路被配置为获得与所述NVM系统有关的操作温度测量，基于温度测量确定NVM系统的性能退化，以及基于性能退化确定来调整由所述偏压发生器电路生成的偏 压的至少一个电压水平。所述控制器电路进一步被配置为使用所调整的至少一个电压水平进行所述NVM系统的存储器操作。 
在进一步的系统实施例中，所述存储器操作是编程操作。而且，如果操作温度测量高于阈值操作温度，所述至少一个电压水平可以包括栅极偏压的被调整为高于默认栅极偏压电压水平的电压水平。此外，所述栅极偏压的所述电压水平被调整为高出小于或等于500毫伏的量。此外，所述编程操作可以是软编程操作。 
在附加系统实施例中，所述存储器操作是擦除操作。此外，如果操作温度测量低于阈值操作温度，所述至少一个电压水平可以包括体偏压的被调整为高于默认体偏压电压水平的电压水平。此外，所述体偏压的所述电压水平被调整为高出小于或等于500毫伏的量。 
在附加系统实施例中，所述控制器电路可以进一步被配置为在所述存储器操作之后将所述至少一个调整的电压水平重置为默认水平。而且，所述控制器电路可以进一步被配置为在所述存储器操作之后存储表示所述至少一个调整的电压水平的信息。此外，所述偏压发生器电路可以为被置于所述集成NVM系统上的不同位置的两个电路块。 
在一个方法实施例中，一种操作集成非易失性存储器(NVM)系统的方法包括获得与NVM系统内的非易失性存储器(NVM)单元的阵列相关的操作温度测量，基于所述操作温度测量确定性能退化，基于所述性能退化确定调整用于所述NVM单元的由偏压发生器生成的至少一个偏压，以及使用所调整的至少一个偏压执行所述NVM系统的至少一个存储器操作。 
在进一步的方法实施例中，所述执行步骤执行编程操作。而且，所述调整步骤可以包括如果所述操作温度测量高于阈值操作温度，则增加栅极偏压的电压水平。此外，所述调整步骤可以包括将所述栅极 偏压的所述电压水平增加小于或等于500毫伏的量。 
在附加方法实施例中，所述执行步骤执行擦除操作。而且，如果所述操作温度测量低于阈值操作温度，所述调整步骤可以包括增加体偏压的电压水平。此外，所述调整步骤可以包括将所述体偏压的所述电压水平增加小于或等于500毫伏的量。 
在更进一步的方法实施例中，所述方法进一步可以包括在所述执行步骤之后将至少一个调整的偏压重置为默认电压水平。此外，所述方法还可以包括确定基于温度的调整在执行获得、确定和执行步骤之前是否已被启动。 
除非另有说明，使用术语如“第一”以及“第二”是用于任意区分这些术语描述的元素的。因此，这些术语不一定表示时间或这些元素的其它优先次序。 
鉴于本说明书，所描述的系统及方法的进一步修改和替代实施例对本领域所属技术人员将会很明显。因此将认识到所描述的系统及方法不被这些示例安排所限定。应了解本发明所显示的和描述的系统及方法的形式被认为示例实施例。在实施过程中可以做出各种变化。因此，虽然本发明的描述参照具体实施例，在不脱离本发明范围的情况下，可以进行各种修改以及变化。因此，说明书以及附图被认为是说明性而不是限定性的，并且所有这些修改是旨在包括在本发明范围内。关于具体实施例，本发明所描述的任何好处、优点或解决方案都不旨在被解释为任何或所有权利要求的关键的、必需的、或本质特征或元素。 

Claims (20)

1.一种集成非易失性存储器(NVM)系统，包括：
非易失性存储器(NVM)单元的阵列；
偏压发生器电路，被配置为生成NVM单元的偏压；以及
控制器电路，被配置为获得与所述NVM系统有关的操作温度测量，基于温度测量来确定所述NVM系统的性能退化，以及基于性能退化确定来调整由所述偏压发生器电路生成的偏压的至少一个电压水平，
其中所述控制器电路进一步被配置为使用所调整的至少一个电压水平进行所述NVM系统的存储器操作。
2.根据权利要求1所述的集成NVM系统，其中所述存储器操作包括编程操作。
3.根据权利要求2所述的集成NVM系统，其中，如果操作温度测量高于阈值操作温度，
所述至少一个电压水平包括栅极偏压的被调整为高于默认栅极偏压电压水平的电压水平。
4.根据权利要求3所述的集成NVM系统，其中所述栅极偏压的所述电压水平被调整为高出小于或等于500毫伏的量。
5.根据权利要求2所述的集成NVM系统，其中所述编程操作包括软编程操作。
6.根据权利要求1所述的集成NVM系统，其中所述存储器操作包括擦除操作。
7.根据权利要求6所述的集成NVM系统，其中，如果操作温度测量低于阈值操作温度，
所述至少一个电压水平包括体偏压的被调整为高于默认体偏压电压水平的电压水平。
8.根据权利要求7所述的集成NVM系统，其中所述体偏压的所述电压水平被调整为高出小于或等于500毫伏的量。
9.根据权利要求1所述的集成NVM系统，其中所述控制器电路进一步被配置为在所述存储器操作之后将所述至少一个调整的电压水平重置为默认水平。
10.根据权利要求1所述的集成NVM系统，其中所述控制器电路进一步被配置为在所述存储器操作之后存储表示所述至少一个调整的电压水平的信息。
11.根据权利要求1所述的集成NVM系统，其中所述偏压发生器电路包括被置于所述集成NVM系统上的不同位置的至少两个电路块。
12.一种操作集成非易失性存储器(NVM)系统的方法，包括：
获得与NVM系统内的非易失性存储器(NVM)单元的阵列有关的操作温度测量；
基于所述操作温度测量确定性能退化；
基于性能退化确定来调整用于所述NVM单元的由偏压发生器生成的至少一个偏压；以及
使用所调整的至少一个偏压执行所述NVM系统的至少一个存储器操作。
13.根据权利要求12所述的方法，其中所述执行步骤包括执行编程操作。
14.根据权利要求13所述的方法，其中，所述调整步骤包括如果操作温度测量高于阈值操作温度，则增加栅极偏压的电压水平。
15.根据权利要求14所述的方法，其中所述调整步骤将所述栅极偏压的所述电压水平增加小于或等于500毫伏的量。
16.根据权利要求12所述的方法，其中所述执行步骤包括执行擦除操作。
17.根据权利要求16所述的方法，其中，如果操作温度测量低于阈值操作温度，则所述调整步骤增加体偏压的电压水平。
18.根据权利要求17所述的方法，其中所述调整步骤将所述体偏压的所述电压水平增加小于或等于500毫伏的量。
19.根据权利要求12所述的方法，进一步包括在所述执行步骤之后将所述至少一个调整的偏压重置为默认电压水平。
20.根据权利要求12所述的方法，进一步包括确定基于温度的调整在执行所述获得、确定、调整和执行步骤之前是否已被启动。
CN201310316735.0A 2012-07-25 2013-07-25 基于操作温度调整nvm单元偏置条件以降低性能退化的方法和系统 Active CN103578543B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/557,481 US8873316B2 (en) 2012-07-25 2012-07-25 Methods and systems for adjusting NVM cell bias conditions based upon operating temperature to reduce performance degradation
US13/557,481 2012-07-25

Publications (2)

Publication Number Publication Date
CN103578543A true CN103578543A (zh) 2014-02-12
CN103578543B CN103578543B (zh) 2019-04-02

Family

ID=48803430

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310316735.0A Active CN103578543B (zh) 2012-07-25 2013-07-25 基于操作温度调整nvm单元偏置条件以降低性能退化的方法和系统

Country Status (3)

Country Link
US (1) US8873316B2 (zh)
EP (1) EP2690628B1 (zh)
CN (1) CN103578543B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105023609A (zh) * 2014-04-21 2015-11-04 群联电子股份有限公司 数据写入方法、存储器控制电路单元与存储器储存装置
CN105957554A (zh) * 2016-05-10 2016-09-21 北京兆易创新科技股份有限公司 一种非易失性存储器的擦除方法及非易失性存储器
CN107358976A (zh) * 2016-05-10 2017-11-17 北京兆易创新科技股份有限公司 一种非易失性存储器的编程方法及非易失性存储器
CN107767915A (zh) * 2016-08-15 2018-03-06 闪迪技术有限公司 自适应温度和存储器参数抑制
CN107958677A (zh) * 2016-10-14 2018-04-24 桑迪士克科技有限责任公司 具有智能温度感测和局部限制的非易失性存储器
CN109273029A (zh) * 2017-07-17 2019-01-25 爱思开海力士有限公司 存储器系统及其操作方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9129700B2 (en) * 2013-01-22 2015-09-08 Freescale Semiconductor, Inc. Systems and methods for adaptive soft programming for non-volatile memory using temperature sensor
US9224491B1 (en) * 2014-12-30 2015-12-29 Sandisk Technologies Inc. Average voltage band detection and use for tuning of voltages in ASICS
US10755783B2 (en) * 2018-08-27 2020-08-25 Silicon Storage Technology Temperature and leakage compensation for memory cells in an analog neural memory system used in a deep learning neural network
US11830555B2 (en) 2021-06-25 2023-11-28 Western Digital Technologies, Inc. Bias for data retention in fuse ROM and flash memory

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060109707A1 (en) * 2004-11-23 2006-05-25 Infineon Technologies North America Corp. Energy adjusted write pulses in phase-change memories
CN101017708A (zh) * 2006-02-07 2007-08-15 三星电子株式会社 根据温度变化控制高压生成器输出电压的半导体存储装置
US20090009235A1 (en) * 2007-07-05 2009-01-08 Elpida Memory, Inc. Semiconductor memory device
CN101828232A (zh) * 2008-09-22 2010-09-08 赛普拉斯半导体公司 具有两个独立控制电压泵的存储器架构

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5991201A (en) 1998-04-27 1999-11-23 Motorola Inc. Non-volatile memory with over-program protection and method therefor
US7877542B2 (en) 2000-01-06 2011-01-25 Super Talent Electronics, Inc. High integration of intelligent non-volatile memory device
JP3631463B2 (ja) 2001-12-27 2005-03-23 株式会社東芝 不揮発性半導体記憶装置
JP4052895B2 (ja) 2002-08-07 2008-02-27 シャープ株式会社 メモリセル情報の読み出し回路および半導体記憶装置
ITMI20022387A1 (it) 2002-11-12 2004-05-13 Simicroelectronics S R L Circuito per programmare un dispositivo di memoria non-volatile con
US7177199B2 (en) 2003-10-20 2007-02-13 Sandisk Corporation Behavior based programming of non-volatile memory
JP2005267821A (ja) * 2004-03-22 2005-09-29 Toshiba Corp 不揮発性半導体メモリ
US7079424B1 (en) 2004-09-22 2006-07-18 Spansion L.L.C. Methods and systems for reducing erase times in flash memory devices
US7173859B2 (en) 2004-11-16 2007-02-06 Sandisk Corporation Faster programming of higher level states in multi-level cell flash memory
US7352627B2 (en) 2006-01-03 2008-04-01 Saifon Semiconductors Ltd. Method, system, and circuit for operating a non-volatile memory array
KR100673026B1 (ko) 2006-01-24 2007-01-24 삼성전자주식회사 고온 스트레스로 인한 읽기 마진의 감소를 보상할 수 있는플래시 메모리의 프로그램 방법
KR100732631B1 (ko) 2006-02-01 2007-06-27 삼성전자주식회사 전하 손실로 인해 감소된 읽기 마진을 보상할 수 있는플래시 메모리 장치의 프로그램 방법
US7408810B2 (en) 2006-02-22 2008-08-05 Micron Technology, Inc. Minimizing effects of program disturb in a memory device
US7580288B2 (en) 2006-05-24 2009-08-25 Freescale Semiconductor, Inc. Multi-level voltage adjustment
KR100851853B1 (ko) 2006-11-22 2008-08-13 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 및 프로그램 검증방법
US7554853B2 (en) 2006-12-30 2009-06-30 Sandisk Corporation Non-volatile storage with bias based on selective word line
US7733700B2 (en) 2007-07-18 2010-06-08 Flashsilicon, Inc. Method and structures for highly efficient hot carrier injection programming for non-volatile memories
US7864588B2 (en) 2007-09-17 2011-01-04 Spansion Israel Ltd. Minimizing read disturb in an array flash cell
US8102713B2 (en) 2008-08-04 2012-01-24 Triune Ip Llc Non-volatile memory monitor
US8087787B2 (en) 2008-09-11 2012-01-03 Spatial Photonics, Inc. Maximizing performance of an electronic device by maintaining constant junction temperature independent of ambient temperature
US8254200B2 (en) * 2009-09-11 2012-08-28 Sherif Eid System and method to compensate for process and environmental variations in semiconductor devices
WO2011094454A2 (en) 2010-01-27 2011-08-04 Fusion-Io, Inc. Apparatus, system, and method for determining a read voltage threshold for solid-state storage media
US9142315B2 (en) 2012-07-25 2015-09-22 Freescale Semiconductor, Inc. Methods and systems for adjusting NVM cell bias conditions for read/verify operations to compensate for performance degradation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060109707A1 (en) * 2004-11-23 2006-05-25 Infineon Technologies North America Corp. Energy adjusted write pulses in phase-change memories
CN101017708A (zh) * 2006-02-07 2007-08-15 三星电子株式会社 根据温度变化控制高压生成器输出电压的半导体存储装置
US20090009235A1 (en) * 2007-07-05 2009-01-08 Elpida Memory, Inc. Semiconductor memory device
CN101828232A (zh) * 2008-09-22 2010-09-08 赛普拉斯半导体公司 具有两个独立控制电压泵的存储器架构

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105023609A (zh) * 2014-04-21 2015-11-04 群联电子股份有限公司 数据写入方法、存储器控制电路单元与存储器储存装置
CN105957554A (zh) * 2016-05-10 2016-09-21 北京兆易创新科技股份有限公司 一种非易失性存储器的擦除方法及非易失性存储器
CN107358976A (zh) * 2016-05-10 2017-11-17 北京兆易创新科技股份有限公司 一种非易失性存储器的编程方法及非易失性存储器
CN107767915A (zh) * 2016-08-15 2018-03-06 闪迪技术有限公司 自适应温度和存储器参数抑制
CN107767915B (zh) * 2016-08-15 2021-07-20 闪迪技术有限公司 自适应温度和存储器参数抑制
CN107958677A (zh) * 2016-10-14 2018-04-24 桑迪士克科技有限责任公司 具有智能温度感测和局部限制的非易失性存储器
CN107958677B (zh) * 2016-10-14 2021-07-16 桑迪士克科技有限责任公司 具有智能温度感测和局部限制的非易失性存储器
CN109273029A (zh) * 2017-07-17 2019-01-25 爱思开海力士有限公司 存储器系统及其操作方法

Also Published As

Publication number Publication date
EP2690628B1 (en) 2018-03-21
US8873316B2 (en) 2014-10-28
EP2690628A1 (en) 2014-01-29
US20140029335A1 (en) 2014-01-30
CN103578543B (zh) 2019-04-02

Similar Documents

Publication Publication Date Title
CN103578543A (zh) 基于操作温度调整nvm单元偏置条件以降低性能退化的方法和系统
CN103578544B (zh) 调整nvm单元编程/擦除操作的偏置条件以降低性能退化的方法和系统
US11721399B2 (en) Memory system with dynamic calibration using a trim management mechanism
US8902669B2 (en) Flash memory with data retention bias
CN106683704B (zh) 数据保持电荷损失传感器
US9142315B2 (en) Methods and systems for adjusting NVM cell bias conditions for read/verify operations to compensate for performance degradation
US20180267705A1 (en) Capacity-aware wear leveling in solid-state storage devices
US8995200B1 (en) Non-volatile memory (NVM) with dynamically adjusted reference current
CN111382002B (zh) 具有动态ecc电压和频率的方法和系统
US9496041B2 (en) Memory programming method, memory control circuit unit and memory storage device
US11107543B2 (en) Adjustment of read and write voltages using a space between threshold voltage distributions
CN102024496B (zh) 闪存系统及其逻辑状态读取方法和编程方法
US11538521B2 (en) Adaptive application of voltage pulses to stabilize memory cell voltage levels
CN112017705B (zh) 双模式硬件复位
CN105575432B (zh) 一种分栅式双位存储单元闪存的数据读取方法
US12009038B2 (en) Memory device wear leveling
US11875867B2 (en) Weighted wear leveling for improving uniformity
JP5301020B2 (ja) 半導体装置
CN103390426A (zh) 通过使用回复偏压来减少存储器中擦除干扰的方法与装置
US20150243361A1 (en) Eeprom programming
JP2008257804A (ja) 半導体装置
JP2012198988A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20180301

Address after: texas

Applicant after: NXP America Co Ltd

Address before: Texas in the United States

Applicant before: Fisical Semiconductor Inc.

GR01 Patent grant
GR01 Patent grant