CN103560766B - 晶体滤波器 - Google Patents

Abstract

本发明提供了一种晶体滤波器，包括差接桥型电路及电路基板，所述差接桥型电路设置于电路基板上，所述差接桥型电路包括若干晶体谐振器，所述若干晶体谐振器中的一个或多个的非公共端引脚焊盘上各焊接有一高频耦合线，所述高频耦合线的另一端固定连接于电路基板上且与所述电路基板相绝缘。上述晶体滤波器可在不增大体积及提高成本的前提下提高矩形系数和阻带抑制。

Description

晶体滤波器

技术领域

本发明涉及一种晶体滤波器。

背景技术

晶体滤波器是电子设备中一个重要的元件，用于选取通带内的有用信号以及滤除通带外的无用信号，包括干扰、混频组合杂散分量等，以提高设备的选择性和抗干扰能力。随着科学技术发展，除需要满足良好的电性能指标外，电子设备对晶体滤波器的体积、阻带抑制和矩形系数等要求也越来越高。要提高晶体滤波器的阻带抑制和矩形系数，一般通过增加晶体谐振器的数目来实现，但是带来了器件的体积增大、成本的提高以及可生产性和可靠性的降低。

发明内容

有鉴于此，本发明提供一种在不增大体积及提高成本的前提下提高矩形系数和阻带抑制的晶体滤波器。

一种晶体滤波器，包括差接桥型电路及电路基板，所述差接桥型电路设置于电路基板上，所述差接桥型电路包括若干晶体谐振器，所述若干晶体谐振器中的一个或多个的非公共端引脚焊盘上各焊接有一高频耦合线，所述高频耦合线为漆包线，所述高频耦合线的另一端固定连接于电路基板上且与所述电路基板相绝缘，通过调节高频耦合线的另一端与电路基板固定连接的位置可调节晶体滤波器的矩形系数以及阻带抑制。

其中，所述高频耦合线的另一端通过弹性胶固定连接于电路基板上。

其中，所述差接桥型电路包括第一至第四晶体谐振器、第一及第二变量器、第一至第三电容以及电感，所述第一变量器的初级线圈的两端作为晶体滤波器的输入端，所述第一变量器的次级线圈的两端分别与第一及第三晶体谐振器的第一端相连，所述第一变量器的次级线圈的中间端接地，所述第一晶体谐振器的第二端直接与第三晶体谐振器的第二端相连，所述第一晶体谐振器的第二端还直接通过第二晶体谐振器之后与第二变量器的次级线圈的第一端相连，所述第三晶体谐振器的第二端还直接通过第四晶体谐振器之后与第二变量器的次级线圈的第二端相连，所述第二变量器的次级线圈的中间端接地，所述第三晶体谐振器的第二端还直接通过电感接地，所述第三电容与电感并联连接，所述第二变量器的初级线圈的两端则作为晶体滤波器的输出端。

其中，所述第一至第四晶体谐振器均为石英晶体谐振器，其谐振频率分别为：f1＝f2＝70.021MHz，f3＝f4＝69.905MHz。

其中，所述第一及第二变量器的次级线圈均为双线并绕十圈、初级线圈单绕三圈。

其中，所述电感单绕十五圈。

其中，所述高频耦合线的直径为0.35mm、长度为2～3mm。

其中，所述差接桥型电路包括第一至第八晶体谐振器、第一至第五电容、第一及第二变量器、电感，所述第一及第二变量器对称设置，其中第一变量器的初级线圈为晶体滤波器的输入端，所述第二变量器的初级线圈为晶体滤波器的输出端，所述第一变量器的次级线圈的两端分别连接第一晶体谐振器和第五晶体谐振器，所述第一变量器的次级线圈的中间端接地，所述第二变量器的次级线圈的两端分别连接第四晶体谐振器和第八晶体谐振器，所述第二变量器的次级线圈的中间端接地，所述电感的一端与第二晶体谐振器和第三晶体谐振器的第一端连接，所述电感的另一端与第六晶体谐振器和第七晶体谐振器的一端连接，所述电感的线圈的中间端接地；所述第一晶体谐振器、第二晶体谐振器、第五晶体谐振器和第六晶体谐振器的另一端分别与第四电容的一端连接，所述第四电容的另一端接地，所述第三晶体谐振器、第四晶体谐振器、第七晶体谐振器和第八晶体谐振器的另一端分别与第五电容的一端连接，所述第五电容的另一端接地，所述第一电容与第一变量器的次级线圈并联设置，所述第二电容与第二变量器的次级线圈并联设置，所述第三电容与电感并联连接。

上述晶体滤波器中通过拨动该高频耦合线的方向(即高频耦合线的另一端与电路基板所粘接的位置)，即可改变整个晶体滤波器的阻带上的衰耗峰的位置，衰耗峰的位置越远离通带，则阻带抑制越高，衰耗峰的位置越接近通带，则矩形系数越高，根据指标要求调整好高频耦合线的位置，用少量的弹性胶将其粘接在电路基板上固定即可。

附图说明

图1为本发明晶体滤波器的第一较佳实施例的电路图；

图2为不包括高频耦合线的晶体滤波器的幅频特性效果图；

图3为包括高频耦合线的晶体滤波器的幅频特性效果图；

图4为本发明晶体滤波器的第二较佳实施方式的电路图。

具体实施方式

下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。

请参阅图1，本发明晶体滤波器的第一较佳实施方式以一四极点晶体滤波器为例进行说明。所述晶体滤波器包括四个晶体谐振器f1-f4、两个变量器L1、L2、三个电容C1-C3以及电感L3。

所述变量器L1的初级线圈的两端作为晶体滤波器的输入端，所述变量器L1的次级线圈的两端分别与晶体谐振器f1及f3的一端相连，所述变量器L1的次级线圈的中间端接地。所述晶体谐振器f1的另一端直接与晶体谐振器f3的另一端相连。所述晶体谐振器f1的另一端还直接通过晶体谐振器f2之后与变量器L2的次级线圈的第一端相连，所述晶体谐振器f3的另一端还直接通过晶体谐振器f4之后与变量器L2的次级线圈的第二端相连，所述变量器L2的次级线圈的中间端接地。所述晶体谐振器f3的另一端还直接通过电感L3接地，所述电容C3与电感L3并联连接。所述变量器L2的初级线圈的两端则作为晶体滤波器的输出端。

所述晶体谐振器f1、f2、f3及f4中的一个或多个的非公共端引脚焊盘上各焊接有一根高频耦合线(图未示)，所述高频耦合线的另一端使用少量弹性胶固定连接于电路基板上。所述电路基板用于放置上述电路。本较佳实施方式中，所述高频耦合线的一端焊接至晶体谐振器f2上与变量器L2相连的一端，所述高频耦合线的另一端通过弹性胶粘接固定在电路基板上。其中，所述高频耦合线为漆包线。

为了验证本发明晶体滤波器的有益效果，现假定整个晶体滤波器的主要技术指标如下：中心频率：70MHz±1kHz；-3dB带宽：150±5kHz；群延时波动(us)：≤3(70MHz±50kHz范围内)；矩形系数(Δf-50dB/Δf-3dB)：≤2.8；阻带抑制：≥55dB。本较佳实施方式中，所述四个晶体谐振器均为石英晶体谐振器，其采用基频工作模式、UM-1封装形式，其谐振频率分别为：f1＝f2＝70.021MHz，f3＝f4＝69.905MHz。所述变量器L1及L2采用NXO-10磁芯绕制，次级线圈为双线并绕10圈，初级线圈单绕3圈，所述电感L3采用NXO-10磁芯绕制，单绕15圈。所述电容C1-C3均为0805封装的多层瓷介质电容器。所述漆包线(即高频耦合线)的型号为QY-1，直径为0.35mm，长度为2～3mm，拨动该高频耦合线的方向(即高频耦合线的另一端与电路基板所粘接的位置)，即可改变整个晶体滤波器的阻带上的衰耗峰的位置，衰耗峰的位置越远离通带，则阻带抑制越高，衰耗峰的位置越接近通带，则矩形系数越高，根据指标要求调整好高频耦合线的位置，用少量的弹性胶将其粘接在电路基板上固定即可。

图2及图3为本实施例的晶体滤波器的幅频特性效果图，其中图2为未加入高频耦合线的晶体滤波器的幅频特性曲线图，图3为加入了高频耦合线的晶体滤波器的幅频特性曲线图，图2及图3中，其中横轴为频率轴，横轴单位：50kHz/div，A1及B1表示幅频特性曲线图(纵轴单位：10dB/div)，A2及B2表示幅频特性曲线图(纵轴单位：1dB/div)，A3及B3表示延时曲线图(纵轴单位：1μs/div)。可见加入高频耦合线后晶体滤波器的幅频特性有了明显变化，在高端产生了一个明显的衰耗峰，从而使得该晶体滤波器的-50dB带宽大大减小而-3dB带宽没有多大变化，从而减小了矩形系数，同时晶体滤波器的其他指标如通带带内波动、带宽以及时域上的延时特性也没有变化。以下为晶体滤波器实测指标，见表1。编号1为未加高频耦合线的晶体滤波器技术指标，编号2为加入高频耦合线的晶体滤波器技术指标。

表1晶体滤波器实测技术指标

本发明中所涉及和需要保护的晶体滤波器并不局限于以上所陈述的实施例所示的电路结构，其他采用所述差接桥型电路设计的多级晶体滤波器也属本发明申请保护范围内，包括不同压电材料、不同频率范围和应用领域。

请继续参阅图4，本发明晶体滤波器的第二较佳实施方式以具有另外一种电路结构的晶体滤波器为例进行说明。所述晶体滤波器包括八个晶体谐振器f11-f18、五个电容C11-C15、两个变量器H11、H12及电感H13。

第二较佳实施方式中，所示变量器H11和变量器H12对称设置，其中变量器H11的初级线圈为输入端，变量器H12的初级线圈为输出端。所述变量器H11的次级线圈的两端分别连接晶体谐振器f11和晶体谐振器f15，中间端接地。所述变量器H12的次级线圈的两端分别连接晶体谐振器f14和晶体谐振器f18，中间端接地。

所述电感H13的一端与晶体谐振器f12和第三晶体谐振器f13的一端连接，所述电感H13的另一端与晶体谐振器f16和晶体谐振器f17的一端连接，所述电感H13的线圈的中间端接地。所述晶体谐振器f11、晶体谐振器f12、晶体谐振器f15和晶体谐振器f16的另一端分别与电容C14的一端连接，所述电容C14的另一端接地。所述晶体谐振器f13、晶体谐振器f14、晶体谐振器f17和晶体谐振器f18的另一端分别与电容C15的一端连接，所述电容C15的另一端接地。所述电容C11与变量器H11的次级线圈并联设置，所述电容C12与变量器H12的次级线圈并联设置，所述电容C13与电感H13并联。

同第一较佳实施方式相同，所述晶体谐振器f11-f18中的一个或多个的非公共端引脚焊盘上各焊接有一根高频耦合线，所述高频耦合线的另一端使用少量弹性胶固定连接于电路基板上。通过调节高频耦合线的位置(即高频耦合线的另一端与电路基板所粘接的位置)即可调节所述晶体滤波器的矩形系数以及阻带抑制。

上述两个较佳实施方式中所示出的电路图仅为一种示例，本发明的保护范围并不仅限于上述两种电路结构，只要是晶体滤波器的差接桥型电路设计与高频耦合线的结合均属于本发明的保护范围之内，在此不表。

以上所述仅为本发明的较佳实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包括在本发明保护的范围之内。

Claims (8)

1.一种晶体滤波器，包括差接桥型电路及电路基板，所述差接桥型电路设置于电路基板上，所述差接桥型电路包括若干晶体谐振器，其特征在于：所述若干晶体谐振器中的一个或多个的非公共端引脚焊盘上各焊接有一高频耦合线，所述高频耦合线为漆包线，所述高频耦合线的另一端固定连接于电路基板上且与所述电路基板相绝缘，通过调节高频耦合线的另一端与电路基板固定连接的位置可调节晶体滤波器的矩形系数以及阻带抑制。

2.如权利要求1所述的晶体滤波器，其特征在于：所述高频耦合线的另一端通过弹性胶固定连接于电路基板上。

3.如权利要求1所述的晶体滤波器，其特征在于：所述差接桥型电路包括第一至第四晶体谐振器、第一及第二变量器、第一至第三电容以及电感，所述第一变量器的初级线圈的两端作为晶体滤波器的输入端，所述第一变量器的次级线圈的两端分别与第一及第三晶体谐振器的第一端相连，所述第一变量器的次级线圈的中间端接地，所述第一晶体谐振器的第二端直接与第三晶体谐振器的第二端相连，所述第一晶体谐振器的第二端还直接通过第二晶体谐振器之后与第二变量器的次级线圈的第一端相连，所述第三晶体谐振器的第二端还直接通过第四晶体谐振器之后与第二变量器的次级线圈的第二端相连，所述第二变量器的次级线圈的中间端接地，所述第三晶体谐振器的第二端还直接通过电感接地，所述第三电容与电感并联连接，所述第二变量器的初级线圈的两端则作为晶体滤波器的输出端。

4.如权利要求3所述的晶体滤波器，其特征在于：所述第一至第四晶体谐振器均为石英晶体谐振器，其谐振频率分别为：f1＝f2＝70.021MHz，f3＝f4＝69.905MHz。

5.如权利要求3所述的晶体滤波器，其特征在于：所述第一及第二变量器的次级线圈均为双线并绕十圈、初级线圈单绕三圈。

6.如权利要求3所述的晶体滤波器，其特征在于：所述电感单绕十五圈。

7.如权利要求3所述的晶体滤波器，其特征在于：所述高频耦合线的直径为0.35mm、长度为2～3mm。

8.如权利要求1所述的晶体滤波器，其特征在于：所述差接桥型电路包括第一至第八晶体谐振器、第一至第五电容、第一及第二变量器、电感，所述第一及第二变量器对称设置，其中第一变量器的初级线圈为晶体滤波器的输入端，所述第二变量器的初级线圈为晶体滤波器的输出端，所述第一变量器的次级线圈的两端分别连接第一晶体谐振器和第五晶体谐振器，所述第一变量器的次级线圈的中间端接地，所述第二变量器的次级线圈的两端分别连接第四晶体谐振器和第八晶体谐振器，所述第二变量器的次级线圈的中间端接地，所述电感的一端与第二晶体谐振器和第三晶体谐振器的第一端连接，所述电感的另一端与第六晶体谐振器和第七晶体谐振器的一端连接，所述电感的线圈的中间端接地；所述第一晶体谐振器、第二晶体谐振器、第五晶体谐振器和第六晶体谐振器的另一端分别与第四电容的一端连接，所述第四电容的另一端接地，所述第三晶体谐振器、第四晶体谐振器、第七晶体谐振器和第八晶体谐振器的另一端分别与第五电容的一端连接，所述第五电容的另一端接地，所述第一电容与第一变量器的次级线圈并联设置，所述第二电容与第二变量器的次级线圈并联设置，所述第三电容与电感并联连接。