CN103560752B - 电压控制振荡器 - Google Patents

Abstract

一种电压控制振荡器，基于第一控制信号以无静默区间方式产生振荡信号，且包括一控制信号调整器以及多个延迟单元。控制信号调整器接收该第一控制信号且基于该第一控制信号产生第二以及第三控制信号。第三控制信号的电压电平高于第二控制信号的电压电平。第二控制信号的电压电平高于第一控制信号的电压电平。所述延迟单元是环型连结在一起，且由上述第一、第二以及第三控制信号控制，以产生所述振荡信号。各延迟单元包括三组电流产生晶体管。所述三组电流产生晶体管分别由上述三个不同的控制信号控制。本发明的电压控制振荡器不仅能够大幅压制振荡信号的抖动，还进一步使得振荡信号的频率稳定维持为定值。

Description

电压控制振荡器

技术领域

本发明有关于一种电压控制振荡器(voltage controlled oscillator)。

背景技术

电压控制振荡器由一电压输入控制，以调整所产生的一振荡信号的一振荡频率。

传统电压控制振荡器所接收的电压输入需足够大方能触发振荡动作。图1图解传统电压控制振荡器的电压输入(标号为VCNT)以及振荡频率(标号为fout)的关系。如图所示，若电压输入VCNT过低、属于一静默区间102，电压控制振荡器将不作用，其振荡频率fout为零。

发明内容

根据本发明一种实施方式所实现的一电压控制振荡器根据一第一控制信号产生一振荡信号。所揭露的电压控制振荡器包括一控制信号调整器、以及多个延迟单元。所述控制信号调整器接收该第一控制信号，且根据该第一控制信号产生一第二以及一第三控制信号。所产生的第二控制信号高于该第一控制信号的电压电平，且所产生的第三控制信号高于该第二控制信号的电压电平。所述延迟单元环型连结(ring-connected)在一起，且由上述第一、第二以及第三控制信号控制，以产生所述振荡信号。各延迟单元包括三组电流产生晶体管。在第一组电流产生晶体管中，各晶体管以一控制端接收上述第一控制信号。在第二组电流产生晶体管中，各晶体管以一控制端接收上述第二控制信号。在第三组电流产生晶体管中，各晶体管以一控制端接收上述第三控制信号。

在本发明另外一种实施方式中，根据一第一控制信号产生一振荡信号的一电压控制振荡器包括一控制信号调整器以及环型连结的多个延迟单元。该控制信号调整器接收该第一控制信号，且根据该第一控制信号产生一第二控制信号以及一第三控制信号。所产生的第二控制信号高于该第一控制信号的电压电平，且所产生的第三控制信号高于该第二控制信号的电压电平。环形连接的所述延迟单元接收上述第一、第二以及第三控制信号，且环形连接的所述延迟单元的一的差动输出第一端产生有上述振荡信号。关于各延迟单元，其差动输出第一以及第二端耦接至下一级延迟单元的差动输入第一与第二端。若第一控制信号低于一第一临界电位，环型连结的所述延迟单元由该第二控制信号操作。若该第二控制信号低于一第二临界电位，环型连结的所述延迟单元由该第三控制信号操作。

本发明的电压控制振荡器不仅能够大幅压制振荡信号的抖动，还进一步使得振荡信号的频率稳定维持为定值。

附图说明

图1图解传统电压控制振荡器的电压输入VCNT与振荡频率fout间的一种关系。

图2以一方块图图解根据本发明的实施方式所实现的一电压控制振荡器。

图3图解图2所述控制信号调整器202的一种实施方式。

图4图解图2的延迟单元(204_1、204_2与204_3)的一种实施方式。

图5是关于本发明一种实施方式所实现的一电压控制振荡器，图解第一控制信号VCNT1与所揭露的电压控制振荡器所产生的振荡信号Vout的振荡频率fout的关系。

图6为一方块图，图解根据本发明一种实施方式所实现的电压控制振荡器200。

图7为图6控制信号调整器602的一种实施例。

图8图解图6延迟单元(604_1、604_2或604_3)的一种实施方式。

附图中符号的简单说明如下：

102：静默区间；200：电压控制振荡器；202：控制信号调整器；204_1…204_3：延迟单元；300：控制信号调整器；302：电流-电压转换单元；304：偏压电路；400：延迟单元；402：差动输入/输出电路；600：电压控制振荡器；602：控制信号调整器；604_1…604_3：延迟单元；700：控制信号调整器；800：延迟单元；802：差动输入/输出电路；C：电容；D：漏极；fout：振荡频率；G：栅极；Mn1…Mn6：第一…第六N沟道晶体管；Mp1…Mp11：第一…第十一P沟道晶体管；n1：电流源I的输出端；I、Is：电流源；R1、R2：电阻；S：源极；Vb：偏压电位；VCNT：控制信号；VCNT1、VCNT2、VCNT3：第一、第二、第三控制信号；VDD：电压电源；Vpi1…Vpi3、Vpik：第一差动输入端；Vpo1…Vpo3、Vpok：第一差动输出端；Vni1…Vni3、Vnik：第二差动输入端；Vno1…Vno3、Vnok：第二差动输出端；以及Vout：振荡信号。

具体实施方式

下文特举实施例，并配合所附图示，详细说明本发明的内容。

以下叙述列举本发明的多种实施例。以下叙述介绍本发明的基本概念，且并非意图限制本发明内容。实际发明范围应依照权利要求书的范围界定。

图2以一方块图图解根据本发明一种实施方式所实现的一电压控制振荡器200。该电压控制振荡器200包括一控制信号调整器202以及环型连结的多个延迟单元204_1…204_3。

控制信号调整器202接收一第一控制信号VCNT1以产生一第二控制信号VCNT2，并于该第一控制信号VCNT1小于启动晶体管动作所需的一晶体管临界电位(transistorthreshold voltage)时升压转换该第一控制信号VCNT1以产生该第二控制信号VCNT2。

所述延迟单元204_1…204_3在该第一以及该第二控制信号VCNT1以及VCNT2两者一起控制下产生一振荡信号Vout。不同于传统技术，延迟单元204_1…204_3有特殊设计。各个延迟单元除了受第一控制信号VCNT1控制外，还受第二控制信号VCNT2控制而动作。以每一个延迟单元为例，各自包括两组电流控制晶体管。第一组电流控制晶体管中，各晶体管以一控制端接收该第一控制信号VCNT1，第二组电流控制晶体管中，各晶体管以一控制端接收该第二控制信号VCNT2。第一组以及第二组电流控制晶体管联合用于产生该振荡信号Vout。

图3图解图2所述控制信号调整器202的一种实施方式。如图所示，控制信号调整器300包括一电流源I、一第一P沟道晶体管Mp1、一第二P沟道晶体管Mp2以及一电流-电压转换单元302。第一P沟道晶体管Mp1具有一源极S耦接电流源I的一输出端n1、一漏极D接地、以及一栅极G耦接上述第一控制信号VCNT1。第二P沟道晶体管Mp2具有一源极S耦接电流源I的输出端n1、一栅极G由一偏压电路304控制、以及一漏极D。电流-电压转换单元302对该第二P沟道晶体管Mp2的漏极D所流出的电流进行转换，以产生上述第二控制信号VCNT2。

在图3所示实施方式中，电流-电压转换单元302包括耦接第二P沟道晶体管Mp2漏极D的一电阻R1，且该电阻R1的另一端接地。电阻R1上的压差用作该第二控制信号VCNT2。如图3所示，电流-电压转换单元302还包括一选用元件，即电容C。如图所示，电容C一端耦接该第二P沟道晶体管Mp2该漏极D，且该电容C的另一端接地。电容C提供稳压功能。

偏压电路304是设计来控制该第二P沟道晶体管Mp2的导通状况。图示实施方式的电流源I由一电压电源VDD驱动，该偏压电路304以一分压器实现，其中包括两个等量电阻R2，用以产生该电压电源VDD的半值电位VDD/2作为该偏压电位Vb。偏压电位Vb施加于该第二P沟道晶体管Mp2的栅极G上，以恒导通第二P沟道晶体管Mp2。

上述偏压电路304亦可以以两个以上的电阻元件实现。上述电流源I的供电电流、电阻R1的电阻值、电容C的电容值、以及偏压电位Vb…等实际设定可交由使用者视实际应用调整。控制信号调整器的设计概念在于：在第一控制信号VCNT1小于一晶体管临界电位时，确保第二P沟道晶体管Mp2的漏极D所供应的电流转换出电平高于该第一控制信号VCNT1的第二控制信号VCNT2。

特别说明的是，图3所揭露的控制信号调整器300仅是用来帮助了解本发明内容，并非意图限定所揭露的控制信号调整器的实现方式。任何具有同样功效的电路或模组(即，在第一控制信号VCNT1小于一晶体管临界电位时，确能产出电平高于该第一控制信号VCNT1的一第二控制信号VCNT2)都可用来实现本发明所述的控制信号调整器。

图4图解图2延迟单元204_1、204_2或204_3的一种实施方式，所示电路是关于单一个延迟单元。延迟单元400采用的是差动结构，又可称为差动延迟单元(differentialdelay cell)。图4所示电路可用于实现环状连结的多个延迟单元内任何一级的延迟单元。以下讨论以一整数k标号的、属于一环状连结架构的某一级的一延迟单元。

图4所示的延迟单元400包括一差动输入/输出电路402。该差动输入/输出电路402包括：一第三P沟道晶体管Mp3、一第四P沟道晶体管Mp4、一第五P沟道晶体管Mp5以及一第六P沟道晶体管Mp6。第三P沟道晶体管Mp3具有一栅极G作为一第一差动输入端Vpik(其中标号k代表是第k级延迟单元)、一源极S耦接电压电源VDD、以及一漏极D。第四P沟道晶体管Mp4具有一栅极G作为一第二差动输入端Vnik(其中标号k代表是第k级延迟单元)、一源极S耦接电压电源VDD、以及一漏极D。第五P沟道晶体管Mp5具有一栅极G耦接该第四P沟道晶体管Mp4的该漏极D以作为一第一差动输出端Vpok(其中标号k代表是第k级延迟单元)、一源极S耦接该电压电源VDD、以及一漏极D耦接该第三P沟道晶体管Mp3的该漏极D。第六P沟道晶体管Mp6具有一栅极G耦接该第三P沟道晶体管Mp3的该漏极D以作为一第二差动输出端Vnok、一源极S耦接该电压电源VDD、以及一漏极D耦接该第四P沟道晶体管Mp4的该漏极D。

在一环型连结结构中，每一级延迟单元的第一以及第二差动输出端分别耦接至下一级延迟单元的第一以及第二差动输入端。举例说明的，参考图2，延迟单元204_1的第一以及第二差动输入端Vpi1以及Vni1分别接收延迟单元204_3的第一以及第二差动输出端Vpo3以及Vno3的信号；延迟单元204_2的第一以及第二差动输入端Vpi2以及Vni2分别接收延迟单元204_1的第一以及第二差动输出端Vpo1以及Vno1的信号；且延迟单元204_3的第一以及第二差动输入端Vpi3以及Vni3分别接收延迟单元204_2的第一以及第二差动输出端Vpo2以及Vno2的信号。如此环型连结结构以延迟单元204_3的第一差动输出端Vpo3供应所述振荡信号Vout。请注意，纵然图2的环型连结结构仅采用三级延迟单元，但并不限定仅能以三级延迟单元实现。更多数量的延迟单元也可用于实现环型连结结构。

回到图4的延迟单元400电路，第三、第四、第五以及第六P沟道晶体管Mp3、Mp4、Mp5以及Mp6的漏极D还与所揭露的第一组以及第二组电流控制晶体管耦接，详细结构叙述如下。

在延迟单元400中，一第一N沟道晶体管Mn1以及一第二N沟道晶体管Mn2形成第一组电流控制晶体管，且一第三N沟道晶体管Mn3以及一第四N沟道晶体管Mn4形成第二组电流控制晶体管。

本段落描述第一组电流控制晶体管的一种结构。第一N沟道晶体管Mn1具有一栅极G接收第一控制信号VCNT1、一源极S接地、以及一漏极D耦接该第三P沟道晶体管Mp3以及该第五P沟道晶体管Mp5的上述漏极D。第二N沟道晶体管Mn2具有一栅极G接收第一控制信号VCNT1、一源极S接地、以及一漏极D耦接该第四以及该第六P沟道晶体管Mp4以及Mp6的上述漏极D。在第一控制信号VCNT1的作用下，第一N沟道晶体管Mn1以及第二N沟道晶体管Mn2贡献电流以充/放电所示延迟单元400内的寄生电容，进而控制环型连结的多个延迟单元所产生的振荡信号(如图2中的Vout)。

本段落描述第二组电流控制晶体管的一种结构。第三N沟道晶体管Mn3具有一栅极G接收该第二控制信号VCNT2、一源极S接地、以及一漏极D耦接该第三以及该第五P沟道晶体管Mp3以及Mp4的上述漏极D。第四N沟道晶体管Mn4具有一栅极G接收该第二控制信号VCNT2、一源极S接地、以及一漏极D耦接该第四以及该第六P沟道晶体管Mp4以及Mp6的上述漏极D。在第二控制信号VCNT2的作用下，第三以及第四N沟道晶体管Mn3以及Mn4同样也贡献电流充/放电所示延迟单元400内的寄生电容，进而同样有能力对环型连结的所述多个延迟单元所产生的振荡信号(如图2Vout)做控制。

参考图4所揭露的延迟单元，即使第一控制信号VCNT1的电平过低，不足以启动第一组电流控制晶体管(包括第一N沟道晶体管Mn1以及第二N沟道晶体管Mn2)，第二组电流控制晶体管(包括第三N沟道晶体管Mn3以及第四N沟道晶体管Mn4)仍可被第二控制信号VCNT2(电平自第一控制信号VCNT1的电平推升)启动，使延迟单元400动作。图1所示的静默区间102将通过本发明所揭露的技术消除。图5是关于本发明所揭露的电压控制振荡器的一种实施方式，图解第一控制信号VCNT1与振荡频率fout(所揭露的电压控制振荡器所产生的振荡信号Vout的振荡频率)的关系。相较于图1，图5不存在图1所示的“静默区间102”。本发明所揭露的电压控制振荡器在低作业电压环境动作良好。高阶制程所制的电路需特别考量晶体管临界电压，因为该种电路以调降的电压源提供低电源操作。所幸，根据本发明技术，线性化的电压控制振荡器电路将供应以稳定频率振荡的输出信号，即便控制用的电压输入低于晶体管临界电压。因此，所揭露的线性化电压控制振荡器电路适用于各种全幅(rail-to-rail)输入架构；此种架构所接收的输入信号在电源完整振幅中变动。如所述，第一控制信号VCNT1与振荡频率fout的关系几乎为线性。与传统技术相比，本发明所揭露的电压控制振荡器可大幅压制振荡信号Vout的抖动(jitter)问题。

图6以方块图图解根据本发明一种实施方式所实现的电压控制振荡器600，用以补偿制程中的可能变异。制程变异可能导致装置的临界电压变动，使得振荡信号Vout的频率变动。例如，慢速对慢速工艺角(slow-slow process corner)可能会产生较高电平的临界电压以及较低频的振荡信号Vout。高速对高速工艺角(fast-fast process corner)可能会产生较低电平的临界电压以及较高频的振荡信号Vout。电压控制振荡器一般用于锁相回路(PLL)中，前述的频率变异因素会导致锁相回路的时钟信号不稳定(如，有抖动jitter现象)。相较于图2的电压控制振荡器200，电压控制振荡器600的控制信号调整器602除了产生第二控制信号VCTN2外，还产生一第三控制信号VCTN3。所揭露的延迟单元604_1…604_3以类似的方式由第一控制信号VCNT1、第二控制信号VCTN2以及第三控制信号VCNT3控制。

图7图解图6控制信号调整器602的一种实施方式。如图所示，控制信号调整器700包括一电流源Is、一第十P沟道晶体管Mp10、一第十一P沟道晶体管Mp11以及一电流镜，该电流镜包括一第七P沟道晶体管Mp7、一第八P沟道晶体管Mp8以及一第九P沟道晶体管Mp9。第七、第八与第九P沟道晶体管Mp7、Mp8与Mp9的栅极耦接至第七P沟道晶体管Mp7的漏极，借以耦接电流源Is。第七、第八与第九P沟道晶体管Mp7、Mp8与Mp9的源极耦接该电压电源VDD，因而，电流源Is于第七P沟道晶体管Mp7的漏极所产生的电流将镜射至第八与第九P沟道晶体管Mp8与Mp9的漏极。第十P沟道晶体管Mp10的栅极耦接该第一控制信号VCNT1，其漏极接地，且其源极耦接该第八P沟道晶体管Mp8的漏极。第十一P沟道晶体管Mp11具有一栅极耦接该第十P沟道晶体管Mp10的源极，一漏极接地，以及一源极耦接该第九P沟道晶体管Mp9的漏极。第二控制信号VCNT2以及第三控制信号VCNT3分别于第十以及第十一P沟道晶体管Mp10与Mp11的源极产生。因此，所生成的第二控制信号VCNT2可比第一控制信号VCNT1高出近似一临界电压差，且所生成的第三控制信号VCNT3可比第二控制信号VCNT2高出近似一临界电压差。基于以上技术，第二控制信号VCNT2以及第三控制信号VCNT3在慢速对慢速工艺角(slow-slow process corner)可较高，在高速对高速工艺角(fast-fast process corner)可较低。

图8图解图6延迟单元(604_1、604_2或604_3)的实施方式。图8所示为单一延迟单元，包括一差动输入/输出电路802，与图4的差动输入/输出电路402类似，此处不再复述。第三、第四、第五以及第六P沟道晶体管Mp3、Mp4、Mp5以及Mp6耦接一第一组、一第二组以及一第三组电流产生晶体管。在延迟单元800中，第一N沟道晶体管Mn1以及第二N沟道晶体管Mn2组成第一组电流产生晶体管，其栅极耦接该第一控制信号VCNT1；第三N沟道晶体管Mn3以及第四N沟道晶体管Mn4组成第二组电流产生晶体管，其栅极耦接该第二控制信号VCNT2；并且，第五N沟道晶体管Mn5以及第六N沟道晶体管Mn6组成第三组电流产生晶体管，其栅极耦接该第三控制信号VCNT3。三组电流产生晶体管的结构与前述技术相似，此处不再赘述。

关于图8的延迟单元800，即便第一控制信号VCNT1过低、无力启动第一组电流产生晶体管，延迟单元800仍可动作，因为，自第一控制信号VCNT1跳升形成的第二控制信号VCNT2以及第三控制信号VCNT3将足以启动第二组与第三组电流产生晶体管。此外，在慢速对慢速工艺角(slow-slow process corner)，所生成的第二控制信号VCNT2以及第三控制信号VCNT3会较高，以对应此制程的较高的临界电压。此外，在快速对快速工艺角(fast-fast process corner)，所生成的第二控制信号VCNT2以及第三控制信号VCNT3会较低，以对应此制程的较低的临界电压。量化的，由电流产生晶体管Mn1、Mn3与Mn5产生以供应给差动输入/输出电路802的电流可能近似k₁(VCNT1-Vth)²+k₃((VCNT1+Vth)-Vth)²+k₅((VCNT1+2Vth)-Vth)²，等于k₁(VCNT1-Vth)²+k₃(VCNT1)²+k₅(VCNT1+Vth)²。其中，Vth为临界电压，且k1、k2与k3分别为电流产生晶体管Mn1、Mn3与Mn5的电导参数(transconductanceparameters)。以上方程式的第一项与临界电压Vth负相关，且第三项与临界电压Vth正相关。通过以上三个控制信号VCNT1、VCNT2以及VCNT3，制程变异所导致的驱动电流变化可最小化。除了消除静默区间102，所述技术还使得振荡信号Vout的频率稳定维持为定值。

特别声明的，以上延迟单元的差动设计并非限定。任何其他形式的延迟单元，也可能依照本发明所揭露的精神进行改良，达到同样的效果。

以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。

Claims (11)

1.一种电压控制振荡器，其特征在于，基于一第一控制信号产生一振荡信号，且包括：

一控制信号调整器，接收该第一控制信号且根据该第一控制信号产生一第二控制信号以及一第三控制信号，所产生的该第二控制信号的电压电平高于该第一控制信号的电压电平，且所产生的该第三控制信号的电压电平高于该第二控制信号的电压电平；以及

多个延迟单元，采用环形连结，且由上述第一控制信号、第二控制信号以及第三控制信号控制，以产生上述振荡信号，其中，各延迟单元包括：

第一组电流产生晶体管，其中各晶体管以一第一控制端接收该第一控制信号；

第二组电流产生晶体管，其中各晶体管以一第二控制端接收该第二控制信号；以及

第三组电流产生晶体管，其中各晶体管以一第三控制端接收该第三控制信号，

其中，该控制信号调整器包括：

一电流镜，随着一电流源产生一第一镜射电流以及一第二镜射电流；

一第十P沟道晶体管，包括耦接该第一镜射电流的一源极、连接该第一控制信号的一栅极、以及连接地端电位的一漏极；以及

一第十一P沟道晶体管，包括耦接该第二镜射电流的一源极、连接该第十P沟道晶体管的该源极的一栅极、以及连接地端电位的一漏极，

其中，该第二控制信号产生于该第十P沟道晶体管的该源极，且该第三控制信号产生于该第十一P沟道晶体管的该源极。

2.根据权利要求1所述的电压控制振荡器，其特征在于，所产生的该第二控制信号比该第一控制信号高出一第一临界电压，且所产生的该第三控制信号比该第二控制信号高出一第二临界电压。

3.根据权利要求1所述的电压控制振荡器，其特征在于，该电流镜包括：

一第七P沟道晶体管，包括耦接一电压电源的一源极，且包括皆耦接该电流源的一栅极以及一漏极；

一第八P沟道晶体管，包括耦接该电压电源的一源极、耦接该第七P沟道晶体管的该栅极的一栅极、以及输出该第一镜射电流的一漏极；以及

一第九P沟道晶体管，包括耦接该电压电源的一源极、耦接该第七P沟道晶体管的该栅极的一栅极、以及输出该第二镜射电流的一漏极。

4.根据权利要求1所述的电压控制振荡器，其特征在于，各延迟单元还包括耦接上述第一组电流产生晶体管、上述第二组电流产生晶体管以及上述第三组电流产生晶体管的一差动输入/输出电路，且该差动输入/输出电路包括：

一第三P沟道晶体管，包括作为一第一差动输入端的一栅极、耦接一电压电源的一源极、以及一漏极；

一第四P沟道晶体管，包括作为一第二差动输入端的一栅极、耦接该电压电源的一源极、以及一漏极；

一第五P沟道晶体管，包括耦接该第四P沟道晶体管的该漏极以作为一第一差动输出端的一栅极、耦接该电压电源的一源极、以及耦接该第三P沟道晶体管的该漏极的一漏极；以及

一第六P沟道晶体管，包括耦接该第三P沟道晶体管的该漏极以作为一第二差动输出端的一栅极、耦接该电压电源的一源极、以及耦接该第四P沟道晶体管的该漏极的一漏极。

5.根据权利要求4所述的电压控制振荡器，其特征在于，

上述各延迟单元的上述第一组电流产生晶体管包括：

一第一N沟道晶体管，包括接收该第一控制信号的一栅极、耦接地端电位的一源极、以及耦接上述第三P沟道晶体管以及第五P沟道晶体管的上述漏极的一漏极；以及

一第二N沟道晶体管，包括接收该第一控制信号的一栅极、耦接地端电位的一源极、以及耦接上述第四P沟道晶体管以及第六P沟道晶体管的上述漏极的一漏极；

上述各延迟单元的上述第二组电流产生晶体管包括：

一第三N沟道晶体管，包括接收该第二控制信号的一栅极、耦接地端电位的一源极、以及耦接上述第三P沟道晶体管以及第五P沟道晶体管的上述漏极的一漏极；以及

一第四N沟道晶体管，包括接收该第二控制信号的一栅极、耦接地端电位的一源极、以及耦接上述第四P沟道晶体管以及第六P沟道晶体管的上述漏极的一漏极；以及

上述各延迟单元的上述第三组电流产生晶体管包括：

一第五N沟道晶体管，包括接收该第三控制信号的一栅极、耦接地端电位的一源极、以及耦接上述第三P沟道晶体管以及第五P沟道晶体管的上述漏极的一漏极；以及

一第六N沟道晶体管，包括接收该第三控制信号的一栅极、耦接地端电位的一源极、以及耦接上述第四P沟道晶体管以及第六P沟道晶体管的上述漏极的一漏极。

6.根据权利要求4所述的电压控制振荡器，其特征在于，各延迟单元的上述第一差动输出端以及第二差动输出端耦接至下一级延迟单元的上述第一差动输入端以及第二差动输入端。

7.一种电压控制振荡器，其特征在于，基于一第一控制信号产生一振荡信号，且包括：

一控制信号调整器，接收该第一控制信号且根据该第一控制信号产生一第二控制信号以及一第三控制信号，所产生的该第二控制信号的电压电平高于该第一控制信号的电压电平，且所产生的该第三控制信号的电压电平高于该第二控制信号的电压电平；以及

环形连结的多个延迟单元，接收上述第一控制信号、第二控制信号以及第三控制信号，以于环形连结的上述多个延迟单元的一第一差动输出端产生上述振荡信号，其中，各延迟单元的上述第一差动输出端以及一第二差动输出端耦接至下一级延迟单元的一第一差动输入端以及一第二差动输入端，

其中，该控制信号调整器包括：

一电流镜，随着一电流源产生一第一镜射电流以及一第二镜射电流；

一第十P沟道晶体管，包括耦接该第一镜射电流的一源极、连接该第一控制信号的一栅极、以及连接地端电位的一漏极；以及

一第十一P沟道晶体管，包括耦接该第二镜射电流的一源极、连接该第十P沟道晶体管的该源极的一栅极、以及连接地端电位的一漏极，

其中，该第二控制信号产生于该第十P沟道晶体管的该源极，且该第三控制信号产生于该第十一P沟道晶体管的该源极。

8.根据权利要求7所述的电压控制振荡器，其特征在于，所产生的该第二控制信号比该第一控制信号高出一第一临界电压，且所产生的该第三控制信号比该第二控制信号高出一第二临界电压。

9.根据权利要求7所述的电压控制振荡器，其特征在于，该电流镜包括：

一第七P沟道晶体管，包括耦接一电压电源的一源极，且包括皆耦接该电流源的一栅极以及一漏极；

一第八P沟道晶体管，包括耦接该电压电源的一源极、耦接该第七P沟道晶体管的该栅极的一栅极、以及输出该第一镜射电流的一漏极；以及

一第九P沟道晶体管，包括耦接该电压电源的一源极、耦接该第七P沟道晶体管的该栅极的一栅极、以及输出该第二镜射电流的一漏极。

10.根据权利要求7所述的电压控制振荡器，其特征在于，各延迟单元包括第一组电流产生晶体管、第二组电流产生晶体管以及第三组电流产生晶体管以及耦接上述第一组电流产生晶体管、第二组电流产生晶体管以及第三组电流产生晶体管的一差动输入/输出电路，该差动输入/输出电路包括：

一第三P沟道晶体管，包括作为一第一差动输入端的一栅极、耦接一电压电源的一源极、以及一漏极；

一第四P沟道晶体管，包括作为一第二差动输入端的一栅极、耦接该电压电源的一源极、以及一漏极；

一第五P沟道晶体管，包括耦接该第四P沟道晶体管的该漏极以作为一第一差动输出端的一栅极、耦接该电压电源的一源极、以及耦接该第三P沟道晶体管的该漏极的一漏极；以及

一第六P沟道晶体管，包括耦接该第三P沟道晶体管的该漏极以作为一第二差动输出端的一栅极、耦接该电压电源的一源极、以及耦接该第四P沟道晶体管的该漏极的一漏极。

11.根据权利要求10所述的电压控制振荡器，其特征在于，

上述各延迟单元的上述第一组电流产生晶体管包括：

一第一N沟道晶体管，包括接收该第一控制信号的一栅极、耦接地端电位的一源极、以及耦接上述第三P沟道晶体管以及第五P沟道晶体管的上述漏极的一漏极；以及

一第二N沟道晶体管，包括接收该第一控制信号的一栅极、耦接地端电位的一源极、以及耦接上述第四P沟道晶体管以及第六P沟道晶体管的上述漏极的一漏极；

上述各延迟单元的上述第二组电流产生晶体管包括：

一第三N沟道晶体管，包括接收该第二控制信号的一栅极、耦接地端电位的一源极、以及耦接上述第三P沟道晶体管以及第五P沟道晶体管的上述漏极的一漏极；以及

一第四N沟道晶体管，包括接收该第二控制信号的一栅极、耦接地端电位的一源极、以及耦接上述第四P沟道晶体管以及第六P沟道晶体管的上述漏极的一漏极；以及

上述各延迟单元的上述第三组电流产生晶体管包括：

一第五N沟道晶体管，包括接收该第三控制信号的一栅极、耦接地端电位的一源极、以及耦接上述第三P沟道晶体管以及第五P沟道晶体管的上述漏极的一漏极；以及

一第六N沟道晶体管，包括接收该第三控制信号的一栅极、耦接地端电位的一源极、以及耦接上述第四P沟道晶体管以及第六P沟道晶体管的上述漏极的一漏极。