CN103560096B - 一种低温下化合物半导体与硅基半导体进行键合的方法 - Google Patents

一种低温下化合物半导体与硅基半导体进行键合的方法 Download PDF

Info

Publication number
CN103560096B
CN103560096B CN201310556902.9A CN201310556902A CN103560096B CN 103560096 B CN103560096 B CN 103560096B CN 201310556902 A CN201310556902 A CN 201310556902A CN 103560096 B CN103560096 B CN 103560096B
Authority
CN
China
Prior art keywords
compound semiconductor
silicon
based semiconductor
bonded
palladium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310556902.9A
Other languages
English (en)
Other versions
CN103560096A (zh
Inventor
王子昊
曹亮
崔德国
谈捷
刘城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SUZHOU MATRIX OPTICAL Co Ltd
Original Assignee
SUZHOU MATRIX OPTICAL Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SUZHOU MATRIX OPTICAL Co Ltd filed Critical SUZHOU MATRIX OPTICAL Co Ltd
Priority to CN201310556902.9A priority Critical patent/CN103560096B/zh
Publication of CN103560096A publication Critical patent/CN103560096A/zh
Application granted granted Critical
Publication of CN103560096B publication Critical patent/CN103560096B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

本发明涉及一种低温下化合物半导体和硅基半导体进行键合的方法，其包括如下步骤：（1）对硅基半导体进行清洗，之后在其表面镀钯；（2）对化合物半导体进行清洗，之后与步骤（1）中所述镀钯的硅基半导体相对，保持钯层位于两种半导体之间作为中间介质键合层，之后将两种半导体进行热压键合。本发明所述的低温下化合物半导体和硅基半导体进行键合的方法，本发明方法可以在200‑300℃的相对低温下，仅采用钯层作为中间介质键合层实现了将硅基半导体与化合物半导体键合在一起，不仅成本较低，工艺过程简单，而且有效避免中间介质键合层溢流、粘片且难以卸片的问题。

Description

一种低温下化合物半导体与硅基半导体进行键合的方法
技术领域
本发明涉及一种低温下化合物半导体和硅基半导体进行键合的方法，属于半导体制造的技术领域。
背景技术
硅基半导体是现代微电子产业的基石，但由于硅本身的物理性质，硅基半导体器件都是无源器件，当将硅基半导体应用于光电信息领域时，需要与化合物半导体结合并由化合物半导体提供能量才能组成整套光电信息处理系统。其中，Ⅲ-Ⅴ（如GaAs，InP等）族化合物半导体由于其发射波长对硅材料是透明的，因此Ⅲ-Ⅴ族化合物半导体和硅基半导体的混合集成被认为是目前最有应用前景适于高密度集成的光子或光电子芯片技术。然而，由于Ⅲ-Ⅴ族化合物和硅基半导体之间的晶格不匹配而无法直接采用外延生长的方式实现结合，于是通常采用键合技术来实现不同材料或器件间的集成。
键合技术分为直接键合法和中间介质键合法。其中，直接键合法存在以下问题：第一，在进行键合前，需要对化合物半导体和硅基半导体的表面在高温下进行专门的表面结合键增强处理，耗用设备多，热处理时间长，键合工艺较为复杂；第二，由于化合物半导体和硅基半导体具有不同的热膨胀系数，在键合过程中两者的晶相难以对准，在键合层容易产生空洞和非键合区，键合率低，存在夹层，键合结果并不理想，从而影响器件的制备性能。因此，中间介质键合法由于其工艺简单、操作方便而成为实现Ⅲ-Ⅴ族化合物半导体和硅基半导体之间键合的重要方法。
现有技术中，中国专利文献CN102569031A公开了一种用铟进行外延片（相当于本发明中的化合物半导体）/硅片键合的方法，该方法的具体步骤如下：（1）首先，在蒸镀有反射镜层的外延片上蒸发金层，然后将经过镜面抛光的硅片表面在55℃的硫酸、双氧水和水组成的混合液中浸泡30秒，混合液中各组分的摩尔比例为硫酸：双氧水：水=5:1：1；（2）之后将硅片用去离子水冲洗干净，并将其放置于甩干机中甩干，在电子束蒸发台中蒸发上一定厚度的金层和铟层；（3）最后，将上述外延片和硅片相对并保持铟层在中间，放入键合机中通过热压键合方法将外延片和硅片键合在一起，其中，热压键合压力为500Kg，键合温度为阶梯式：140-160℃保持60秒，随后温度升至键合恒温220-240℃，恒温时间为1800秒，恒温时间完成后将温度降至70-90℃，保持60秒。上述键合方法不需要在键合前对外延片和硅片进行专门的表面结合键增强处理，对设备没有额外要求，设备操作简便；此外，该方法还利用外延片和硅片表面的金铟金键合，以形成很好的欧姆接触，使得键合层的电阻率大幅度降低。然而，上述键合方法必须先在蒸镀有反射镜层的外延片表面蒸镀上金层，并在经过镜面抛光的硅片表面依次蒸镀上金层和铟层，之后在进行键合时，将上述外延片和硅片相对并保持铟层在中间，才能形成金-铟-金的中间介质键合层，以实现在较低温度220-240℃下能将外延片和硅片键合在一起，其中将金-铟-金作为中间介质键合层，不仅成本较高，还容易出现中间介质键合层中的铟层溢流、粘片且难以卸片的问题，此外，上述工艺由于需要至少蒸镀三层金属介质层，因此工艺较为繁杂。
发明内容
本发明所要解决的技术问题是现有技术中采用中间介质键合法对Ⅲ-Ⅴ族化合物半导体和硅基半导体进行键合时，需要形成金-铟-金的中间介质键合层，才能实现在较低温度220-240℃时将两种半导体键合，不仅成本较高，易出现中间介质键合层中的铟层溢流、粘片且难以卸片的问题，而且工艺较为繁杂，从而提供一种以钯层或钯-钯层为中间介质键合层的低温下化合物半导体与硅基半导体进行键合的方法。
为解决上述技术问题，本发明是通过以下技术方案实现的：
一种低温下化合物半导体和硅基半导体进行键合的方法，其包括如下步骤：（1）对硅基半导体进行清洗，之后在其表面镀钯；
（2）对化合物半导体进行清洗，之后与步骤（1）中所述镀钯的硅基半导体相对，保持钯层位于两种半导体之间作为中间介质键合层，之后将两种半导体进行热压键合。
所述化合物半导体为Ⅲ-Ⅴ族化合物半导体。
所述Ⅲ-Ⅴ族化合物半导体为砷化镓和/或磷化铟。
所述步骤（1）中，对所述硅基半导体进行RCA清洗。
在所述步骤（2）中，对所述化合物半导体进行如下清洗：将所述化合物半导体浸入质量浓度37%的盐酸和去离子水以体积比1:10组成的混合溶液中，之后再依次在丙酮、异丙醇、甲醇、去离子水中进行各1分钟的超声波清洗。
步骤（2）中，所述热压键合的温度程序设置为：首先以5℃·min-1的升温速率将温度从50升至200-300℃，恒温60min，之后将温度降至50℃并保持30min。
所述步骤（2）中，在对化合物半导体进行清洗后，在其表面镀钯，之后与步骤（1）中所述镀钯的硅基半导体相对，保持两个钯层位于两种半导体之间作为中间介质键合层，之后将两种半导体进行热压键合。
所述钯层的厚度为250nm-500nm。
所述热压键合在洁净度不低于1000的无尘室中进行。
所述热压键合的压力为2000-5000mbar。
本发明的上述技术方案相比现有技术具有以下优点：
（1）本发明所述的低温下化合物半导体和硅基半导体进行键合的方法，通过首先对硅基半导体进行清洗并在其表面镀钯，再对化合物半导体进行清洗，之后与所述镀钯的硅基半导体相对，保持钯层位于两种半导体之间作为中间介质键合层，在200-300℃的键合温度下将两种半导体进行键合，可有效降低高温键合将对化合物半导体造成损耗，从而采用本发明方法键合后的半导体材料具有优良的导电性；再者，采用钯层作为中间键合层，在键合过程中所述钯层与化合物半导体之间形成欧姆接触，使得键合层的电阻率较小，同时由于所述钯层与所述硅基半导体和化合物半导体都能形成化学键结合，从而使得键合后的键合层具有较强的结合力；再者，本发明方法可以在200-300℃的相对低温下，仅采用钯层作为中间介质键合层将硅基半导体与化合物半导体键合在一起，较之现有技术中需要至少蒸镀三层金属介质层即采用金-铟-金作为中间介质键合层在220-240℃键合温度下将两种半导体键合，容易产生中间介质键合层中的铟层溢流、粘片且难以卸片的问题，本发明方法不仅能有效避免中间键合介质层钯层溢流、粘片且难以卸片的问题，还省去了蒸镀两层金的操作步骤，从而实现在简化工艺的基础上降低了成本。
（2）本发明所述的低温下化合物半导体和硅基半导体进行键合的方法，在镀钯前预先对硅基半导体进行清洗，以有利于形成厚度均匀、质量较好的钯层，同时，在进行键合前对所述化合物半导体也进行了清洗，从而有利于硅基半导体的表面钯层与所述化合物半导体之间形成欧姆接触，使得键合后硅基半导体与化合物半导体之间的结合面保持较强的结合力。
（3）本发明所述的低温下化合物半导体和硅基半导体进行键合的方法，其中，所述热压键合的温度程序设置为阶梯式，具体控制为：首先以5℃·min-1的升温速率将温度从50℃升至200-300℃，恒温60min，之后将温度降至50℃并保持30min，相较于直接将键合材料置于200-300℃的键合温度下进行键合，能够有效避免温度变化较大时化合物半导体与硅基半导体由于热膨胀系数差异较大而容易产生破裂。
（4）本发明所述的低温下化合物半导体和硅基半导体进行键合的方法，优选在洁净度不低于1000的洁净室中进行热压键合，此外，还设置了石墨纸作为辅助层，从而进一步确保了热压键合时接触面的洁净度和受力均匀，以有利于形成接触良好的结合面。
附图说明
为了使本发明的内容更容易被清楚的理解，下面结合附图，对本发明作进一步详细的说明，其中，
图1是本发明所述镀钯硅片的结构示意图；
图2是本发明所述镀钯硅片和化合物半导体经热压键合后形成的新衬底片的结构示意图；
图3是本发明所述镀钯化合物半导体的结构示意图；
图4是本发明所述镀钯硅片和镀钯化合物半导体键合后形成的新衬底片的结构示意图；
图5是本发明所述镀钯硅片和化合物半导体键合后形成的新衬底片的SEM图；
图6是本发明所述镀钯硅片和镀钯化合物半导体键合后形成的新衬底片的SEM图。
图中附图标记表示为：1-硅片，2-钯层，2’-镀钯层，3-化合物半导体。
具体实施方式
实施例1
本实施例提供一种低温下化合物半导体砷化镓和镀钯硅片进行键合的方法，包括如下步骤：
（1）准备一个4英寸圆形硅片，进行RCA清洗，具体步骤如下：
（a）分别配制溶液Ⅰ、溶液Ⅱ和溶液Ⅲ：
溶液Ⅰ为有机物清洗液，其采用质量浓度27%的氨水、质量浓度30%的双氧水和去离子水以体积比1:1:5混合后配制得到；
溶液Ⅱ为氧化物去除液，其采用质量浓度50%的氢氟酸和去离子水以体积比1:50混合后配制得到；
溶液Ⅲ为离子清洗液，其采用质量浓度37%的盐酸、质量浓度30%的双氧水和去离子水以体积比1:1:6混合后配制得到；
（b）将硅片依次进行以下清洗：将硅片浸入溶液Ⅰ中，在70℃浸泡10分钟后，再放入去离子水中清洗2分钟；之后将硅片浸入溶液Ⅱ中，常温下浸泡30秒后，再放入去离子水中清洗2分钟；最后，将硅片浸入溶液Ⅲ中，70℃浸泡10分钟后，再放入去离子水中清洗2分钟；
（2）将清洗后的硅片采用烘干机烘干后放入电子蒸镀锅，选用纯度为99.999%的钯作为镀层原料，进行蒸镀时，先采用电子束预热30min，待钯处于融化状态时打开遮板，以3A/s的速率进行蒸镀，最终在所述硅片表面镀上250纳米的钯层以形成镀钯硅片，如图1所示为所述镀钯硅片的结构示意图,其中1为硅片，2为钯层；
（3）对化合物半导体砷化镓进行如下清洗：将所述化合物半导体浸入质量浓度37%的盐酸和去离子水以体积比1:10组成的混合溶液中，浸泡2分钟之后再依次在丙酮、异丙醇、甲醇、去离子水中进行各1分钟的超声波清洗，放入甩干机中吹干后待用；
（4）将步骤（3）清洗后的化合物半导体砷化镓与步骤（2）中所述镀钯硅片相对，保持钯层位于两种半导体材料之间作为中间介质键合层，分别在200℃、230℃、250℃、300℃的键合温度下、在洁净度不低于1000的无尘室中将两种半导体进行热压键合以形成新衬底片。其中，所述热压键合压力为5000毫巴，所述热压键合的温度程序设置为阶梯式：首先以5℃·min-1的升温速率将温度从50℃升至上述4种不同的所述键合温度，恒温60min，之后将温度降至50℃并保持30min。
结果表明，在上述4种不同键合温度下制备得到的所述新衬底片不仅键合强度好、键合层致密，而且有效避免中间介质键合层钯层溢流、粘片且难以卸片的问题，如图2、图5所示分别为所述新衬底片的结构示意图和扫描电子显微镜图片（SEM图），图2中1、2、3分别代表硅片、钯层和化合物半导体，相应地，图5中从上至下依次代表化合物半导体、钯层和硅片。
实施例2
本实施例提供一种低温下镀钯砷化镓和镀钯硅片进行键合的方法，其包括如下步骤：
（1）准备一个2英寸圆形硅片，进行RCA清洗，具体步骤如下：
（a）采用与实施例1相同方法分别配制溶液Ⅰ、溶液Ⅱ和溶液Ⅲ；
（b）将硅片依次进行以下清洗：将硅片浸入溶液Ⅰ中，在75℃浸泡10分钟后，再放入去离子水中清洗2分钟；之后将硅片浸入溶液Ⅱ中，常温下浸泡30秒，再放入去离子水中清洗2分钟；最后，将硅片浸入溶液Ⅲ中，75℃浸泡10分钟，再放入去离子水中清洗2分钟；
（2）将清洗后的硅片采用烘干机烘干后放入电子蒸镀锅，选用纯度为99.999%的钯作为镀层原料，进行蒸镀时，先采用电子束预热30min，待钯处于融化状态时打开遮板，以3A/s的速率进行蒸镀，最终在所述硅片表面镀上250纳米的钯层以形成镀钯硅片；
（3）对化合物半导体砷化镓进行如下清洗：将所述化合物半导体浸入质量浓度37%的盐酸和去离子水以体积比1:10组成的混合溶液中，浸泡2分钟之后再依次用丙酮、异丙醇、甲醇、去离子水超声波浸泡各1分钟，待用；
（4）将清洗后的砷化镓采用烘干机烘干后放入电子蒸镀锅，选用纯度为99.999%的钯作为镀层原料，进行蒸镀时，先采用电子束预热30min，待钯处于融化状态时打开遮板，以3A/s的速率进行蒸镀，最终在所述砷化镓表面镀上300纳米的钯层以形成镀钯化合物半导体，图3所示为所述镀钯化合物半导体的结构示意图，其中2’为钯层，3为化合物半导体;（5）将步骤（4）中的所述镀钯化合物半导体与步骤（3）中所述镀钯硅片相对并控制在竖直方向上镀钯硅片位于镀钯化合物半导体的下面，其中，两个钯层位于两种半导体材料之间作为中间介质键合层，之后依次在所述镀钯化合物半导体上方放置一层面积相同、厚度为0.5毫米的石墨纸，在石墨纸的上方放置相同面积尺寸的厚度为1微米的硅片，最后分别在200℃、230℃、250℃、300℃4种不同键合温度下、洁净度不低于1000的无尘室中，将上述厚度为1微米的硅片和镀钯硅片分别作为上下键合基片、镀钯化合物半导体和石墨纸作为中间夹层的复合片层放入键合机进行热压键合以形成新衬底片。其中，所述热压键合压力为2000毫巴，所述热压键合的温度程序设置为阶梯式：首先以5℃·min-1的升温速率将温度从50℃升至上述4种不同的所述键合温度，恒温60min，之后将温度降至50℃并保持30min。
结果表明，在在上述4种不同键合温度下制备得到的所述新衬底片不仅键合强度好、键合层致密，而且有效避免中间介质键合层钯层溢流、粘片且难以卸片的问题，制备得到的所述新衬底片不仅键合强度好，而且键合层致密，如图4、图6所示分别为所述新衬底片的结构示意图和扫描电子显微镜图片（SEM图），图4中1为硅片，2和2’为两个钯层，3为化合物半导体，相应地，图6中从上至下依次代表化合物半导体、钯层、钯层、硅片。
实施例3
本实施例提供一种低温下化合物半导体磷化铟和镀钯硅片进行键合的方法，包括如下步骤：
（1）准备一个4英寸圆形硅片，进行RCA清洗，具体步骤如下：
（a）采用与实施例1相同方法分别配制溶液Ⅰ、溶液Ⅱ和溶液Ⅲ；
（b）将硅片依次进行以下清洗：将硅片浸入溶液Ⅰ中，在75℃浸泡10分钟后，再放入去离子水中清洗2分钟；之后将硅片浸入溶液Ⅱ中，常温下浸泡30秒，再放入去离子水中清洗2分钟；最后，将硅片浸入溶液Ⅲ中，75℃浸泡10分钟，再放入去离子水中清洗2分钟；
（2）将清洗后的硅片采用烘干机烘干后放入电子蒸镀锅，选用纯度为99.999%的钯作为镀层原料，进行蒸镀时，先采用电子束预热30min，待钯处于融化状态时打开遮板，以3A/s的速率进行蒸镀，最终在所述硅片表面镀上500纳米的钯层；
（3）对化合物半导体磷化铟进行如下清洗：将所述化合物半导体浸入质量浓度37%的盐酸和去离子水以体积比1:10组成的混合溶液中，浸泡2分钟之后再依次用丙酮、异丙醇、甲醇、去离子水进行各1分钟的超声波清洗，放入甩干机中吹干后待用；
（4）将步骤（3）清洗后的化合物半导体磷化铟与步骤（2）中所述镀钯硅片相对，保持钯层位于两种半导体材料之间作为中间介质键合层，之后依次在所述化合物半导体磷化铟上方放置一层面积相同、厚度为0.5毫米的石墨纸，在石墨纸的上方放置相同面积尺寸的抛光钢片，最后分别在200℃、230℃、250℃、300℃4种不同的键合温度下、在洁净度不低于1000的无尘室中将两种半导体进行热压键合以形成新衬底片。其中，所述热压键合压力为5000毫巴，所述热压键合的温度程序设置为阶梯式：首先以5℃·min-1的升温速率将温度从50℃升至上述4种不同的所述键合温度，恒温60min，之后将温度降至50℃并保持30min。
结果表明，在在上述4种不同键合温度下制备得到的所述新衬底片不仅键合强度好、键合层致密，而且有效避免中间介质层钯层溢流、粘片且难以卸片的问题，制备得到的所述新衬底片不仅键合强度好，而且键合层致密，如图2所示为所述新衬底片的结构示意图。
对比例
本对比例提供一种用铟进行化合物半导体砷化镓/硅片键合的方法，该方法的具体步骤如下：
（1）首先，在蒸镀有反射镜层的外延片上蒸发金层，然后将经过镜面抛光的硅片表面在55℃的硫酸、双氧水和水组成的混合液中浸泡30秒，混合液中各组分的摩尔比例为硫酸：双氧水：水=5:1:1；
（2）之后将硅片用去离子水冲洗干净，并将其放置于甩干机中甩干，在电子束蒸发台中蒸发上一定厚度的金层和铟层；
（3）最后，将上述外延片和硅片相对并保持铟层在中间，放入键合机中通过热压键合方法将外延片和硅片键合在一起，其中，热压键合压力为500Kg，键合温度为阶梯式：140-160℃保持60秒，随后温度升至上述4种不同所述键合温度下，恒温1800秒，恒温时间完成后将温度降至70-90℃，保持60秒。
结果表明，只有在230℃的键合温度下才能够将上述外延片和硅片键合在一起形成新衬底片，但是上述新衬底片的键合层存在部分裂痕、致密性差、键合强度差，而且还出现中间介质层中的铟层溢流、粘片且难以卸片的问题。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (7)

1.一种低温下化合物半导体和硅基半导体进行键合的方法，其包括如下步骤：
(1)对硅基半导体进行RCA清洗，之后在其表面镀钯；
(2)对化合物半导体进行清洗，之后与步骤(1)中所述镀钯的硅基半导体相对，保持钯层位于两种半导体之间作为中间介质键合层，之后将两种半导体进行热压键合；
所述低温为200-300℃；
对所述化合物半导体进行如下清洗：将所述化合物半导体浸入质量浓度37％的盐酸和去离子水以体积比1:10组成的混合溶液中，之后再依次在丙酮、异丙醇、甲醇、去离子水中进行各1分钟的超声波清洗；
所述热压键合的温度程序设置为：首先以5℃·min-1的升温速率将温度从50升至200-300℃，恒温60min，之后将温度降至50℃并保持30min。
2.根据权利要求1所述的低温下化合物半导体和硅基半导体进行键合的方法，其特征在于，所述化合物半导体为Ⅲ-Ⅴ族化合物半导体。
3.根据权利要求2所述的低温下化合物半导体和硅基半导体进行键合的方法，其特征在于，所述Ⅲ-Ⅴ族化合物半导体为砷化镓和/或磷化铟。
4.根据权利要求1或2或3所述的低温下化合物半导体和硅基半导体进行键合的方法，其特征在于，所述步骤(2)中，在对化合物半导体进行清洗后，在其表面镀钯，之后与步骤(1)中所述镀钯的硅基半导体相对，保持两个钯层位于两种半导体之间作为中间介质键合层，之后将两种半导体进行热压键合。
5.根据权利要求4所述的低温下化合物半导体和硅基半导体进行键合的方法，其特征在于，镀设在所述化合物半导体上的所述钯层的厚度为300nm。
6.根据权利要求1或2或3或5所述的低温下化合物半导体和硅基半导体进行键合的方法，其特征在于，所述热压键合在洁净度不低于1000的无尘室中进行。
7.根据权利要求6所述的低温下化合物半导体和硅基半导体进行键合的方法，其特征在于，所述热压键合的压力为2000-5000mbar。
CN201310556902.9A 2013-11-11 2013-11-11 一种低温下化合物半导体与硅基半导体进行键合的方法 Active CN103560096B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310556902.9A CN103560096B (zh) 2013-11-11 2013-11-11 一种低温下化合物半导体与硅基半导体进行键合的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310556902.9A CN103560096B (zh) 2013-11-11 2013-11-11 一种低温下化合物半导体与硅基半导体进行键合的方法

Publications (2)

Publication Number Publication Date
CN103560096A CN103560096A (zh) 2014-02-05
CN103560096B true CN103560096B (zh) 2016-08-31

Family

ID=50014311

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310556902.9A Active CN103560096B (zh) 2013-11-11 2013-11-11 一种低温下化合物半导体与硅基半导体进行键合的方法

Country Status (1)

Country Link
CN (1) CN103560096B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105529244B (zh) * 2015-12-29 2018-10-02 东莞市义仁汽车租赁有限公司 一种化合物半导体基片与硅基片进行键合的方法
CN107482053A (zh) * 2017-08-30 2017-12-15 太仓天润新材料科技有限公司 一种环保型半导体晶片
CN111192822B (zh) * 2020-01-10 2023-10-20 上海大学 硅片和化合物半导体晶片的低温键合方法
CN111531412A (zh) * 2020-05-08 2020-08-14 福建省南安市宏炜新材料有限公司 N-Si基板的抛光工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101295753A (zh) * 2007-04-24 2008-10-29 中国科学院上海微系统与信息技术研究所 用于III-V族化合物器件的低温Au-In-Au键合方法
CN102110594A (zh) * 2010-12-20 2011-06-29 中国科学院半导体研究所 一种对GaAs与Si进行低温金属键合的方法
CN102709204A (zh) * 2012-05-30 2012-10-03 杭州士兰明芯科技有限公司 一种led芯片的键合方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4120184B2 (ja) * 2000-06-30 2008-07-16 セイコーエプソン株式会社 実装用微小構造体および光伝送装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101295753A (zh) * 2007-04-24 2008-10-29 中国科学院上海微系统与信息技术研究所 用于III-V族化合物器件的低温Au-In-Au键合方法
CN102110594A (zh) * 2010-12-20 2011-06-29 中国科学院半导体研究所 一种对GaAs与Si进行低温金属键合的方法
CN102709204A (zh) * 2012-05-30 2012-10-03 杭州士兰明芯科技有限公司 一种led芯片的键合方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Van tier Waals bonding of GaAs on Pd leads to a permanent, solid-phase-topotaxial, metallurgical bond;E.Yablonovitch 等;《Appl.Phvs.Lett.》;19911209;第59卷(第24期);第3159页右栏倒数第1段至第3160页左栏第1段、图1、2 *

Also Published As

Publication number Publication date
CN103560096A (zh) 2014-02-05

Similar Documents

Publication Publication Date Title
US20190344533A1 (en) Method of room temperature covalent bonding
CN103560096B (zh) 一种低温下化合物半导体与硅基半导体进行键合的方法
JP6803901B2 (ja) 半導体製品用絶縁層構造及びその作製方法
CN104637831B (zh) 一种基于铜纳米线的铜铜键合工艺
TWI565092B (zh) 接觸端子／電解蝕刻模組設計的多孔半導體光伏電池以及相關的生產線
JP2018526835A (ja) 局部バックコンタクト太陽電池の製造方法
JP2009533864A (ja) 太陽電池およびそれを製造するための方法
CN106972079B (zh) Perc太阳能电池硅片背面的清洗方法
WO2018157521A1 (zh) 能够提高光电转换效率的perc太阳能电池及其制备方法
CN101908511B (zh) 一种金属衬底的氮化镓肖特基整流器及其制备方法
CN105845582A (zh) 一种igbt封装用陶瓷基板的制备方法
CN102779907B (zh) 高效异质结电池的制备方法
CN101916786A (zh) 一种大功率平面结双向tvs二极管芯片及其生产方法
CN107221568A (zh) 一种选择发射极双面perc电池的制备方法
CN102110594A (zh) 一种对GaAs与Si进行低温金属键合的方法
CN104485288B (zh) 一种超薄玻璃转接板的制作方法
CN104201252A (zh) 一种perc太阳能电池的制备方法
CN106981539A (zh) 一种纳米叠层导电薄膜的制备方法及应用
CN108365022A (zh) 选择性发射极黑硅多晶perc电池结构的制备方法
CN107204282A (zh) 一种基于非自支撑GaN对粘制备金刚石基GaN的方法
CN113903656A (zh) 一种碳化硅晶圆加工工艺
CN103151424B (zh) 一种用改进化学镀工艺在多孔硅表面制备金属电极的方法
CN112382717B (zh) 一种热电器件封装界面及其连接方法
CN109904064A (zh) 一种提高碳化硅直接键合强度的方法
CN103872183A (zh) 一种单面抛光方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: A method for bonding compound semiconductor and silicon-based semiconductor at low temperature

Effective date of registration: 20211029

Granted publication date: 20160831

Pledgee: Bank of China Limited Zhangjiagang branch

Pledgor: SUZHOU JUZHEN PHOTOELECTRIC Co.,Ltd.

Registration number: Y2021980011576

PE01 Entry into force of the registration of the contract for pledge of patent right
PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20221018

Granted publication date: 20160831

Pledgee: Bank of China Limited Zhangjiagang branch

Pledgor: SUZHOU JUZHEN PHOTOELECTRIC Co.,Ltd.

Registration number: Y2021980011576

PC01 Cancellation of the registration of the contract for pledge of patent right