CN1035586A - 可关断的大功率半导体元件及其制造方法 - Google Patents
可关断的大功率半导体元件及其制造方法 Download PDFInfo
- Publication number
- CN1035586A CN1035586A CN88109184A CN88109184A CN1035586A CN 1035586 A CN1035586 A CN 1035586A CN 88109184 A CN88109184 A CN 88109184A CN 88109184 A CN88109184 A CN 88109184A CN 1035586 A CN1035586 A CN 1035586A
- Authority
- CN
- China
- Prior art keywords
- negative electrode
- control
- layer
- electrode finger
- turn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 230000001936 parietal effect Effects 0.000 claims abstract description 52
- 238000002347 injection Methods 0.000 claims description 11
- 239000007924 injection Substances 0.000 claims description 11
- 230000005669 field effect Effects 0.000 claims description 9
- 239000002800 charge carrier Substances 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 2
- 238000010276 construction Methods 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 238000007667 floating Methods 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000002156 mixing Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 229910001096 P alloy Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000008141 laxative Substances 0.000 description 1
- 230000002475 laxative effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66363—Thyristors
- H01L29/66371—Thyristors structurally associated with another device, e.g. built-in diode
- H01L29/66378—Thyristors structurally associated with another device, e.g. built-in diode the other device being a controlling field-effect device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1066—Gate region of field-effect devices with PN junction gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
- H01L29/7392—Gated diode structures with PN junction gate, e.g. field controlled thyristors (FCTh), static induction thyristors (SITh)
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Manufacturing & Machinery (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thyristors (AREA)
Abstract
一种具有隐藏式控制极结构及长沟道控制的场控晶闸管(FCTH)被提高可关断电流，其中在沟底上的控制极区域(8)掺杂，而进行P+与壁层(14)无关。
用此法减少控制极电阻，可提高控制极电流，不损害阴极指部(7)的控制及不增加正向电阻。
Description
本发明涉及半导体元件的领域、尤其是涉及一种具有一个阳极、一个阴极及一个控制极的场控晶闸管（FCTh）类型的可关断大功率半导体元件，在其阳极与阴极之间包括：
-一个P型导电阳极层;
-一个位于其上的n型导电沟道层;及
-多个在阴极侧交替布置的n型导电阴极区域及P型导电控制极区域，在其中：
-阴极区域被布置在由沟彼此隔开的阴极指上面;
-控制极区域延伸在沟底的上方;及
-在沟壁区域设置了附加的P型导电的、P掺杂的壁层，它与控制极区域形成连接，并且在每个阴极指部与沟道层那儿的区域构成了一个场效应可控的长沟道。
本发明还涉及了它的制造方法，在该法中首先利用各向异性的蚀刻在一个半导体基片上产生出沟，并接着在其沟底产生控制极区域。
开头所提到的这种元件及方法已经在譬如：欧洲专利说明书EP-A2-0178387中公开了。
场控制大功率半导体元件的公知技术具有各种的结构及出现有各种的名称。在公知元件的这些族中本质上具有两种不同的功能类型：即单极性结构、如用多数载流子导电的MOSFET或JFET型的场效应晶体三极管;以及双极型载流子注入的元件，例如场控制晶闸管FCTh（Field Controlled Thyristor）或者静电感应晶闸管SITh（Static Induction Thyristor）。
在大功率领域的应用方面，由于物理的原因，主要是上述双极型结构使人感到兴趣，它的作用原理在开头提到的文献中已有描述。
该公知结构的工作原理通常是基于结型场效应晶体三极管（JFET）控制原理的应用：在被精细划分的、与阴极区域交替布置的控制极或控制区中，通过施加相应的控制极电压，建立扩展的空间电荷区，产生载流子贫脊区，该区将随着控制极电压的升高在导通电流的沟道区域中扩展，并且最后通过夹断该沟道区域使电流切断或关断。
公知的场控制晶闸管在无控制极电压时处于正向状态（导通状态），而仅在加上一个合适的控制极电压时才关断。
对于这种晶闸管结构的参数选择与结构来说意味着：在正向导通状态希望有尽可能小的正向电阻（导通状态），为了在全电流通过时限制在元件上消耗的功率。另外该元件的控制极-阴极结构应该这样地设计：即达到尽可能好的控制性能，也就是利用小的控制极电压及电流能关断大的功率。
从欧洲专利说明书EP-A1-0121068中一个公知的FCTh结构出发：即其中在沟的底部布置了P掺杂控制极区域，它将单个阴极指部彼此隔开，在欧洲专利说明书EP-A2-0178387中建议：该P掺杂的控制极区域扩展到沟壁上，以达到FCTh元件阻断增益的改进并由此达到控制性能的改善。一种可对比的结构还由美国专利：US-PS4037245公开了。
利用在沟壁上扩展的控制极区域将使得在阴极指部延伸的沟的整个深度上实现场控制（场效应可控长沟道）。由此就保证了在足够小的控制极电压下，届时阴极指部的关断。然而这种用展宽控制极区域实现的控制性能的改进，对晶闸管的正向特性带来了问题：在导通状态下，在阳极指部中n-掺杂的沟道没有充满载流子，因为由阴极注入的空穴经由相对导电好的P掺杂控制极区域流出到沟壁中。
由于在沟道内这种载流子的贫化就产生出高的导通电阻，虽然控制极没有位于固定电位（“浮动控制极”）。
如在美国专利US-PS4571815中建议的那样，当将控制极P+掺杂时，就得到了一个更有效的空穴旁路并由此形成更差的正向特性。
另一方面，虽然在控制极区域中降低P掺杂物可提高旁通电阻并由此改善正向特性，但同时控制极电阻也提高了，致使控制极电流减少、并由此减少了可关断的阳极电流。
为了排除此问题，在老的欧洲专利申请、Nr.87107918.2（相当于美国申请，系列号、NO.071051865）中建议：在沟底保留控制极区的P掺杂，并且对在沟壁中相应的层即壁层作出修改，以使得经沟壁的空穴流出被避免了。
这种修改是考虑：通过降低层厚或降低掺杂浓度（例如至3·1015Cm-3）来增加壁层的电阻。
另一种修改是在沟壁中设置平面型nPn晶体三极管结构，它是由：在阴极指部中n型导电沟道层、P型导电壁层及n型导电阴极区域构成的，其中n型导电阴极区被拉下来伸展到沟壁侧并覆盖了壁层。
用这种元件作出的试验具有下列结果：（1）利用在阴极指部中建立场效应可控的长沟道就可靠地避免了所谓动态闭锁：即为紧接着元件关断后不期望的导通（对此也可参见H.Grüning等人的文章，国际电子器件会议IEDM，1986年，第110页）。
（2）根据上述老申请，控制极区边缘掺杂浓度约为：4·1016Cm-3，足够阻止雪崩场强，因此这种FCTh元件能够一直工作到动态雪崩的绝对界限。
（3）用这种元件可关断的电流密度在小电压时也还被限制到约200A/Cm2，因为在所述的掺杂浓度及通常的控制极电压时控制极接触层不再负担电流。这在闭锁的一种应用中件现出来，其闭锁电流与阳极电压UA实际上无关（图2A），而仅由设立的控制极电压UG决定（图2B）。
（4）在并联FCTh元件时及加大元件面积时，所有由阴极指部确定的区域的同时关断是特别重要的，因为否则会使电流集中在较小的面积上。
（5）FCTh元件用较快的关断速度对较大的关断电流起反应（例如从800V/6A时的8.8KV/μs提高到800V/10A时的13KV/μs）。因此在电流分配上起始的不均匀性又得到平衡，该不均匀性是由于关断过程各个区域控制中的微小时间差引起的。但其前提是：关断过程开始时每个区域针对大电流密度也能被可靠地关断。
尤其从上述（3）至（5）中的结果可以看出：现今该元件的负载限基本上是由控制极接触层的质量确定的。
现在本发明的任务在于这样地改善FCTh元件的控制极侧以使在提高它的功率能力的同时保证它的可靠关断。
该任务在开头提到的这种元件上是这样来解决的，即：对P型导电的控制极区域进行P+掺杂。
在迄今公知的具有长沟道控制的FCTh元件上其控制极区域及壁层总是具有同样的掺杂，所以在工艺过程中一块儿制造，而在本发明中取消了这种关系;壁层及控制极区域可分别地根据各自当时的任务选择最佳方案。
对于一种好的控制极接触，控制极区域的边缘掺杂浓度大于1018Cm-3时被证实是特别合适的，最好是约为1019Cm-3。
根据本发明的一个优选实施例，壁层从沟壁开始一直到达阴极指部的内部并且对它的厚度及掺杂浓度这样地确定参数：在满负载时经过壁层被导出到达元件阴极的空穴要小于到达阴极指部的空穴电流的1/3，在出现最大电场时，载流子也还未全部从壁层中排除。
由此，保证了元件在导通状态下无空穴旁路而具有非常小的正向电阻。
这可以用下法极为简单地作到：每一个阴极指部具有约为30微米的宽度，每个沟深约为35微米，每个壁厚为约4微米及边缘掺杂浓度约为3·1015Cm-3。
根据另一优选的实施例，正向电阻的优化这样地实现：从控制极区域的壁层出发仅到达位于阴极指部的阴极区域的附近，并且阴极区域这样地扩展：它进入到壁层中，经由沟壁直延伸到控制极的附近，它与壁层及其下的沟道层区域构成晶体三极管的结构，该晶体管延伸在沟壁的平面上（图3C）。
本发明不仅可应用在这样的FCTh上：在控制极与阴极短路时处于正向状态（即：常开型FCTh），也可应用在该条件下阻断的FCTh元件（即：常闭型FCTh）上。
根据本发明的另一实施例，在壁层及沟道层之间形成的Pn结的空间电荷区进入到阴极指部内部中的深度、足以在控制极及阴极间短路时关断经过阴极指部的电流，这样所得到的常闭型FCTh元件在开关技术中具有优点。
根据本发明的方法其特点在于：控制极区域利用离子注入、最好是用硼离子注入而产生的，当离子注入过程时在以后形成壁层区域中的沟壁需加防护以免离子的注入。
这种类型的掺杂具有的优点在于：可以特别简单地与制造公知的FCTh元件的工艺程序步骤取得一致。
本发明另外的实施形式在从属权利要求中给出。
以下将对本发明通过与附图有关的实施例作详细的描述。
图1：现有技术的具有长沟道控制的FCTh元件的截面透视图;
图2A：未达闭锁而被关断的最大阳极电流与空载电压的关系，它是对于具有感性负载的典型FCTh元件的;
图2B：阳极电流与控制极电压的相应关系;
图3A-D：根据本发明的一种FCTh元件控制极-阴极结构的各种实施形式;
图4A，B：根据本发明方法的第一实施例;
图5A，B：根据本发明方法的第二个实施例的工艺步骤;
图6A，B：根据第三个实施例的相应工艺步骤。
一种被实现的、传统的具有可场效应控制的长沟道的场控晶闸管元件（FCTh元件），譬如在H·Grüning等人的文章（1986年国际电子器件会议“IEDM”第110页）中所公开的元件，其透视剖面图重新给在图1上。
该元件具有一个阳极A，一个阴极K及一个控制极G。在阳极A与阴极K之间布置了一系列的不同导电类型及不同掺杂的薄层。
这种多个的层在阳极侧以一个P+掺杂的阳极层11开始。该例中此阳极层11的上面叠放一个n掺杂的阻挡层10，但它也可被免去。在该阻挡层10的上方放置一个n-掺杂的沟道层9，该层在阴极侧转变成阶梯状的控制极-阴极结构。
该控制极-阴极结构包括多个的交替布置的n+掺杂阴极区5及P掺杂的控制极区8。阴极区5被布置在阴极指部7的上方，阴极指部7被沟彼此分开。
控制极8被置入这些沟的底部并且它在沟的边缘转变成同类的壁层14，壁层14由沟壁一直延伸到阴极指部7的上侧，并且在那儿从两侧包围了阴极区5。
同样地，在阴极指部7中的壁层14也包围了沟道层9区域。这样的构型构成了一个可场效应地控制的长沟道，在这里Pn结的空间电荷区是由沟道层9及壁层14形成的，它将根据控制极G的偏压及结型场效应晶体管（JFET）的种类在阴极指部内，或强或弱地束缚载流子区域。
当长沟道被空间电荷区域充满时，从阴极区域5就不会再有电子注入到沟道层9中，不会再有电子到达阳极层11，并且在那儿相应的空穴发射也停止了：于是FCTh就被关断了。即使在大的空载电压下，在阴极指部7的长沟道也能保证可靠的关断并保证了相当低的控制极电压。
控制极区8在沟底上设有金属的控制极接触层6。相应地在阴极区5上用一个阴极金属化层3作接触，该金属化层3每一个延伸在整个阴极指部7上，并且上部露出的壁层14由绝缘层4（例如由SiO2）作电隔离。
整个元件在阴极侧被一个钝化层2所覆盖，该钝化层仅是在阴极指部7具有长的开口，通过这些开口，在其上部的阴极接触层1与阴极金属化层3形成导电连接。
在阳极侧阳极层11设有大面积的阳极接触层12。控制极G的引线端在图1上仅作了示意描述。
在该元件的边缘上最后设有一个边沟13，它能够以通常的方法改善元件的阻断强度。
这样一种元件，它在控制极区域8譬如具有4·1016Cm-3的边缘掺杂浓度，仅能到一定的限界关断电流，而没有到达闭锁（Latching）（闭锁界限）。
这个闭锁界限在图2A中是以与空载电压UF的关系描述的，在图2B中是以与控制极电压UG的关系描述的。其中测量点表示没有到达闭锁能被关断的最大阳极电流IA。
可以从这两个附图中直接地看出：根据图1的元件结构其闭锁界限实际上不依赖于空载电压，相反地明显随增加的控制极电压而增加。
这可以这样解释：具有P掺杂的控制极区域8使整个控制极引线端具有过高的电阻值。由此该元件不能一直工作到动态雪崩的绝对界限，而在这以前它在其工作效能上就被受到限制，因为高值控制极电阻使得不能经过控制极分路足够的关闭电流。
根据本发明这个问题现在这样地得到克服：对于控制极区域8提供一个P+掺杂物质，长沟道的壁层14却与此相反地继续进行P掺杂或者如下将描述地、甚至将其本身的掺杂进一步减少，以便排除以上提及的有害的空穴旁通。
本发明提出一种控制极-阴极结构，它以阴极指部7的局部截面形式在图3A至3D中对各种不同的实施例进行了描绘。
在图3A中的阴极指部7与图1中公知的有这样实质性的区别：在壁层14上设置一个P+掺杂，使该壁层中断了控制极区域8。该P+掺杂最好具有大于1018Cm-3的边缘掺杂浓度，尤其是约1019Cm-3为佳。
利用1019Cm-3的掺杂浓度可使到控制极接触层6的过渡电阻下降达2个数量级，以致使它对元件功能的影响可以忽略不计，并且该结构的全部功率效能被充分利用。
在图3A中还用虚线表示出空间电荷区15，它是由于壁层14及沟层9之间的Pn结产生的，并在该描述的例中当控制极与阴极短路时它不能夹断长沟道。因此图3A中的元件为一个常开型FCTh。
在图3B中重新给出了一种稍加改变的构型，它是以欧洲专利EP-A2-0178387中的元件为基础的。在这种情况下阴极区域5延伸在整个阴极指部7上，而壁层14在阴极区域5的下方并终止于阴极指部7的内部。由此原因这里不再需要在阴极金属化层3下设绝缘层。
在图3B的元件上，壁层14在其外侧覆盖了绝缘的壁防护层17（例如用Sio2）。该措施在图3A的元件中也可被应用，它可避免譬如在接触层的金属化时可能出现的、壁层14中的短路，并保障了如此相对高的电阻值：即该电阻阻止了经由壁层导走空穴。
在图3A及3B的两种情况中，阴极指部7其最佳宽度为：约30微米，沟的深度为：约35微米，壁层14的厚度为：约4微米，以及边缘掺杂浓度为：约3·1015Cm-3，这种设计保证了该元件有特别小的正向电阻。
在图3C的实施例中，P+掺杂的控制极区域与一种长沟道控制相结合，这种控制是在沟壁上具有nPn晶体三极管结构16a，b。该三极管16a，b的每个都是由：位于内部的n型导电沟层9，P型导电壁层14及在阴极指部7侧面覆盖着壁层14大部分的，被拉下到沟中的n型导电区域5所构成的。
这些平面型晶体三极管16a，b在沟壁中有效的防止了空穴通过壁层流走，以使得在这种情况下除去得到低的控制极电阻外还得到低的元件正向电阻。
在到此描述的图3A-C的三种实施例中，这些元件是作为常开型FCTh实施的，在其中（如在图3A中所示的），当控制极与阴极处于相同电位时，空间电荷区不能夹断长沟道。
根据本发明另一个优选的实施例，该种元件是作为常闭型FCTh实施的。在这种情况下在控制极与阴极之间短路时，在阴极指部7内部的空间电荷区15就已能作到不再有电子能从阴极流来，并且电流就被关断。
这种关断能用各种方式来实现：第一种可使壁层14作得厚些，使空间电荷位移到阴极指部的内部;第二种是在壁层厚度不变时阴极指部的宽度被减少，以使空间电荷区彼此靠拢;第三种是将沟层9的掺杂减少，使空间电荷区扩展。此外，这些措施也可任意组合地被采用。
图3D中的范例在这儿示出：图3A中的元件是如何通过展宽壁层14能够使其修改成：空间电荷区15现在于阴极指部的中间相迂，并且由阴极区域5发出的所有电子流就被关断了。
现在对控制极区域8与壁层14间的隔离必须在该元件制造时使用新方法。
如同在前面引证的EP-A2-0178387所表明地那样，在各阴极指部7之间的沟是通过各向异性的蚀刻工艺形成的。对此反应离子蚀刻（RIE）被证实是有效的。并且也可利用湿化学工艺，利用晶体的各向异性。
在公知的反应离子蚀刻（RIE）工艺中，阴极指部被由Sio2作的掩膜及一个位于其上的铝层覆盖住，在蚀刻结束后该处就呈现了一个凸出覆盖物，也即其从沟的边缘凸出来。
当用现有技术，壁层及控制极区域在一起利用沟壁及沟底的非定向扩散形成时，这样的凸出覆盖物就失去了价值。
而当根据本发明借助于离子注入进行控制极区域有选择性的掺杂时，该凸出覆盖物才是可利用的。
根据本发明的方法的第一个实施例描绘在图4A，B上。由一种构型、即从欧洲专利EP-A2-0178387中图7C上公知的构型出发，在这里借助于在沟底上的垂直离子注入（离子在半导体基片上垂直射入）产生出注入区19（图4A）。在阴极指部7上覆盖着的掩膜18保护了沟壁，使其免于不期望的掺杂。
为了使控制极的区域延伸到沟的角上，接着在一个扩散工序中，杂质原子从该注入区19继续地扩散到基片材料中，直至得到控制极区域8所期望的几何图形为止（图4B）。
采用如在图5A，B中给出的一种注入方法可以实现更好的扩散控制。在这儿覆盖的掩膜18也起到一个重要的作用。在这个实施例中，注入分两步实施：在第一步（图5A）中，利用在每个沟底上离子的倾斜注入产生第一个注入区19a，该区从一个沟壁至少延伸到沟底的中部。其中注入的角度如此地选择：即掩膜凸出部分正好遮住作为壁层的沟壁部分。
在第二步中，利用于上述完全相反的倾斜角在每个沟底上形成第二个注入区19b，它同样地至少从另一毗邻的沟壁延伸到沟底的中部（图5B）。
然后这两个注入区19a，b在沟底形成了一个大的连贯的区域，它在构形上基本上对应于最终的控制极区域，这里也可接着采用扩散工序。
当掩膜18不具有任何凸出物而是到沟的边棱结束时，该二步注入方法也可被采用。在这种情况（图6A，B）中，在壁层区域中的沟壁直接地用壁覆盖层保护，例如由Sio2作成的覆盖层保护。
对于注入本身最好采用硼离子。
总之利用本发明提供了一个可关断的大功率半导体元件，它以具有良好控制性能（长沟道），高的关断电流（控制极电阻）及低的正向电阻（空穴旁通）而著称。
Claims (10)
1、具有一个阳极(A)，一个阴极(K)及一个控制极(G)的场控晶闸管(FCTh)型的可关断大功率半导体元件，在其阳极与阴极之间包括：
(a)一个P型导电阳极层(11)；
(b)一个位于其上的n型导电沟道层(9)；及
(c)多个在阴极侧交替布置的n型导电阴极区域(5)及p型导电控制极区域(8)；在其中：
(d)阴极区域(5)被布置在由沟彼此隔开的阴极指部(7)上面；
(e)控制极区域(8)延伸在沟底的上方；及
(f)在沟壁区域中设置了附加的P型导电的、P掺杂的壁层(14)，它与控制极区域形成连接，并且在每个阴极指部(7)与沟层(9)那儿的区域构成了一个场效应可控的长沟道；
其特征在于：
(g)P型导电的控制极区域(8)进行了P+掺杂。
2、根据权利要求1的可关断大功率半导体元件，其特征在于：控制极区域（8）具有的边缘掺杂浓度大于1018Cm-3，最好约为1019Cm-3。
3、根据权利要求2的可关断大功率半导体元件，其特征在于：
（a）壁层（14）从沟壁一直达到阴极指部（7）的内部;及
（b）壁层的厚度及掺杂浓度这样地选择参数：
（aa）在满负载时经过壁层（14）被导出到达元件阴极（K）的空穴要小于到达阴极指部的空穴电流的1/3，
（bb）在出现最大电场时，载流子也未全部从壁层中排除。
4、根据权利要求3的可关断大功率半导体元件，其特征在于：
（a）每个阴极指部的宽度约为：30微米;
（b）每个沟的深度约为：35微米;
（c）每个壁层（14）厚度约为：4微米及边缘掺杂浓度约为：3·1015Cm-3。
5、根据权利要求3的可关断大功率半导体元件，其特征在于：在沟壁处的壁层上利用绝缘的壁覆盖层（17）覆盖，覆盖层由Sio2构成。
6、根据权利要求2的可关断大功率半导体元件，其特征在于：
（a）壁层（14）从沟壁（8）开始仅到达位于阴极指部（7）的阴极区域（5）的附近;并且
（b）阴极区域（5）这样地扩展：它进入到壁层（14）中，经由沟壁直延伸到控制极区域（8）的附近，它与壁层（14）及其下的沟道层区域（9）构成晶体三极管的结构（16a，b），该晶体管延伸在沟壁的平面上。
7、根据权利要求1的可关断大功率半导体元件，其特征在于：在壁层（14）及沟道层（9）之间构成的Pn结的空间电荷区（15）进入到阴极指部（7）内部的深度、足以在控制极（G）及阴极（K）间短路时关断经过阴极指部（7）的电流。
8、制造根据权利要求1的可关断大功率半导体元件的制造方法，该方法中首先利用各向异性的蚀刻在一个半导体基片上形成各个沟，并接着在沟底制造控制极区域（8），其特征在于：
（a）控制极区域（8）利用离子注入、最好是用硼离子注入;及
（b）在注入过程中以后壁层（14）区域中的沟壁加上防护以免离子注入。
9、根据权利要求（8）的方法，其特征在于：
（a）用于注入的离子是垂直地注入到半导体基片上的;并且
（b）沟壁利用一个凸出的覆盖掩膜（18）放在阴极指部（7）上进行保护。
10、根据权利要求8的方法，其特征在于：
（a）离子注入分二个步骤实施：其中：
（aa）在第一个步骤中，利用在每个沟底上离子的倾斜注入产生第一个注入区（19a），该区从一个相邻的沟壁至少延伸到沟底的中部;及
（bb）在第二个步骤中，利用与上述方向相反的倾斜将离子注入到每个沟底形成第二个注入区（19b），它从另一个相邻的沟壁至少延伸到沟底的中部;及
（b）沟壁或是利用一个凸出的覆盖掩膜（18），放在阴极指部（7）上被保护起来，或是利用一个壁覆盖层（17）被保护起来。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CH459587 | 1987-11-25 | ||
| CH4595/87-0 | 1987-11-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1035586A true CN1035586A (zh) | 1989-09-13 |
Family
ID=4279020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN88109184A Pending CN1035586A (zh) | 1987-11-25 | 1988-11-25 | 可关断的大功率半导体元件及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0317802A1 (zh) |
| JP (1) | JPH01161865A (zh) |
| KR (1) | KR890008994A (zh) |
| CN (1) | CN1035586A (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070038945A (ko) * | 2003-12-19 | 2007-04-11 | 써드 디멘존 세미컨덕터, 인코포레이티드 | 수퍼 접합 장치의 제조 방법 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2026237A (en) * | 1978-07-19 | 1980-01-30 | Texas Instruments Ltd | Junction gate field effect transistors |
| US4262296A (en) * | 1979-07-27 | 1981-04-14 | General Electric Company | Vertical field effect transistor with improved gate and channel structure |
| EP0029932B1 (en) * | 1979-11-16 | 1984-08-15 | General Electric Company | Asymmetrical field controlled thyristor |
| DE3468787D1 (en) * | 1983-03-31 | 1988-02-18 | Bbc Brown Boveri & Cie | Semiconductor power device and method of manufacture |
| DE3586735D1 (de) * | 1984-10-19 | 1992-11-12 | Bbc Brown Boveri & Cie | Abschaltbares leistungshalbleiterbauelement. |
| CH670173A5 (zh) * | 1986-06-03 | 1989-05-12 | Bbc Brown Boveri & Cie |
-
1988
- 1988-11-03 EP EP88118294A patent/EP0317802A1/de not_active Withdrawn
- 1988-11-21 JP JP63294456A patent/JPH01161865A/ja active Pending
- 1988-11-25 KR KR1019880015590A patent/KR890008994A/ko not_active Application Discontinuation
- 1988-11-25 CN CN88109184A patent/CN1035586A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0317802A1 (de) | 1989-05-31 |
| KR890008994A (ko) | 1989-07-13 |
| JPH01161865A (ja) | 1989-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5554862A (en) | Power semiconductor device | |
| US5914503A (en) | Insulated gate thyristor | |
| CN1040814C (zh) | 一种用于半导体器件的表面耐压区 | |
| US7968953B2 (en) | Semiconductor device including schottky barrier diode and method of manufacturing the same | |
| US7358565B2 (en) | Semiconductor device having improved insulated gate bipolar transistor and method for manufacturing the same | |
| TWI383497B (zh) | 具有雙閘極之絕緣閘雙極性電晶體 | |
| JPH0758332A (ja) | 半導体装置 | |
| US5025293A (en) | Conductivity modulation type MOSFET | |
| JP3413021B2 (ja) | 半導体装置 | |
| US9806152B2 (en) | Vertical insulated gate turn-off thyristor with intermediate p+ layer in p-base | |
| US5861638A (en) | Insulated gate bipolar transistor | |
| US6147381A (en) | Field effect-controllable semiconductor component | |
| US8384123B2 (en) | Semiconductor device and method for manufacturing same | |
| CN109616517A (zh) | 基区电阻控制晶闸管、发射极开关晶闸管及制备方法 | |
| JP3298385B2 (ja) | 絶縁ゲート型サイリスタ | |
| CN113838917A (zh) | 一种三维分离栅沟槽电荷存储型igbt及其制作方法 | |
| TW201535713A (zh) | 電荷庫igbt頂端結構及製備方法 | |
| JP7246983B2 (ja) | 半導体装置 | |
| JPH0624244B2 (ja) | 複合半導体装置 | |
| US20220352315A1 (en) | Semiconductor device and method for producing same | |
| JP2003338624A (ja) | 半導体装置 | |
| JPH04312977A (ja) | 半導体装置 | |
| JP2005354008A (ja) | 絶縁ゲート型半導体素子、及びその製造方法 | |
| JP3163815B2 (ja) | 半導体装置 | |
| CN1035586A (zh) | 可关断的大功率半导体元件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C01 | Deemed withdrawal of patent application (patent law 1993) | ||
| WD01 | Invention patent application deemed withdrawn after publication |