CN103545258A - Cmos晶体管及其形成方法 - Google Patents

Cmos晶体管及其形成方法 Download PDF

Info

Publication number
CN103545258A
CN103545258A CN201210244015.3A CN201210244015A CN103545258A CN 103545258 A CN103545258 A CN 103545258A CN 201210244015 A CN201210244015 A CN 201210244015A CN 103545258 A CN103545258 A CN 103545258A
Authority
CN
China
Prior art keywords
layer
trap
cmos
gate
formation method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210244015.3A
Other languages
English (en)
Other versions
CN103545258B (zh
Inventor
平延磊
周鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210244015.3A priority Critical patent/CN103545258B/zh
Publication of CN103545258A publication Critical patent/CN103545258A/zh
Application granted granted Critical
Publication of CN103545258B publication Critical patent/CN103545258B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/2822—Making the insulator with substrate doping, e.g. N, Ge, C implantation, before formation of the insulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种CMOS晶体管及其形成方法，对栅极金属层采用implant工艺进行注氮处理，形成一氮化物层，其与栅极金属层和随后形成的掩膜层皆具有较好的粘附性，从而掩膜层的稳定性大大增加，避免了peeling现象的发生，从而提高了器件的可靠性。

Description

CMOS晶体管及其形成方法
技术领域
本发明涉及集成电路制造领域，特别涉及一种CMOS晶体管及其形成方法。
背景技术
随着现有工艺的不断进步，业内从开始避免使用CMOS晶体管逐渐的过度到使用CMOS晶体管。CMOS晶体管的形成工艺通常为首先形成牺牲多晶硅栅极，作用在初始加工过程中，随后采用CMOS晶体管代替，如此既保留了多晶硅栅极的优点，也具备了金属在电性能上的优势。
目前而言，在包括P型金属氧化物半导体场效应晶体管（PMOS）和N型金属氧化物半导体场效应晶体管（NMOS）的CMOS晶体管中，大多都采用金属栅极结构。图1所示为现有工艺的CMOS晶体管示意图。所述CMOS晶体管10包括NMOS10a和PMOS10b，NMOS10a和PMOS10b皆包括源漏极和栅极，其中，在采用上述替代的方法形成栅极金属层12后，继续形成一掩膜层13以覆盖，并在掩膜层13上形成一氧化层14，接着采用刻蚀工艺形成通孔以填充金属制作金属连线15。
然而，栅极金属层12与掩膜层13的粘附性较差，比如用铝做CMOS晶体管时，尤其是在形成通孔后，就会产生剥离（peeling）16，这种缺陷通常是较为致命的，严重影响器件的可靠性。
发明内容
本发明的目的在于提供一种CMOS晶体管及其形成方法，以解决现有工艺产生peeling的缺陷。
为解决上述技术问题，本发明提供一种CMOS晶体管的形成方法，包括：
提供衬底，所述衬底上顺次形成有栅极介电层及牺牲多晶硅栅极；
移除所述牺牲多晶硅层；
形成金属层，所述金属层覆盖所述栅极介电层；
对所述金属层进行注氮处理；
对所述金属层进行热处理，形成氮化物层及栅极金属层。
可选的，对于所述的CMOS晶体管的形成方法，所述注氮处理的工艺条件为：注入剂量为5×1013～5×1014，能量为2～10KeV。
可选的，对于所述的CMOS晶体管的形成方法，在离子注入腔室内进行注氮处理。
可选的，对于所述的CMOS晶体管的形成方法，所述热处理的工艺条件为：温度300～500℃，处理时间为2～100s。
可选的，对于所述的CMOS晶体管的形成方法，所述衬底包括N阱和P阱，所述N阱和P阱上皆形成有栅极介电层和牺牲多晶硅栅极。
可选的，对于所述的CMOS晶体管的形成方法，所述形成金属层包括如下工艺步骤：
去除所述N阱上的牺牲多晶硅栅极；
形成第一金属层，所述第一金属层覆盖N阱上的栅极介电层；
去除部分第一金属层，露出P阱上的牺牲多晶硅栅极；
去除所述P阱上的牺牲多晶硅栅极；
形成金属层，所述金属层覆盖所述N阱和P阱上的栅极介电层。
可选的，对于所述的CMOS晶体管的形成方法，所述金属层的材料为铝。
可选的，对于所述的CMOS晶体管的形成方法，所述氮化物层的材料为氮化铝。
可选的，对于所述的CMOS晶体管的形成方法，所述衬底还包括多个栅极侧墙，所述栅极侧墙顶端所在平面与所述牺牲多晶硅栅极齐平。
可选的，对于所述的CMOS晶体管的形成方法，对所述金属层进行热处理，形成氮化物层及栅极金属层的工艺包括如下步骤：
对所述金属层进行热处理形成氮化物材料层；
对所述氮化物材料层采用化学机械研磨工艺去除位于所述栅极侧墙顶端所在平面上的氮化物材料层，保留位于所述栅极侧墙之间的氮化物材料层，形成氮化物层。
可选的，对于所述的CMOS晶体管的形成方法，经所述注氮处理后，所述N阱和P阱上的栅极金属层的一部分成为氮化铝。
可选的，对于所述的CMOS晶体管的形成方法，在所述金属层进行热处理，形成氮化物层及栅极金属层后，还包括如下工艺步骤：
形成一掩膜层，所述掩膜层覆盖包括所述栅极侧墙和氮化物层；
在所述掩膜层上形成氧化层；
刻蚀包括所述氧化层和掩膜层形成连线孔。
本发明提供一种CMOS晶体管，包括：
衬底，形成于所述衬底上的栅极介电层，形成于所述栅极介电层上的栅极金属层，及形成于所述栅极金属层上的氮化物层。
可选的，对于所述的CMOS晶体管，所述氮化物层的厚度为50～2000埃。
可选的，对于所述的CMOS晶体管，所述衬底包括N阱、P阱及浅沟道隔离，所述N阱和P阱分列于所述浅沟道隔离两侧，所述N阱和P阱上分别形成有栅极介电层。
可选的，对于所述的CMOS晶体管，所述N阱和P阱内皆形成有源极和漏极。
可选的，对于所述的CMOS晶体管，还包括金属连线，所述金属连线与所述源极、漏极和栅极金属层相连接。
可选的，对于所述的CMOS晶体管，所述金属连线外围形成有一保护层。
可选的，对于所述的CMOS晶体管，所述N阱和P阱上均形成有栅极侧墙，所述栅极侧墙紧靠所述栅极介电层、栅极金属层及氮化物层。
本发明提供的一种CMOS晶体管及其形成方法中，对栅极金属层采用implant（离子注入）工艺进行注氮处理，形成一氮化物层，其与栅极金属层和随后形成的掩膜层皆具有较好的粘附性，从而掩膜层的稳定性大大增加，避免了peeling现象的发生，从而提高了器件的可靠性。
附图说明
图1为现有工艺的CMOS晶体管的结构示意图；
图2～9为本发明实施例的CMOS晶体管的形成过程中器件结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明提供的CMOS晶体管及其形成方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图2，本实施例提供一种具有金属栅极的场效应晶体管的制造方法。
具体的，提供一衬底，所述衬底包括：P阱20、N阱21及浅沟道隔离22，所述P阱20和N阱21分列于所述浅沟道隔离22两侧，所述P阱20和N阱21内皆形成有源漏极，所述源漏极可以具有硅锗等掺杂，所述N阱21的掺杂区可以为Σ状。形成于所述衬底上的栅极介电层23，所述栅极介电层23包括诸如二氧化硅（SiO2）的氧化物，或者氮化物等。所述衬底上还形成有位于所述栅极介电层23上的牺牲多晶硅栅极26及栅极侧墙24，所述栅极侧墙24紧靠所述栅极介电层23和牺牲多晶硅栅极26，相邻两个紧靠不同牺牲多晶硅栅极的栅极侧墙24可以相连，所述栅极侧墙24可以为氧化物或者氮化物结构，也可以ONO型结构，其形状可以为L型或者D型，图2所示的形状仅是示意，并未局限于L型。相邻两个紧靠不同牺牲多晶硅栅极的栅极侧墙24之间为填充氧化物25，可采取较为常见的材料。在此基础上完成本发明的CMOS晶体管。相应的所述P阱20及其上结构形成为NMOS，所述N阱21及其上结构形成为PMOS。
请参考图3，去除所述N阱21上的牺牲多晶硅栅极，形成第一金属层30，所述第一金属层30覆盖N阱21上的栅极介电层23，由图中可见，所述第一金属层30还覆盖所述填充氧化层25、栅极侧墙24及P阱20上的牺牲多晶硅栅极26，所述第一金属层30可以采用溅射工艺形成，具体的，所述第一金属层30的材料可以为铝。
采用化学机械研磨工艺（CMP）去除部分第一金属层，露出P阱上的牺牲多晶硅栅极，保留N阱21上的位于栅极侧墙24之间和栅极介电层23上的剩余部分第一金属层301，接着，请参考图4，去除所述P阱20上的牺牲多晶硅栅极，暴露出栅极介电层23。
请参考图5，形成第二金属层50，所述第二金属层50覆盖所述N阱21上的剩余部分第一金属层301和P阱20上的栅极介电层23，由图中可见，所述第二金属层50还覆盖填充氧化层25，栅极侧墙24。所述第二金属层50也可以采用溅射工艺形成，其材料与第一金属层相同。其中，剩余部分第一金属层301和第二金属层50结合为金属层，即所述金属层覆盖所述N阱21和P阱20上的栅极介电层23。
接着，对所述金属层进行注氮（Nitrogen Implantation）处理，所述注氮处理的工艺条件为：注入剂量为5×1013～5×1014，能量为2～10KeV，所述注氮处理在离子注入腔室内进行。注氮过程后，采用热处理工艺形成如图6所示的氮化物材料层60及栅极金属层61，所述热处理的工艺条件为：温度300～500℃，处理时间为2～100s。
需要说明的是，采用implant工艺注氮处理具有较强的生产能力（throughput），能够充分的完成所需要的注入量，从而在热处理后将所述栅极侧墙24顶端所在平面下的部分金属也较精确的转变为氮化物。
请参考图7，采用化学机械研磨工艺去除位于所述栅极侧墙24顶端所在平面上的氮化物材料层，保留位于所述栅极侧墙24之间的氮化物层材料，形成氮化物层70。在所述金属层为铝的情况下，氮化物层70为氮化铝（AlN），厚度可以为50～2000埃，其能够与栅极金属层61有着良好的粘结，也与后续形成的掩膜层粘附性较佳，故不会在后续工艺中由于粘附性差而产生peeling。
请参考图8，经采用化学机械研磨工艺去除于所述栅极侧墙24顶端所在平面上的氮化物层后，还包括如下工艺步骤：形成一掩膜层80，所述掩膜层80覆盖包括所述栅极侧墙24、位于所述栅极侧墙24之间的氮化物层70及填充氧化物25；接着，在所述掩膜层80上形成一氧化层81。
之后，还可以继续刻蚀包括所述氧化层81、掩膜层80、氮化物层70及填充氧化层25形成连线孔，以使得栅极金属层61和源漏极与后续层（或模块）相连通。具体的，请参考图9，包括栅极金属连91和源漏极金属连线92，金属连线可以为钨，铜等，为了隔绝金属与周围介质的物化反应，优选的，在金属连线周围形成一层保护层（未示出），所述保护层可以为氮化钛（TiN）等，其可以在刻蚀后所形成的连线孔内先形成，之后再形成金属连线。
经上述方法可以得到一种CMOS晶体管，请参考图9，其具有以下结构：衬底，所述衬底包括N阱21和P阱20；形成于N阱21上的PMOS90a，形成于P阱20上的NMOS90b，所述PMOS90a和NMOS90b皆包括位于阱上的栅极介电层23、位于所述栅极介电层23上的栅极金属层61、位于所述栅极金属层61上的氮化物层70，所述氮化物层70的厚度为50～2000埃。
如图中所示，还包括：浅沟道隔离22，所述P阱20和N阱21分列于浅沟道隔离22两侧。栅极侧墙24，所述相邻栅极金属层61的相邻栅极侧墙24可以相连，相邻栅极金属层61的相邻栅极侧墙24之间为填充氧化层25。所述CMOS晶体管还包括金属连线，具体的，包括栅极金属连线91和源漏极金属连线92，优选的，在金属连线周围形成一层保护层（未示出）。
上述实施例提供的提供的CMOS晶体管及其形成方法中，对栅极金属层采用implant工艺进行注氮处理，形成一氮化物层，其与栅极金属层和随后形成的掩膜层皆具有较好的粘附性，从而掩膜层的稳定性大大增加，避免了peeling现象的发生，从而提高了器件的可靠性。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。

Claims (18)

1.一种CMOS晶体管的形成方法，其特征在于，包括：
提供衬底，所述衬底上顺次形成有栅极介电层及牺牲多晶硅栅极；
移除所述牺牲多晶硅层；
形成金属层，所述金属层覆盖所述栅极介电层；
对所述金属层进行注氮处理；
对所述金属层进行热处理，形成氮化物层及栅极金属层。
2.如权利要求1所述的CMOS晶体管的形成方法，其特征在于，所述注氮处理的工艺条件为：注入剂量为5×1013～5×1014，能量为2～10KeV。
3.如权利要求2所述的CMOS晶体管的形成方法，其特征在于，在离子注入腔室内进行注氮处理。
4.如权利要求3所述的CMOS晶体管的形成方法，其特征在于，所述热处理的工艺条件为：温度300～500℃，处理时间为2～100s。
5.如权利要求1所述的CMOS晶体管的形成方法，其特征在于，所述衬底包括N阱和P阱，所述N阱和P阱上皆形成有栅极介电层和牺牲多晶硅栅极。
6.如权利要求5所述的CMOS晶体管的形成方法，其特征在于，所述形成金属层包括如下工艺步骤：
去除所述N阱上的牺牲多晶硅栅极；
形成第一金属层，所述第一金属层覆盖N阱上的栅极介电层；
去除部分第一金属层，露出P阱上的牺牲多晶硅栅极；
去除所述P阱上的牺牲多晶硅栅极；
形成金属层，所述金属层覆盖所述N阱和P阱上的栅极介电层。
7.如权利要求6所述的CMOS晶体管的形成方法，其特征在于，所述金属层的材料为铝。
8.如权利要求1～7中任一项所述的CMOS晶体管的形成方法，其特征在于，所述衬底还包括多个栅极侧墙，所述栅极侧墙顶端所在平面与所述牺牲多晶硅栅极齐平。
9.如权利要求8所述的CMOS晶体管的形成方法，其特征在于，对所述金属层进行热处理，形成氮化物层及栅极金属层的工艺包括如下步骤：
对所述金属层进行热处理形成氮化物材料层；
对所述氮化物材料层采用化学机械研磨工艺去除位于所述栅极侧墙顶端所在平面上的氮化物材料层，保留位于所述栅极侧墙之间的氮化物材料层，形成氮化物层。
10.如权利要求9所述的CMOS晶体管的形成方法，其特征在于，所述氮化物层的材料为氮化铝。
11.如权利要求10所述的CMOS晶体管的形成方法，其特征在于，在所述金属层进行热处理，形成氮化物层及栅极金属层后，还包括如下工艺步骤：
形成一掩膜层，所述掩膜层覆盖包括所述栅极侧墙和氮化物层；
在所述掩膜层上形成氧化层；
刻蚀包括所述氧化层和掩膜层形成连线孔。
12.一种如权利要求1所述的CMOS晶体管的形成方法所形成的CMOS晶体管，其特征在于，包括：
衬底，形成于所述衬底上的栅极介电层，形成于所述栅极介电层上的栅极金属层，及形成于所述栅极金属层上的氮化物层。
13.如权利要求12所述的CMOS晶体管，其特征在于，所述氮化物层的厚度为50～2000埃。
14.如权利要求12所述的CMOS晶体管，其特征在于，所述衬底包括N阱、P阱及浅沟道隔离，所述N阱和P阱分列于所述浅沟道隔离两侧，所述N阱和P阱上分别形成有栅极介电层。
15.如权利要求14所述的CMOS晶体管，其特征在于，所述N阱和P阱内皆形成有源极和漏极。
16.如权利要求12所述的CMOS晶体管，其特征在于，还包括金属连线，所述金属连线与所述源极、漏极和栅极金属层相连接。
17.如权利要求16所述的CMOS晶体管，其特征在于，所述金属连线外围形成有一保护层。
18.如权利要求12～17中任一项所述的CMOS晶体管，其特征在于，所述N阱和P阱上均形成有栅极侧墙，所述栅极侧墙紧靠所述栅极介电层、栅极金属层及氮化物层。
CN201210244015.3A 2012-07-13 2012-07-13 Cmos晶体管及其形成方法 Active CN103545258B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210244015.3A CN103545258B (zh) 2012-07-13 2012-07-13 Cmos晶体管及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210244015.3A CN103545258B (zh) 2012-07-13 2012-07-13 Cmos晶体管及其形成方法

Publications (2)

Publication Number Publication Date
CN103545258A true CN103545258A (zh) 2014-01-29
CN103545258B CN103545258B (zh) 2017-03-01

Family

ID=49968589

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210244015.3A Active CN103545258B (zh) 2012-07-13 2012-07-13 Cmos晶体管及其形成方法

Country Status (1)

Country Link
CN (1) CN103545258B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106032264A (zh) * 2015-03-11 2016-10-19 中芯国际集成电路制造(上海)有限公司 一种cmems器件及其制备方法、电子装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6602754B1 (en) * 2001-02-02 2003-08-05 Advanced Micro Devices, Inc. Nitrogen implant into nitride spacer to reduce nickel silicide formation on spacer
US20040048457A1 (en) * 2002-05-10 2004-03-11 Jenq Jason Jyh-Shyang Method for fabricating a gate electrod
CN1729565A (zh) * 2002-12-20 2006-02-01 英特尔公司 集成n型和p型金属栅晶体管
CN101981670A (zh) * 2008-06-30 2011-02-23 英特尔公司 介电蚀刻停止层的选择性形成

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6602754B1 (en) * 2001-02-02 2003-08-05 Advanced Micro Devices, Inc. Nitrogen implant into nitride spacer to reduce nickel silicide formation on spacer
US20040048457A1 (en) * 2002-05-10 2004-03-11 Jenq Jason Jyh-Shyang Method for fabricating a gate electrod
CN1729565A (zh) * 2002-12-20 2006-02-01 英特尔公司 集成n型和p型金属栅晶体管
CN101981670A (zh) * 2008-06-30 2011-02-23 英特尔公司 介电蚀刻停止层的选择性形成

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106032264A (zh) * 2015-03-11 2016-10-19 中芯国际集成电路制造(上海)有限公司 一种cmems器件及其制备方法、电子装置
CN106032264B (zh) * 2015-03-11 2018-02-06 中芯国际集成电路制造(上海)有限公司 一种cmems器件及其制备方法、电子装置

Also Published As

Publication number Publication date
CN103545258B (zh) 2017-03-01

Similar Documents

Publication Publication Date Title
US9190333B2 (en) Semiconductor device and manufacturing method thereof
TWI431776B (zh) 半導體元件
JP2014143339A (ja) 半導体装置の製造方法
KR20100076618A (ko) 반도체 집적 회로 장치의 제조 방법
US9754951B2 (en) Semiconductor device with a memory device and a high-K metal gate transistor
US20120021583A1 (en) Semiconductor process
JP2013145853A5 (zh)
CN101494199A (zh) 具有双金属栅极的互补金属氧化物半导体元件的制作方法
US9460957B2 (en) Method and structure for nitrogen-doped shallow-trench isolation dielectric
US20140131804A1 (en) Semiconductor structure
JP2008218727A (ja) 半導体装置とその製造方法
CN102376578A (zh) 实现双应力应变技术的方法
US20130109173A1 (en) Methods for removing silicon nitride spacer, forming transistor and forming semiconductor devices
CN103545258A (zh) Cmos晶体管及其形成方法
CN103545184A (zh) 金属栅极、其形成方法及cmos晶体管
US8664063B2 (en) Method of producing a semiconductor device and semiconductor device
CN107818947B (zh) 一种半导体器件及其制造方法
CN105336592B (zh) 形成高k金属栅极器件的后栅极工艺
CN102800583A (zh) 平面型功率mos晶体管及其制造方法
CN104517851A (zh) Pmos器件及其制作方法
CN103779321A (zh) 具有接触插栓的半导体结构与其形成方法
CN102479755B (zh) Cmos器件及其制作方法
CN104952800B (zh) 一种制作镍硅化物的方法
CN103594364B (zh) 一种半导体器件的制造方法
JP2009194157A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant