CN103543598B - 一种光刻掩模优化设计方法 - Google Patents

Abstract

本发明公开了一种光刻掩模优化设计方法，该方法首先依据表征掩模的网格格点尺寸大小对掩模进行分级，在粗网格上快速求解掩模，然后对在粗网格上求解得到的掩模进行插值传播到下一级较细网格上进行细化校正，最终实现了掩模的快速优化。

Description

一种光刻掩模优化设计方法

技术领域

本发明属于集成电路掩模设计领域，具体涉及到一种光刻掩模优化设计方法。

背景技术

光刻是集成电路制造工艺中最重要的部分之一，它占据整个集成电路制造成本的35%，决定着集成电路制造工艺的先进程度。光刻系统通常被描述成一个光学成像系统，包括照明光源、掩模、投影物镜系统、以及涂有光刻胶的硅片4个基本要素。其中，掩模由透明的和不透明的区域组成。光源发出的光线穿过掩模的透明区域，经过投影物镜系统入射到光刻胶上进行曝光，然后通过显影、刻蚀等后续工艺，掩模的图形就转移到硅片上。目前光刻系统上广泛使用的是193nm波长的ArF深紫外线光源，随着集成电路关键尺寸进入45nm技术节点，并不断向更小的尺寸32nm甚至22nm节点迈进，所需要曝光的图形尺寸远远小于光刻系统中光源的波长。在这种情况下，光刻成像系统中光波的干涉、衍射效应造成的光学临近效应（OpticalProximityEffects）变得越来越显著。这导致硅片上所成的曝光图形相比所采用的掩模图形产生了极大的畸变，给深紫外线光刻在集成电路制造工业中的继续应用带来了巨大挑战。因此，在实际设计用于光刻系统的掩模时，必须考虑这种光学临近效应，预先对掩模图形进行处理，使得硅片上获得的曝光图形更加接近目标图形。

在掩模设计技术领域中，逆光刻技术（中国专利CN201110067621.8等）是一种广泛使用的掩模优化设计方法。该方法首先将掩模离散网格化，进而把掩模设计当成一个严格的数学逆问题。该方法将掩模硅片上所成曝光图形与目标图形的误差作为目标函数，通过迭代的优化方法，使目标函数逐步减小，最终使目标函数值最小的掩模即认为是掩模优化的最终结果。在逆光刻技术中，表征掩模的网格数N十分关键，因为使用这种掩模优化方法的时间复杂度为O(Nlog(N))。网格越精细，N越大，掩模优化花费的时间越长；网格越粗糙，N越小，掩模优化花费时间越短，但是粗糙的网格往往会导致优化的结果不准确。实际上，掩模优化通常会涉及到大量的优化变量，对于一个关键尺寸为45nm的30mm×30mm的芯片，假设网格尺寸为2.5nm×2.5nm，全芯片范围掩模大概有1.44×10¹⁴个网格，掩模优化因此需要花费数月的时间，计算量十分庞大，严重制约了集成电路制造的产量。

发明内容

针对现有技术的不足，本发明的目的在于提出一种光刻掩模优化设计方法，旨在实现快速的掩模优化，减少掩模优化的时间，并且流程实现简单。

本发明提出一种光刻掩模优化方法，其特征在于，该方法包括下述步骤：

一种光刻掩模优化设计方法，包括：

步骤1、输入目标图形；

步骤2、构造目标函数F，用于评价掩模在硅片上的曝光图形与目标图形的误差；

步骤3、依据表征掩模的网格格点尺寸大小，将掩模M分成3级：L₁、L₂、L₃，其中，3个等级的掩模按照网格的格点大小依次排列，L₁级网格尺寸最大、最粗糙，L₃级网格尺寸最小、最精细；

步骤4、在L₁级网格上，将目标图形作为掩模初始值，采用共轭梯度迭代法对目标函数F进行迭代，计算在L₁级网格上的最优掩模（14）；

步骤5、对L₁级网格上得到的最终掩模（14）进行插值，传播到L₂级网格上得到掩模（15）；

步骤6、在L₂级网格上，采用细化校正算法对该传播到L₂级网格上的掩模（15）进行细化校正，得到L₂级网格上的最优掩模（16）；

步骤7、对L₂级网格上得到的最优掩模（16）进行插值，传播到L₃级网格上得到掩模（17）；

步骤8、在L₃级网格上，采用细化校正算法对该传播到L₃级网格上的掩模（17）进行细化校正，得到L₃级网格上的最优掩模（18），即为最终得到的优化掩模。

与现有技术相比，本发明具有可以快速进行掩模优化，降低掩模优化的时间复杂度的技术效果。

附图说明

参照下面的说明，结合附图，可以对本发明有最佳的理解。在附图中，相同的部分可由相同的标号表示。

图1是本发明实例的实现流程图；

图2是静态随机存储器单元图形示意图，以及把该图形当成掩模在硅片上得到的曝光图形示意图；

图3是L₁级网格上得到的最优掩模示意图，以及该掩模经过插值传播到L₂级网格上的掩模示意图；

图4是L₂级网格上得到的最优掩模示意图，以及该掩模经过插值传播到L₃级网格上的掩模示意图；

图5是L₃级网格上得到的最终掩模示意图，以及该掩模在硅片上的曝光图形示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及示例性实施例，对本发明进行进一步详细说明。应当理解，此处所描述的示例性实施例仅用以解释本发明，并不用于限定本发明的适用范围。

图1示出了本发明实例的实现流程图。具体而言，以图2所示的一个典型静态随机存储器单元图形为例，说明该方法的具体步骤：

步骤1、输入目标图形。12是目标图形，它表示了一个典型静态随机存储器在硅片上的单元图形，13表示把12直接当成掩模在硅片上得到的曝光图形。很明显，曝光图形和目标图形差异很大，因此不能直接把目标图形作为掩模，需要对掩模进行重新优化设计。

步骤2、构造目标函数F。目标函数主要用于评价掩模在硅片上的曝光图形与目标图形的误差，目标函数F值越小，掩模的优化效果越好。在一个示例中，可以采用掩模边缘距离误差作为掩模优化的目标函数。该目标函数定义为：

$F=\frac{{\mathrm{\δ}}_x\·{\mathrm{\δ}}_y}{L}{\left|\right|\mathrm{\Γ}\left\{M\right\}-Z^{*}\left|\right|}_2^2,---\left(1\right)$

其中，δ_x，δ_y分别表示单元网格x方向和y方向的大小，Z^*表示目标图形，L表示目标图形的周长，Γ{M}表示输入掩模M后输出的在硅片上所成的曝光图形。

步骤3、依据表征掩模的网格格点尺寸大小，将掩模M分成n级：L₁,L₂,……L_n，n≥2，其中，n个等级的掩模按照网格的格点大小依次排列，L₁级网格尺寸最大、最粗糙，L_n级网格尺寸最小、最精细。在一个特定实施例中，n=3，L₁级网格格点大小为15nm，L₂级网格格点大小为5nm，L₃级网格格点大小为2.5nm；在其他应用场合，还可以例如设置如下：L₁级网格格点大小为10nm，L₂级网格格点大小为2nm，L₃级网格格点大小为1nm。

步骤4、在L₁级网格上，将目标图形作为掩模初始值，采用共轭梯度迭代法对目标函数F进行迭代，计算在L₁级网格上的最优掩模。

具体而言，包括以下流程：

首先，计算目标函数F相对于掩模M变化的共轭梯度g_k：

其中，k表示迭代次数，η表示共轭梯度因子，

${\mathrm{\η}}_k=\frac{{\left|\right|\▿F_k\left|\right|}_2^2-\mathrm{\Σ}\▿F_k\·\▿F_{k-1}}{{\left|\right|\▿F_{k-1}\left|\right|}_2^2},---\left(3\right)$

▽F表示目标函数F对掩模M的梯度。

然后，将目标图形作为掩模初始值，沿着该共轭梯度g_k方向对目标函数F进行迭代，使其逐步变小，最终使目标函数值最小的掩模即认为是在L₁级网格上的最优掩模。在L₁级网格上得到的结果如14所示，参见图3。

由于在L₁级网格上，网格尺寸最大，网格数量很少，所以相比直接在精细网格上进行优化，时间大大减少。然而，在L₁网格上得到的最优掩模因为网格尺寸太大，优化结果只能反映出最优掩模的概貌，细节不明显，不能直接用于制造，需要在L₂,……L_n级网格上进一步细化校正。具体如下：

令m=0。

步骤5、对L_1+m级网格上的最优掩模进行插值，传播到下一级L_1+(m+1)级网格上，采用细化校正算法对插值后的掩模进行校正细化，得到在L_1+(m+1)级网格上的最优掩模；

m=m+1，重复步骤5，直到得到L_n级网格上的最优掩模，该掩模即是最终的掩模优化结果。

在本特定实施例中，n=3，上述步骤5包括：

步骤5-1、对L₁级网格上得到的掩模14进行插值，传播到L₂级网格上得到掩模15。所述插值可以为双线性插值、多样条插值或高斯插值。

步骤5-2、在L₂级网格上，采用细化校正算法对该传播到L₂级网格上的掩模15进行细化校正，得到L₂级网格上的最优掩模16，参见图4。优选地，细化校正算法可以为共轭梯度光滑法、雅各比(Jacobi)光滑法或高斯-赛德尔(Gauss-Seidel)光滑法。

步骤5-3、对L₂级网格上得到的最优掩模16进行插值，传播到L₃级网格上得到掩模17。所述插值可以为双线性插值、多样条插值或高斯插值。

步骤5-4、在L₃级网格上，采用细化校正算法对该传播到L₃级网格上的掩模17进行细化校正，得到L₃级网格上的最优掩模18，即为最终得到的优化掩模。优选地，细化校正算法可以为共轭梯度光滑法、雅各比(Jacobi)光滑法或高斯-赛德尔(Gauss-Seidel)光滑法。

该优化掩模在硅片上的曝光图形见19，参见图5。对比13和19，可以看出采用不同的掩模在硅片上得到的曝光图形不一样，经过优化后的掩模在硅片上的曝光图形更加接近目标图形12。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种光刻掩模优化设计方法，包括：

步骤1、输入目标图形；

步骤2、构造目标函数F，用于评价掩模在硅片上的曝光图形与目标图形的误差，其中，所述目标函数F定义为：

$F=\frac{{\mathrm{\δ}}_x\·{\mathrm{\δ}}_y}{L}\left|\right|\mathrm{\Γ}\left\{M\right\}-Z^{*}|{|}_2^2,$

其中，δ_x，δ_y分别表示单元网格x方向和y方向的大小，Z^*表示目标图形，L表示目标图形的周长，Γ{M}表示输入掩模M后输出的在硅片上所成的曝光图形；

步骤3、依据表征掩模的网格格点尺寸大小，将掩模M分成3级：L₁、L₂、L₃，其中，3个等级的掩模按照网格的格点大小依次排列，L₁级网格尺寸最大、最粗糙，L₃级网格尺寸最小、最精细；

步骤4、在L₁级网格上，将目标图形作为掩模初始值，采用共轭梯度迭代法对目标函数F进行迭代，计算在L₁级网格上的最优掩模(14)；

步骤5、对L₁级网格上得到的最终掩模(14)进行插值，传播到L₂级网格上得到掩模(15)；

步骤6、在L₂级网格上，采用细化校正算法对该传播到L₂级网格上的掩模(15)进行细化校正，得到L₂级网格上的最优掩模(16)；

步骤7、对L₂级网格上得到的最优掩模(16)进行插值，传播到L₃级网格上得到掩模(17)；

步骤8、在L₃级网格上，采用细化校正算法对该传播到L₃级网格上的掩模(17)进行细化校正，得到L₃级网格上的最优掩模(18)，即为最终得到的优化掩模。

2.根据权利要求1所述的光刻掩模优化设计方法，其中，L₁级网格格点大小为15nm，L₂级网格格点大小为5nm，L₃级网格格点大小为2.5nm。

3.根据权利要求1所述的光刻掩模优化设计方法，其中，L₁级网格格点大小为10nm，L₂级网格格点大小为2nm，L₃级网格格点大小为1nm。

4.根据权利要求1所述的光刻掩模优化设计方法，步骤4包括：

首先，计算目标函数F相对于掩模M变化的共轭梯度g_k：

$g_k=\left\{\begin{array}{cc}-\▿F_k+{\mathrm{\η}}_k{g}_{k-1}& k\≥1\\ -\▿F_k& k=0\end{array}\right.,$

其中，k表示迭代次数，η表示共轭梯度因子，▽F表示目标函数F对掩模M的梯度，

然后，将目标图形作为掩模初始值，沿着该共轭梯度g_k方向对目标函数F进行迭代，使其逐步变小，最终使目标函数值最小的掩模即认为是在L₁级网格上掩模优化的最优掩模(14)。

5.根据权利要求1所述的光刻掩模优化设计方法，步骤5和步骤7中，所述插值可以为双线性插值、多样条插值或高斯插值。

6.根据权利要求1所述的光刻掩模优化设计方法，步骤6和步骤8中，所述细化校正算法可以为共轭梯度光滑法、雅各比(Jacobi)光滑法或高斯-赛德尔(Gauss-Seidel)光滑法。

7.一种光刻掩模优化设计方法，包括下述步骤：

第1步、输入目标图形；

第2步、构造目标函数F，用于评价掩模在硅片上的曝光图形与目标图形的误差，其中所述目标函数F定义为：

$F=\frac{{\mathrm{\δ}}_x\·{\mathrm{\δ}}_y}{L}\left|\right|\mathrm{\Γ}\left\{M\right\}-Z^{*}|{|}_2^2,$

其中，δ_x，δ_y分别表示单元网格x方向和y方向的大小，Z^*表示目标图形，L表示目标图形的周长，Γ{M}表示输入掩模M后输出的在硅片上所成的曝光图形；

第3步、依据表征掩模的网格尺寸大小，将掩模分成n级：L₁,L₂,……L_n，n≥2，其中，n个等级的掩模按照网格的格点大小依次排列，L₁级网格尺寸最大、最粗糙，L_n级网格尺寸最小、最精细；

第4步、在L₁级网格上，将目标图形作为掩模初始值，采用共轭梯度迭代法对目标函数F进行迭代，计算在L₁级网格上的最优掩模，令m＝0；

第5步、对L_1+m级网格上的最优掩模进行插值，传播到下一级L_1+(m+1)级网格上，采用细化校正算法对插值后的掩模进行校正细化，得到在L_1+(m+1)级网格上的最优掩模；

m＝m+1，重复第5步，直到得到L_n级网格上的最优掩模，该掩模即是最终的掩模优化结果。