CN103531470B - 一种半导体器件以及制作半导体器件的方法 - Google Patents

一种半导体器件以及制作半导体器件的方法 Download PDF

Info

Publication number
CN103531470B
CN103531470B CN201210226442.9A CN201210226442A CN103531470B CN 103531470 B CN103531470 B CN 103531470B CN 201210226442 A CN201210226442 A CN 201210226442A CN 103531470 B CN103531470 B CN 103531470B
Authority
CN
China
Prior art keywords
layer
type
dummy grid
metal gate
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210226442.9A
Other languages
English (en)
Other versions
CN103531470A (zh
Inventor
平延磊
周鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210226442.9A priority Critical patent/CN103531470B/zh
Publication of CN103531470A publication Critical patent/CN103531470A/zh
Application granted granted Critical
Publication of CN103531470B publication Critical patent/CN103531470B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种半导体器件以及制作半导体器件的方法。所述方法包括：a）在半导体衬底的N型区域上形成伪栅极堆叠结构，其由下而上依次包括界面层、高k介电层、高k盖帽层和伪栅极材料层，其中在所述高k介电层和所述高k盖帽层之间还形成有扩散阻挡层；b）在所述半导体衬底的P型区域上形成P型金属栅极结构；c）去除所述伪栅极材料层，以形成开口；以及d）在所述开口中填充N型金属栅极材料层，以形成N型金属栅极结构。本发明的方法通过在NMOS晶体管的高k介电层上形成扩散阻挡层，可以有效地防止随后形成的功函数金属层和铝金属层中包含的铝向界面层和高k介电层中扩散，进而避免NMOS晶体管的阈值电压增加。

Description

一种半导体器件以及制作半导体器件的方法
技术领域
本发明涉及半导体制造工艺，尤其涉及一种半导体器件以及制作半导体器件的方法。
背景技术
随着栅极尺寸缩短至几十纳米，栅氧化物层的厚度降至3nm以下，引发了栅极电阻过大、栅泄漏增大以及多晶硅栅出现空乏现象等问题。因此，人们又将目光重新投向金属栅极技术，金属栅极技术采用具有较低电阻的金属作为栅极，并且采用具有较大介电常数的材料作为栅介电层。
金属栅极技术包括先形成栅（Gate-first）工艺和后形成栅（Gate-last）工艺。Gate-first工艺是指在对硅片进行漏/源区离子注入以及随后的高温退火步骤之前形成金属栅极，Gate-last工艺则与之相反。由于Gate-first工艺中金属栅极需经受高温工序，因此该工艺可能会引起热稳定性、阈值电压漂移和栅堆叠层再生长等问题，这对于PMOS来说是非常严重的问题。
图1为目前常见的一种NMOS晶体管的金属栅极的示意图。如图1所示，金属栅极100包括高k介电层101、位于高k介电层101上的高k盖帽层102、在高k盖帽层102上具有包围结构的N型功函数金属层103（例如钛铝金属层）、在N型功函数金属层103内侧具有包围结构的阻挡层104（例如氮化钛层）、在阻挡层104内侧具有包围结构的浸润层105以及填充在浸润层105内侧的铝金属层106。
然而，上述金属栅极中N型功函数金属层103和铝金属层106中的铝很容易扩散到高k介电层101和该金属栅极100与半导体衬底之间的界面层（未示出）中，这将导致NMOS晶体管的功函数值向PMOS晶体管的功函数值偏移，进而导致NMOS晶体管的预置电压（Vt）增加。
因此，目前急需一种半导体器件以及制作半导体器件的方法，以解决上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决现有技术中存在的问题，本发明提出了一种制作半导体器件的方法，包括：a）在半导体衬底的N型区域上形成伪栅极堆叠结构，其由下而上依次包括界面层、高k介电层、高k盖帽层和伪栅极材料层，其中在所述高k介电层和所述高k盖帽层之间还形成有扩散阻挡层；b）在所述半导体衬底的P型区域上形成P型金属栅极结构；c）去除所述伪栅极材料层，以形成开口；以及d）在所述开口中填充N型金属栅极材料层，以形成N型金属栅极结构。
优选地，所述b）步骤包括：b1）在所述半导体衬底的所述P型区域上形成伪栅极；b2）在所述N型区域中所述伪栅极堆叠结构的两侧形成源极和漏极，且在所述P型区域中所述伪栅极的两侧形成源极和漏极；b3）在所述半导体衬底上形成包围所述伪栅极和所述伪栅极堆叠结构的层间介电层；b4）去除所述伪栅极至露出所述半导体衬底，以在所述P型区域上形成填充开口；以及b5）在所述填充开口内形成P型金属栅极结构。
优选地，所述P型金属栅极结构的形成方法包括：在所述填充开口内所述半导体衬底上依次形成界面层、高k介电层和高k盖帽层；在所述高k盖帽层上依次形成P型功函数金属层、阻挡层、浸润层和铝金属层，其中所述铝金属层填满所述填充开口的剩余部分；以及执行平坦化工艺去除所述层间介电层以上的所述P型功函数金属层、所述阻挡层、所述浸润层和所述铝金属层，以形成所述P型金属栅极结构。
优选地，所述高k介电层的材料为HfO2、HfZrO和HfSiON中的至少一种。
优选地，所述高k盖帽层的材料为氮化钛。
优选地，所述N型区域的所述N型金属栅极材料层包括位于所述开口的底部和侧壁上的N型功函数金属层、位于所述N型功函数金属层上的阻挡层、位于所述阻挡层上的浸润层和填满所述开口的剩余部分的铝金属层。
优选地，所述扩散阻挡层是采用物理气相沉积法形成的。
优选地，所述扩散阻挡层为氧化钛层或氮化硼层。
优选地，所述扩散阻挡层的厚度为0.2-1nm。
本发明还提供一种半导体器件，所述半导体器件包括：半导体衬底，所述半导体衬底包括N型区域和P型区域；位于所述半导体衬底的N型区域上的N型金属栅极结构，所述N型金属栅极结构由下而上依次包括界面层、高k介电层、高k盖帽层以及N型金属栅极材料层，其中在所述高k介电层和所述高k盖帽层之间还形成有扩散阻挡层；以及位于所述半导体衬底的P型区域上的P型金属栅极结构。
优选地，还包括：在所述N型区域中所述N型金属栅极结构的两侧的源极和漏极；以及在所述P型区域中所述P型金属栅极结构的两侧的源极和漏极。
优选地，所述P型金属栅极结构包括形成在所述半导体衬底上的界面层、高k介电层、高k盖帽层以及P型金属栅极材料层。
优选地，所述高k介电层的材料为HfO2、HfZrO和HfSiON中的至少一种。
优选地，所述扩散阻挡层是采用物理气相沉积法形成的。
优选地，所述扩散阻挡层为氧化钛层或氮化硼层。
优选地，所述扩散阻挡层的厚度为0.2-1nm。
综上所示，本发明的方法通过在NMOS晶体管的高k介电层上形成扩散阻挡层，可以有效地防止随后形成的功函数金属层和铝金属层中包含的铝向界面层和高k介电层中扩散，进而避免NMOS晶体管的阈值电压增加。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
图1为目前常见的一种NMOS晶体管的金属栅极的示意图；
图2为根据本发明一个实施方式制作半导体器件工艺流程图；
图3A-3O为根据本发明一个实施方式制作半导体器件工艺流程中各步骤所获得的器件的剖视图。
具体实施方式
接下来，将结合附图更加完整地描述本发明，附图中示出了本发明的实施例。但是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。
图2示出了根据本发明一个实施方式制作半导体器件工艺流程图，图3A-3O示出了根据本发明一个实施方式制作半导体器件工艺流程中各步骤所获得的器件的剖视图。应当注意的是，半导体器件中的部分器件结构可以由CMOS制作流程来制造，因此在本发明的方法之前、之中或之后可以提供额外的工艺，且其中某些工艺在此仅作简单的描述。下面将结合图2和图3A-3O来详细说明本发明的制作方法。
执行步骤201，在半导体衬底的N型区域上形成伪栅极堆叠结构，其由下而上依次包括界面层、高k介电层、高k盖帽层和伪栅极材料层，其中在高k介电层和高k盖帽层之间还形成有扩散阻挡层。
如图3A所示，提供半导体衬底300。半导体衬底300可以是以下所提到的材料中的至少一种：硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI）等。半导体衬底300中形成有用于隔离有源区的浅沟槽隔离（STI）等，浅沟槽隔离可以由氧化硅、氮化硅、氮氧化硅、氟掺杂玻璃和/或其它现有的低介电材料形成。当然，半导体衬底300中还可以形成有掺杂阱（未示出）等等。半导体衬底300包括N型区域和P型区域，其中N型区域用于形成NMOS晶体管，P型区域用于形成PMOS晶体管。
在半导体衬底300上依次形成有界面层301、高k介电层302、扩散阻挡层303、高k盖帽层304和伪栅极材料层305。界面层301例如是采用炉管氧化法形成的氧化硅层。高k介电层302可以使由HfO2、HfZrO和HfSiON中的至少一种形成的。高k盖帽层304的材料可以为氮化钛等，用于保护其下方的高k介电层302和扩散阻挡层303。伪栅极材料层305的材料可以为多晶硅，在后续工艺中伪栅极材料层305将先形成伪栅极，然后去除并在伪栅极占据的空间中形成真正的金属栅极。
其中，扩散阻挡层303形成在高k介电层302上可以有效地防止随后形成的功函数金属层和铝金属层中包含的铝向界面层301和高k介电层302中扩散，进而避免NMOS的阈值电压增加。扩散阻挡层303优选地是采用物理气相沉积法形成的，以保证扩散阻挡层303具有较高的纯度，从而起到更好的阻挡作用。作为示例，扩散阻挡层303为氧化钛层。氧化钛具有高达80的介电常数，并且还能阻挡铝扩散到界面层301和高k介电层302中。作为示例，扩散阻挡层303为氮化硼层。氮化硼又称为钻石类材料，其具有较强的B-N键，此外还具有较高的密度，因此能够有效地阻挡铝扩散到界面层301和高k介电层302中。
如图3B所示，对伪栅极材料层305、高k盖帽层304、扩散阻挡层303、高k介电层302和界面层301依次进行刻蚀，以在N型区域上形成伪栅极堆叠结构320A。作为示例，当扩散阻挡层303为氧化钛层时，可以采用干法刻蚀对其进行刻蚀。其中，所选择的刻蚀气体可以为氯气，气体的流速可以为100-2000sccm，压力可以为0.3-1mTorr，功率可以为50-150W。此外，还可以选用氟气作为刻蚀气体来刻蚀扩散阻挡层303，此时气体的流速可以为100-2000sccm，压力可以为0.3-1mTorr，功率可以为50-150W。而对于本说明书中提到的其它材料层的刻蚀工艺，可以根据需要为干法刻蚀或湿法刻蚀（本文另有提到的除外），无论选择何种刻蚀方法均需要根据所刻蚀的材料层选择合适的刻蚀剂，这对于本领域的技术人员来说是已知的，因此本文不再对刻蚀工艺进行详细描述。
执行步骤202，在半导体衬底的P型区域上P型金属栅极结构。
形成P型金属栅极结构的方法有多种，在本说明书中仅对其中一种优选的方式进行详细描述，该方法包括：
步骤一：在半导体衬底的P型区域上形成伪栅极；
如图3C所示，在图3B所示的半导体器件结构上先形成第一偏移间隙壁层306，该第一偏移间隙壁层306用于在后续工艺中刻蚀形成偏移间隙壁，以在半导体衬底300中形成浅掺杂区。在第一偏移间隙壁层306上形成伪栅极材料层307，并执行平坦化工艺至露出伪栅极堆叠结构320A上的第一偏移间隙壁层306。伪栅极材料层307的材料可以为氧化硅。
如图3D所示，对伪栅极材料层307进行刻蚀，以在半导体衬底300的P型区域上形成伪栅极308。
如图3E所示，在伪栅极308的侧壁和顶部形成包围伪栅极308的第二偏移间隙壁层309，优选地，第二偏移间隙壁层309选择与第一偏移间隙壁层306相同的材料形成，例如氮化硅等，以便于后续采用同一工艺对两者进行同时刻蚀。
步骤二：在N型区域中伪栅极堆叠结构的两侧形成源极和漏极，且在P型区域中伪栅极的两侧形成源极和漏极；
如图3F所示，对第一偏移间隙壁层306和第二偏移间隙壁层309进行干法刻蚀，以在伪栅极堆叠结构320A和伪栅极308两侧的侧壁上分别形成偏移间隙壁310A和310B。然后进行离子注入工艺，以在伪栅极堆叠结构320A和伪栅极308两侧的半导体衬底300中分别形成浅掺杂区（未示出）。
如图3G所示，在图3F所示的半导体器件结构上形成间隙壁材料层，并进行干法刻蚀，以在偏移间隙壁310A和310B的两侧形成间隙壁311A和311B。然后进行离子注入工艺，以在伪栅极堆叠结构320A和伪栅极308两侧的半导体衬底300中分别形成源极区和漏极区（均未示出）。
可以理解的是，在仅形成源极区和漏极区的半导体器件中，该源极区和漏极区分别构成了所述源极和所述漏极；在需要形成浅掺杂区以及源极区和漏极区的半导体器件中，位于同一侧的浅掺杂区和源极区共同构成了所述源极，而位于同一侧的浅掺杂区和漏极去共同构成了所述漏极。
此外，根据需要可以在PMOS晶体管的源极和漏极区域形成沟槽，然后外延沉积形成SiGe应力层312（如图3H所示），以增强PMOS的载流子的迁移率。并且，根据需要还可以在N型区域和P型区域的源极和漏极上形成金属硅化物313（如图3H所示），以减小接触电阻。
步骤三：在半导体衬底上形成包围伪栅极和伪栅极堆叠结构的层间介电层。
优选地，在层间介电层与半导体衬底之间以及层间介电层与伪栅极堆叠结构和伪栅极之间还形成有应力层，所述应力层可以为氮化硅层，接着进行退火，以将上述应力转移到NMOS晶体管的沟道区，进而增强载流子的迁移率，然后可以选择性地去除所述应力层。下面结合图3I-3J来说明该优选实施例。如图3I所示，在半导体衬底300上形成覆盖该半导体衬底300以及其上的伪栅极堆叠结构320A和伪栅极308的应力层314，该应力层314用于增强NMOS晶体管的沟道内载流子的迁移率。在应力层314上形成层间介电层315，该层间介电层315填满伪栅极堆叠结构320A和伪栅极308之间的空间，以使层间介电层315包围伪栅极堆叠结构320A和伪栅极308。如图3J所示，执行平坦化工艺，至露出伪栅极堆叠结构320A的上表面。
步骤四：去除伪栅极至露出半导体衬底，以在P型区域上形成填充开口；
如图3K所示，去除伪栅极308至露出半导体衬底300，以在P型区域上形成填充开口321B。可以理解的是，如果在前述步骤中已经在伪栅极308与半导体衬底之间形成了偏移间隙壁材料层或间隙壁材料层，那么本步骤还应当包括去除伪栅极308下方的该材料层（例如，第一偏移间隙壁层306）的步骤。
步骤五：在填充开口内形成P型金属栅极结构。
下面结合附图3L-3M来说明根据本发明一个实施方式的在填充开口内形成P型金属栅极结构的方法。如图3L所示，在填充开口321B内、半导体衬底300上依次形成界面层322、高k介电层323和高k盖帽层324。界面层322例如是采用炉管氧化法形成的氧化硅层。高k介电层323可以使由HfO2、HfZrO和HfSiON中的至少一种形成的。高k盖帽层324的材料可以为氮化钛等，用于保护其下方的高k介电层323。接着在高k盖帽层324上依次形成P型功函数金属层、阻挡层、浸润层和铝金属层（为了简洁，这里仅有层325来表示），其中铝金属层应当填满填充开口321B的剩余部分。如图3M所示，执行平坦化工艺去除层间介电层315以上的P型功函数金属层、阻挡层、浸润层和铝金属层，以形成P型金属栅极材料层326B。
执行步骤203，去除伪栅极材料层，以形成开口。
如图3N所示，去除伪栅极堆叠结构320A的伪栅极材料层305，以形成开口327A。
执行步骤204，在开口中填充N型金属栅极材料层，以形成N型金属栅极结构。
如图3O所示，在开口327A中填充N型金属栅极材料层328，以与下面的高k介电层302、扩散阻挡层303和高k盖帽层304一起形成N型金属栅极结构。作为示例，N型金属栅极材料层328包括位于开口327A的底部和侧壁上的N型功函数金属层、位于N型功函数金属层上的阻挡层、位于阻挡层上的浸润层和填满开口327A的剩余部分的铝金属层。P型金属栅极材料层326B和N型金属栅极材料层中包含的阻挡层的材料可以为氮化钛或氮化钽，其厚度可以约为10-20埃。对于两者分别包含的P型功函数金属层和N型功函数金属层可以根据实际的需要进行合理地选择，本文不再对其进行详细描述。
此外，本发明还提供一种半导体器件，如图3O所示，该半导体器件包括半导体衬底300，半导体衬底300包括N型区域和P型区域。该半导体器件还包括N型金属栅极结构和P型金属栅极结构，其中N型金属栅极结构位于半导体衬底300的N型区域上，P型金属栅极结构位于半导体衬底300的P型区域上。
N型金属栅极结构由下而上依次包括界面层、高k介电层、高k盖帽层以及N型金属栅极材料层，其中在高k介电层和高k盖帽层之间还形成有扩散阻挡层。其中，界面层例如是采用炉管氧化法形成的氧化硅层。高k介电层可以使由HfO2、HfZrO和HfSiON中的至少一种形成的。高k盖帽层的材料可以为氮化钛等，用于保护其下方的高k介电层和扩散阻挡层。其中，扩散阻挡层形成在高k介电层上可以有效地防止随后形成的功函数金属层和铝金属层中包含的铝向界面层和高k介电层中扩散，进而避免NMOS的阈值电压增加。扩散阻挡层优选地是采用物理气相沉积法形成的，以保证扩散阻挡层具有较高的纯度，从而起到更好的阻挡作用。作为示例，扩散阻挡层为氧化钛层。氧化钛具有高达80的介电常数，并且还能阻挡铝扩散到界面层和高k介电层中。作为示例，扩散阻挡层为氮化硼层。氮化硼又称为钻石类材料，其具有较强的B-N键，此外还具有较高的密度，因此能够有效地阻挡铝扩散到界面层和高k介电层中。
P型金属栅极结构包括形成在半导体衬底上的界面层、高k介电层、高k盖帽层以及P型金属栅极材料层，其中界面层例如是采用炉管氧化法形成的氧化硅层。高k介电层可以使由HfO2、HfZrO和HfSiON中的至少一种形成的。高k盖帽层的材料可以为氮化钛等，用于保护其下方的高k介电层。
对于P型金属栅极材料层和N型金属栅极材料层的具体结构可以参照上文的描述，这里不再赘述。
进一步，该半导体衬底还包括在N型区域中N型金属栅极结构的两侧的源极和漏极以及在P型区域中P型金属栅极结构的两侧的源极和漏极。N型区域中的源极和漏极的掺杂剂类型为N型，P型区域中的源极和漏极的掺杂剂类型为P型。
综上所示，本发明的方法通过在NMOS晶体管的高k介电层上形成扩散阻挡层，可以有效地防止随后形成的功函数金属层和铝金属层中包含的铝向界面层和高k介电层中扩散，进而避免NMOS晶体管的阈值电压增加。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (9)

1.一种制作半导体器件的方法，其特征在于，包括：
a)在半导体衬底的N型区域上形成伪栅极堆叠结构，其由下而上依次包括界面层、高k介电层、高k盖帽层和伪栅极材料层，其中在所述高k介电层和所述高k盖帽层之间还形成有扩散阻挡层；
b)在所述半导体衬底的P型区域上形成P型金属栅极结构；
c)去除所述伪栅极材料层，以形成开口；以及
d)在所述开口中填充N型金属栅极材料层，以形成N型金属栅极结构。
2.如权利要求1所述的方法，其特征在于，所述b)步骤包括：
b1)在所述半导体衬底的所述P型区域上形成伪栅极；
b2)在所述N型区域中所述伪栅极堆叠结构的两侧形成源极和漏极，且在所述P型区域中所述伪栅极的两侧形成源极和漏极；
b3)在所述半导体衬底上形成包围所述伪栅极和所述伪栅极堆叠结构的层间介电层；
b4)去除所述伪栅极至露出所述半导体衬底，以在所述P型区域上形成填充开口；以及
b5)在所述填充开口内形成P型金属栅极结构。
3.如权利要求2所述的方法，其特征在于，所述P型金属栅极结构的形成方法包括：
在所述填充开口内所述半导体衬底上依次形成界面层、高k介电层和高k盖帽层；
在所述高k盖帽层上依次形成P型功函数金属层、阻挡层、浸润层和铝金属层，其中所述铝金属层填满所述填充开口的剩余部分；以及
执行平坦化工艺去除所述层间介电层以上的所述P型功函数金属层、所述阻挡层、所述浸润层和所述铝金属层，以形成所述P型金属栅极结构。
4.如权利要求1或3所述的方法，其特征在于，所述高k介电层的材料为HfO2、HfZrO和HfSiON中的至少一种。
5.如权利要求1或3所述的方法，其特征在于，所述高k盖帽层的材料为氮化钛。
6.如权利要求1所述的方法，其特征在于，所述N型区域的所述N型金属栅极材料层包括位于所述开口的底部和侧壁上的N型功函数金属层、位于所述N型功函数金属层上的阻挡层、位于所述阻挡层上的浸润层和填满所述开口的剩余部分的铝金属层。
7.如权利要求1所述的方法，其特征在于，所述扩散阻挡层是采用物理气相沉积法形成的。
8.如权利要求1所述的方法，其特征在于，所述扩散阻挡层为氧化钛层或氮化硼层。
9.如权利要求1所述的方法，其特征在于，所述扩散阻挡层的厚度为0.2-1nm。
CN201210226442.9A 2012-07-02 2012-07-02 一种半导体器件以及制作半导体器件的方法 Active CN103531470B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210226442.9A CN103531470B (zh) 2012-07-02 2012-07-02 一种半导体器件以及制作半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210226442.9A CN103531470B (zh) 2012-07-02 2012-07-02 一种半导体器件以及制作半导体器件的方法

Publications (2)

Publication Number Publication Date
CN103531470A CN103531470A (zh) 2014-01-22
CN103531470B true CN103531470B (zh) 2018-10-23

Family

ID=49933387

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210226442.9A Active CN103531470B (zh) 2012-07-02 2012-07-02 一种半导体器件以及制作半导体器件的方法

Country Status (1)

Country Link
CN (1) CN103531470B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105489556B (zh) * 2014-10-13 2020-03-10 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN105551957B (zh) * 2014-10-30 2019-12-03 中芯国际集成电路制造(上海)有限公司 Nmos晶体管及其形成方法
CN107546121B (zh) * 2016-06-29 2020-05-15 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN114068690A (zh) * 2020-07-29 2022-02-18 长鑫存储技术有限公司 半导体结构及其形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100331861B1 (en) * 2000-07-21 2002-04-09 Hynix Semiconductor Inc Method for fabricating gate electrode of semiconductor device
JP2006032901A (ja) * 2004-06-14 2006-02-02 Sony Corp 半導体装置およびその製造方法
CN102110650A (zh) * 2009-12-29 2011-06-29 中国科学院微电子研究所 一种半导体器件及其制造方法
CN102299077B (zh) * 2010-06-28 2013-04-10 中国科学院微电子研究所 一种半导体器件及其制造方法

Also Published As

Publication number Publication date
CN103531470A (zh) 2014-01-22

Similar Documents

Publication Publication Date Title
US9177801B2 (en) FinFET device having a strained region
TWI484567B (zh) 半導體結構與其製造方法
US9023715B2 (en) Methods of forming bulk FinFET devices so as to reduce punch through leakage currents
CN102104041B (zh) 具有用以隔离装置的虚设结构的集成电路
CN102456579B (zh) 具有局部的极薄绝缘体上硅沟道区的半导体器件
US9142651B1 (en) Methods of forming a FinFET semiconductor device so as to reduce punch-through leakage currents and the resulting device
CN103000572A (zh) 高k金属栅极器件的接触件
TWI478340B (zh) 半導體元件及於基板上之金屬閘結構之製造方法
US10062704B2 (en) Buried-channel MOSFET and a surface-channel MOSFET of a same type and fabrication method thereof
CN106549061A (zh) 半导体器件及其制造方法
US9876089B2 (en) High-k and p-type work function metal first fabrication process having improved annealing process flows
CN103531470B (zh) 一种半导体器件以及制作半导体器件的方法
US10629734B2 (en) Fabricating method of fin structure with tensile stress and complementary FinFET structure
CN103579314A (zh) 半导体器件及其制造方法
CN103094211B (zh) 制造半导体器件的方法
TWI600115B (zh) 半導體裝置結構及其形成方法
CN102820265A (zh) 通过减少主动区的凹陷及移除间隔体以增进晶体管效能
JP2014220496A (ja) トランジスタデバイスのゲート金属層を設ける方法および関連するトランジスタ
US10177246B2 (en) Semiconductor structure and fabrication method thereof
CN108962822A (zh) 半导体装置以及制造方法
WO2013139063A1 (zh) 一种半导体结构及其制造方法
CN103107090B (zh) 制造半导体器件的方法
CN103177944B (zh) 制作半导体器件的方法
CN103632971B (zh) 一种半导体器件的制造方法
CN103094217A (zh) 晶体管、晶体管制作方法及包括该晶体管的半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant