CN103531244A - 熔丝电路 - Google Patents
熔丝电路 Download PDFInfo
- Publication number
- CN103531244A CN103531244A CN201210368043.6A CN201210368043A CN103531244A CN 103531244 A CN103531244 A CN 103531244A CN 201210368043 A CN201210368043 A CN 201210368043A CN 103531244 A CN103531244 A CN 103531244A
- Authority
- CN
- China
- Prior art keywords
- fuse
- voltage
- electrically connected
- transient state
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001052 transient effect Effects 0.000 claims abstract description 69
- 230000000903 blocking effect Effects 0.000 claims abstract description 20
- 239000003990 capacitor Substances 0.000 claims description 28
- 230000005669 field effect Effects 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 12
- 101150110971 CIN7 gene Proteins 0.000 description 3
- 101150110298 INV1 gene Proteins 0.000 description 3
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000009966 trimming Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000002045 lasting effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 1
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000003278 mimic effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Fuses (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明实施例提供一种熔丝电路,其包含暂态阻断电路、熔丝以及硅控整流器。暂态阻断电路依据操作电压进行操作。熔丝的第一端电连接暂态阻断电路。硅控整流器电连接熔丝的第二端。当操作电压具有噪声脉冲(noise pulse)时,暂态阻断电路用以使熔丝与噪声脉冲暂时隔离,使得熔丝的第二端的电压维持小于用以触发硅控整流器的触发电压。
Description
技术领域
本发明是有关于一种记忆电路,且特别是有关于一种抗噪声(noise)干扰的熔丝电路(fuse circuit)。
背景技术
一般而言,熔丝电路广泛地用于存储器装置或模拟电路(如:能隙参考电路)中,作为可一次性编程(One Time Programming,OTP)的存储单元,不过由于传统的熔丝电路中流经的修整电流(Trimming Current)大小通常与其对应的开关的尺寸相关,因此当熔丝电路中需要产生较大的修整电流时,开关的尺寸亦须随之增大,无法使传统熔丝电路的制作面积有效地缩减。
发明内容
本发明实施例提供一种熔丝电路,藉此避免熔丝电路易受暂态噪声影响而有误动作的情形发生。
本发明的一技术样态是关于一种熔丝电路,其包含一暂态阻断电路、一熔丝以及一硅控整流器。暂态阻断电路依据操作电压进行操作。熔丝的第一端电连接暂态阻断电路。硅控整流器电连接熔丝的第二端。当操作电压具有噪声脉冲时,暂态阻断电路用以使熔丝与噪声脉冲暂时隔离,使得熔丝的第二端的电压维持小于用以触发硅控整流器的触发电压。
本发明的另一技术样态是关于一种熔丝电路,其包含复数个熔丝、复数个硅控整流器、一晶体管开关以及一暂态感测单元。前述硅控整流器分别电连接前述熔丝的第一端。晶体管开关串接于前述熔丝的第二端和操作电压之间。暂态感测单元用以依据操作电压产生感应电压控制晶体管开关,并于操作电压具有噪声脉冲时延迟对应于噪声脉冲的感应电压的变化,使得前述熔丝的第一端的电压维持小于用以触发前述硅控整流器的触发电压。
本发明内容旨在提供本揭示内容的简化摘要,以使阅读者对本揭示内容具备基本的理解。此发明内容并非本揭示内容的完整概述,且其用意并非在指出本发明实施例的重要(或关键)元件或界定本发明的范围。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是依照本发明的实施例绘示一种熔丝电路的示意图;
图2是依照本发明的第一实施例绘示一种如图1所示的熔丝电路的电路示意图;
图3是依照本发明的第二实施例绘示一种如图1所示的熔丝电路的电路示意图;
图4是依照本发明的第三实施例绘示一种如图1所示的熔丝电路的电路示意图;
图5是依照本发明另一实施例绘示一种熔丝电路的示意图;
图6是依照本发明又一实施例绘示一种熔丝电路的示意图。
附图标记
100、500、600:熔丝电路 | 110、110a、110b:暂态阻断电路 |
120、520、620:硅控整流器 | 212、312、512、612:暂态感测单元 |
214、314、514、614:晶体管开关 | 410:电源开启重置开关 |
420:闩锁电路 |
具体实施方式
下文是实施例配合所附图式作详细说明,但所提供的实施例并非用以限制本发明所涵盖的范围,而结构运作的描述非用以限制其执行的顺序,任何由元件重新组合的结构,所产生具有均等功效的装置,皆为本发明所涵盖的范围。此外,图式仅以说明为目的,并未依照原尺寸作图。
关于本文中所使用的“约”、“大约”或“大致”一般通常是指数值的误差或范围于百分之二十以内,较好地是于百分之十以内,而更佳地则是于百分之五以内。文中若无明确说明,其所提及的数值皆视作为近似值,例如可如“约”、“大约”或“大致”所表示的误差或范围,或其他近似值。
另外,关于本文中所使用的“耦接”或“连接”,均可指二或多个元件相互直接作实体或电性接触,或是相互间接作实体或电性接触,亦可指二或多个元件相互操作或动作。
一般而言,由于传统的熔丝电路中流经的修整电流(Trimming Current)大小通常与其对应的开关的尺寸相关,因此当熔丝电路中需要产生较大的修整电流时,开关的尺寸亦须随之增大,无法使传统熔丝电路的制作面积有效地缩减。
针对前述问题,本发明实施例采用硅控整流器(Silicon ControlledRectifier,SCR)来取代前述开关,希望同时利用所占面积较小的硅控整流器来提供较大的修整电流。然而,硅控整流器属于一种灵敏的元件,容易受暂态噪声的影响,使得硅控整流器可能由暂态噪声误触发,造成熔丝电路中因此产生非预期的修整电流而使熔丝断开,导致整体装置或电路有误动作的情形发生。为避免前述问题,本发明实施例更进一步提供一种熔丝电路,藉此避免熔丝电路易受暂态噪声影响而有误动作的情形发生。
图1是依照本发明的实施例绘示一种熔丝电路的示意图。如图1所示,熔丝电路100包含暂态阻断(Transient Block)电路110、熔丝(fuse)F1以及硅控整流器(Silicon Controlled Rectifier,SCR)120,其中硅控整流器是为一种具有P/N/P/N半导体介面的电子元件。暂态阻断电路110依据一操作电压(如:电源电压)VDD进行操作。熔丝F1的第一端(即节点nt3)电连接暂态阻断电路110,熔丝F1的第二端(即节点nF1)电连接硅控整流器120,而硅控整流器120电连接于熔丝F1和一相对低位准电压(如:接地电压GND)之间。当操作电压VDD具有暂态的噪声脉冲时,暂态阻断电路110用以使熔丝F1与噪声脉冲暂时隔离,使得熔丝F1的第二端(即节点nF1)的电压维持小于用以触发硅控整流器120的一触发电压。需注意的是,本文所称的操作电压并不限于实际上电后所产生的真正电压,亦可泛指用以产生操作电压的电压源及其所产生的真正电压。
具体来说,在未配置暂态阻断电路110的情形下,当操作电压VDD具有暂态的噪声脉冲时,噪声脉冲可能直接透过熔丝F1影响硅控整流器120,使得硅控整流器120受噪声脉冲影响而被误触发,致使硅控整流器120开启而有常态的修整电流(Trimming Current)流经熔丝F1,造成熔丝F1非预期地断开而有误动作情形发生;然而在本发明實施例中,暂态阻断电路110配置于操作电压VDD和熔丝F1之间,并于操作电压VDD具有噪声脉冲时使熔丝F1与噪声脉冲暂时隔离,让熔丝F1的第二端(即节点nF1)或第一端(即节点nt3)的电压不会受噪声脉冲影响而迅速升高,且仍然维持小于硅控整流器120的触发电压。如此一来,硅控整流器120就不会在噪声脉冲产生的暂态期间内被节点nF1的瞬间高电压无预警地触发,以至于造成误动作的情形发生。
图2是依照本发明的第一实施例绘示一种如图1所示的熔丝电路的电路示意图。如图2所示,暂态阻断电路110a可更包含暂态感测单元(transient detectionelement)212以及晶体管开关214。暂态感测单元212与晶体管开关214电连接,并用以依据操作电压VDD产生一感应电压(如:节点nt2的电压)。晶体管开关214的控制端电连接暂态感测单元212,晶体管开关214的第一端电连接操作电压VDD,晶体管开关214的第二端电连接熔丝F1的第一端(即节点nt3)。当操作电压VDD具有噪声脉冲时,暂态感测单元212用以延迟对应于噪声脉冲的感应电压的变化,使得晶体管开关214随着感应电压延迟切换,致使节点nt3或节点nF1的电压在正常操作下仍然维持小于硅控整流器120的触发电压。
在本实施例中,暂态感测单元212可更包含电阻器R以及电容器C,其中电容器C与电阻器R串联相接于操作电压VDD和相对低位准电压(如:接地电压GND)之间。如图2所示,电阻器R的一端电连接操作电压VDD,电阻器R的另一端电连接电容器C的一端于感应电压所在的电压输出节点(即节点nt2),而电容器C的另一端则电连接相对低位准电压(如:接地电压GND)。
此外,晶体管开关214包含N型金属氧化物半导体场效应晶体管(NMOS)MN,其中晶体管MN具有栅极、漏极和源极,栅极电连接电压输出节点(即节点nt2),漏极电连接操作电压VDD,源极电连接熔丝F1的第一端(即节点nt3)。
下述将以一实施例来举例说明图2所示的熔丝电路的操作情形。在正常操作下,当操作电压VDD为5V时,节点nt2的电压亦约为5V,此时节点nt3和节点nF1的电压均约为4.3V,而待控制信号开启硅控整流器120之后,修整电流才据以产生并流经熔丝F1,造成熔丝F1断开。另一方面,当操作电压VDD具有暂态的噪声脉冲(如:瞬间电压升至8V)时,节点nt2的电压因电阻器R和电容器C的操作而延迟变化,使得节点nt2的瞬间电压亦约为5V,故此时节点nt3和节点nF1的瞬间电压亦均约为4.3V,仍然维持小于硅控整流器120的触发电压,不会受暂态的噪声脉冲影响太大,亦不会误触发硅控整流器120而产生非预期的修整电流,可避免误动作的情形发生。
需说明的是,即使噪声脉冲的持续一段极短时间(如:10纳秒),使得节点nt2、节点nt3和节点nF1的电压随着噪声脉冲缓慢变化,但本领域普通技术人员仍可选用适合的电阻器R和电容器C,以确保在噪声脉冲的持续期间内节点nt3和节点nF1的最高电压仍然维持小于硅控整流器120的触发电压,如此一来便可避免误触发硅控整流器120。
实际上,前述硅控整流器120可以是低电压触发式硅控整流器(LVTSCR)、改良型横向硅控整流器(MLSCR)、寄生硅控整流器(embedded SCR)。此外,于实际上,前述电阻器R和电容器C可以为实体的电阻器和电容器,也可以由具相同功能的晶体管或电路来实现,且电阻器R也可以多晶硅电阻(polyresistor)、扩散电阻(diffusion resistor)、井电阻(well resistor)等或是不同类型的晶体管来实现;换言之,在本发明中,前述电阻器R和电容器C可依据实际需求由各类的元件或电路来实现,其并不以本发明揭示内容所述为限。
图3是依照本发明的第二实施例绘示一种如图1所示的熔丝电路的电路示意图。如图3所示,暂态阻断电路110b可更包含暂态感测单元312以及晶体管开关314,其中暂态感测单元312与晶体管开关314的连接及操作方式类似图2所示的实施例,故于此不再赘述。
在本实施例中,暂态感测单元312可更包含电阻器R以及电容器C,其中电容器C与电阻器R串联相接于操作电压VDD和相对低位准电压(如:接地电压GND)之间。如图3所示,电容器C的一端电连接操作电压VDD,电容器C的另一端电连接电阻器R的一端于感应电压所在的电压输出节点(即节点nt2),而电阻器R的另一端则电连接相对低位准电压(如:接地电压GND)。
此外,晶体管开关314包含P型金属氧化物半导体场效应晶体管(PMOS)MP,其中晶体管MP具有栅极、漏极和源极,栅极电连接电压输出节点(即节点nt2),源极电连接操作电压VDD,漏极电连接熔丝F1的第一端(即节点nt3)。
同样地,下述将以一实施例来举例说明图3所示的熔丝电路的操作情形。在正常操作下,当操作电压VDD为5V时,节点nt2的电压约为0V,此时节点nt3和节点nF1的电压均约为5V,而待控制信号开启硅控整流器120之后,修整电流才据以产生并流经熔丝F1,造成熔丝F1断开。另一方面,当操作电压VDD具有暂态的噪声脉冲(如:瞬间电压升至8V)时,节点nt2的电压因电阻器R和电容器C的操作而延迟变化,使得节点nt2的瞬间电压稍微上升,故此时节点nt3和节点nF1的瞬间电压亦稍微上升,但仍然维持小于硅控整流器120的触发电压,不会受暂态的噪声脉冲影响太大,亦不会误触发硅控整流器120而产生非预期的修整电流,可避免误动作的情形发生。
同样地,即使噪声脉冲的持续一段极短时间(如:10纳秒),使得节点nt2、节点nt3和节点nF1的电压随着噪声脉冲缓慢变化,但如本领域普通技术人员仍可选用适合的电阻器R和电容器C,以确保在噪声脉冲的持续期间内节点nt3和节点nF1的最高电压仍然维持小于硅控整流器120的触发电压,如此一来便可避免误触发硅控整流器120。
另一方面,于前述实施例中,熔丝电路更可包含一电源开启重置(PowerOn Reset)开关以及一闩锁电路,其中电源开启重置开关由一电源开启重置信号控制以拉降熔丝的第二端的电压,闩锁电路用以闭锁熔丝的第二端的电压位准,并输出与熔丝的第二端的电压位准反相的一输出位准信号。
图4是依照本发明的第三实施例绘示一种如图1所示的熔丝电路的电路示意图。如图4所示,熔丝电路更可包含电源开启重置开关410以及闩锁电路420,其中电源开启重置开关410电连接于熔丝F1的第二端(即节点nF1)和相对低位准电压(如:接地电压GND)之间,并由电源开启重置信号POR控制,而闩锁电路420则电连接熔丝F1的第二端(即节点nF1),并可由两反相器INV1、INV2以闭回路连接方式所组成。
操作上,于熔丝F1断开后的情形下,当操作电压VDD上电时,短暂的电源开启重置信号POR会随之产生而开启电源开启重置开关410,使得节点nF1的电压拉降至接地电压GND而具一低位准(如:逻辑0),此时节点nF1的位准经闩锁电路420(特别是反相器INV1)处理后,闩锁电路420会输出反相的输出位准信号Out(如:逻辑1)。相反地,于熔丝F1没有断开的情形下,当操作电压VDD上电时,短暂的电源开启重置信号POR会随之产生而短暂地开启电源开启重置开关410,随后节点nF1的电压即因熔丝F1没有断开而回复至高位准(如:逻辑1),此时节点nF1的位准经闩锁电路420(特别是反相器INV1)处理后,闩锁电路420会输出反相的输出位准信号Out(如:逻辑0)。如此一来,便可方便地由输出位准信号Out来判定熔丝F1是否已经断开。
需注意的是,前述虽以图1所示的熔丝电路为例,但电源开启重置开关410以及闩锁电路420仍然可以应用于图2、图3及其它相关实施例中,其并不以前述为限。
图5是依照本发明另一实施例绘示一种熔丝电路的示意图。如图5所示,熔丝电路500包含复数个熔丝(如:熔丝F1、F2、F3、…等)、复数个硅控整流器520、晶体管开关514以及暂态感测单元512。硅控整流器520分别电连接熔丝F1、F2、F3、…等的一端(即节点nF1、nF2、nF3、…)。晶体管开关514串接于熔丝F1、F2、F3、…等的该端(即节点nF1、nF2、nF3、…)和操作电压VDD之间,亦即熔丝F1、F2、F3、…等相互并联相接,且共同与晶体管开关514串联相接。暂态感测单元512与晶体管开关514电连接,并用以依据操作电压VDD产生一感应电压(如:节点nt2的电压)控制晶体管开关514。当操作电压VDD具有噪声脉冲时,暂态感测单元512用以延迟对应于噪声脉冲的感应电压的变化,使得晶体管开关514随着感应电压延迟切换,致使熔丝F1、F2、F3、…等与硅控整流器520连接的端点(即节点nF1、nF2、nF3、…)的电压在正常操作下仍然维持小于硅控整流器520的触发电压。
在本实施例中,暂态感测单元512可更包含电阻器R以及电容器C,其中电容器C与电阻器R串联相接于操作电压VDD和一相对低位准电压(如:接地电压GND)之间。如图5所示,电阻器R与电容器C的连接方式类似图2所示的实施例,故于此不再赘述。此外,晶体管开关514包含N型金属氧化物半导体场效应晶体管(NMOS)MN,且晶体管MN的连接方式类似图2所示的实施例,故于此亦不再赘述。
实际上,硅控整流器520、电阻器R和电容器C均可依据实际需求由前述提及的元件或具相同功能的晶体管或电路来实现,故于此亦不再赘述。
操作上,本实施例中熔丝电路500包含多个熔丝(如:熔丝F1、F2、F3、…等)以及多个硅控整流器520,但其各自的操作仍与图2实施例所述的操作方式类似,故于此亦不再赘述。
需说明的是,虽然本实施例中熔丝电路500包含多个熔丝(如:熔丝F1、F2、F3、…等)以及多个硅控整流器520,但仍仅需要单一晶体管开关514以及单一暂态感测单元512,即可使熔丝电路500不会受暂态的噪声脉冲影响太大,亦可避免噪声脉冲误触发硅控整流器520而产生非预期的修整电流,进一步避免误动作的情形发生。
图6是依照本发明又一实施例绘示一种熔丝电路的示意图。如图6所示,熔丝电路600包含复数个熔丝(如:熔丝F1、F2、F3、…等)、复数个硅控整流器620、晶体管开关614以及暂态感测单元612。相较于图5而言,本实施例中的电阻器R与电容器C的连接方式类似图3所示的实施例,故于此不再赘述。此外,晶体管开关614包含P型金属氧化物半导体场效应晶体管(PMOS)MP,且晶体管MP的连接方式类似图3所示的实施例,故于此亦不再赘述。
操作上,本实施例中熔丝电路600包含多个熔丝(如:熔丝F1、F2、F3、…等)以及多个硅控整流器620,但其各自的操作仍与图3实施例所述的操作方式类似,故于此亦不再赘述。需说明的是,虽然本实施例中熔丝电路600包含多个熔丝(如:熔丝F1、F2、F3、…等)以及多个硅控整流器620,但仍仅需要单一晶体管开关614以及单一暂态感测单元612,即可使熔丝电路600不会受暂态的噪声脉冲影响太大,亦可避免噪声脉冲误触发硅控整流器620而产生非预期的修整电流,进一步避免误动作的情形发生。
再者,在图5和图6所示的实施例中,熔丝电路均可进一步包含电源开启重置开关以及闩锁电路(如:图4所示的电源开启重置开关410以及闩锁电路420),且电源开启重置开关以及闩锁电路的连接与操作方式均类似图4所示的实施例。
由上述本发明的实施例可知,应用前述熔丝电路可避免其中的硅控整流器在噪声脉冲产生的暂态期间内受噪声脉冲影响,藉此让硅控整流器不会被无预警地触发,以至于造成熔丝非预期地断开而有误动作的情形发生。此外,即便熔丝电路包含多个熔丝以及多个硅控整流器,但仍仅需要单一晶体管开关以及单一暂态感测单元,即可使熔丝电路不会受暂态的噪声脉冲影响太大,亦可避免噪声脉冲误触发硅控整流器而产生非预期的修整电流,进一步避免误动作的情形发生。
虽然本发明已以实施方式揭露如上,然其并非用以限定本发明,任何本领域普通技术人员,在不脱离本发明的精神和范围内,当可作各种的更动与润饰,因此本发明的保护范围当视权利要求书所界定的范围为准。
Claims (11)
1.一种熔丝电路,其特征在于,所述的熔丝电路包括:
一暂态阻断电路,依据一操作电压进行操作;
一熔丝,所述熔丝的一第一端电连接所述暂态阻断电路;以及
一硅控整流器,电连接所述熔丝的一第二端;
其中当所述操作电压具有一噪声脉冲时,所述暂态阻断电路用以使所述熔丝与所述噪声脉冲暂时隔离,使得所述熔丝的所述第二端的电压维持小于用以触发所述硅控整流器的一触发电压。
2.根据权利要求1所述的熔丝电路,其特征在于,所述暂态阻断电路还包括:
一暂态感测单元,用以依据所述操作电压产生一感应电压,并于所述操作电压具有所述噪声脉冲时延迟对应于所述噪声脉冲的所述感应电压的变化;以及
一晶体管开关,其中所述晶体管开关的一控制端电连接所述暂态感测单元,所述晶体管开关的一第一端电连接所述操作电压,所述晶体管开关的一第二端电连接所述熔丝的所述第一端。
3.根据权利要求2所述的熔丝电路,其特征在于,所述暂态感测单元还包括:
一电阻器,所述电阻器的一第一端电连接所述操作电压;以及
一电容器,所述电容器的一第一端电连接所述电阻器的一第二端于所述感应电压所在的一电压输出节点,所述电容器的一第二端电连接一相对低位准电压。
4.根据权利要求3所述的熔丝电路,其特征在于,所述晶体管开关包含一N型金属氧化物半导体场效应晶体管,所述N型金属氧化物半导体场效应晶体管具有一栅极、一漏极和一源极,所述栅极电连接所述电压输出节点,所述漏极电连接所述操作电压,所述源极电连接所述熔丝的所述第一端。
5.根据权利要求2所述的熔丝电路,其特征在于,所述暂态感测单元还包括:
一电容器,所述电容器的一第一端电连接所述操作电压;以及
一电阻器,所述电阻器的一第一端电连接所述电容器的一第二端于所述感应电压所在的一电压输出节点,所述电阻器的一第二端电连接一相对低位准电压。
6.根据权利要求5所述的熔丝电路,其特征在于,所述晶体管开关包含一P型金属氧化物半导体场效应晶体管,所述P型金属氧化物半导体场效应晶体管具有一栅极、一漏极和一源极,所述栅极电连接所述电压输出节点,所述源极电连接所述操作电压,所述漏极电连接所述熔丝的所述第一端。
7.根据权利要求1至6中任一项所述的熔丝电路,其特征在于,所述的熔丝电路还包括:
一电源开启重置开关,由一电源开启重置信号控制以拉降所述熔丝的所述第二端的电压;以及
一闩锁电路,用以闭锁所述熔丝的所述第二端的电压位准,并输出与所述熔丝的所述第二端的电压位准反相的一输出位准信号。
8.一种熔丝电路,其特征在于,所述的熔丝电路包括:
复数个熔丝;
复数个硅控整流器,分别电连接所述复数个熔丝的第一端;
一晶体管开关,串接于所述复数个熔丝的第二端和一操作电压之间;以及
一暂态感测单元,用以依据所述操作电压产生一感应电压控制所述晶体管开关,并于所述操作电压具有一噪声脉冲时延迟对应于所述噪声脉冲的所述感应电压的变化,使得所述复数个熔丝的第一端的电压维持小于用以触发所述复数个硅控整流器的触发电压。
9.根据权利要求8所述的熔丝电路,其特征在于,所述暂态感测单元还包括:
一电阻器;以及
一电容器,与所述电阻器串联相接于所述操作电压和一相对低位准电压之间。
10.根据权利要求9所述的熔丝电路,其特征在于,所述晶体管开关包含一N型金属氧化物半导体场效应晶体管或一P型金属氧化物半导体场效应晶体管,其中所述N型金属氧化物半导体场效应晶体管的栅极或所述P型金属氧化物半导体场效应晶体管的栅极是电连接于所述电容器和所述电阻器。
11.根据权利要求8至10中任一项所述的熔丝电路,其特征在于,所述的熔丝电路还包括:
一电源开启重置开关,由一电源开启重置信号控制以拉降所述熔丝的所述第一端的电压;以及
一闩锁电路,用以闭锁所述熔丝的所述第一端的电压位准,并输出与所述熔丝的所述第一端的电压位准反相的一输出位准信号。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101123752 | 2012-07-02 | ||
TW101123752A TWI492540B (zh) | 2012-07-02 | 2012-07-02 | 熔絲電路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103531244A true CN103531244A (zh) | 2014-01-22 |
CN103531244B CN103531244B (zh) | 2017-03-08 |
Family
ID=49933188
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210368043.6A Expired - Fee Related CN103531244B (zh) | 2012-07-02 | 2012-09-28 | 熔丝电路 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN103531244B (zh) |
TW (1) | TWI492540B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113162605A (zh) * | 2020-09-03 | 2021-07-23 | 成都利普芯微电子有限公司 | 一种芯片修调电路及修调方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070152733A1 (en) * | 2006-01-03 | 2007-07-05 | Faraday Technology Corp. | Poly fuse trimming circuit |
CN101136252A (zh) * | 2006-08-30 | 2008-03-05 | 台湾积体电路制造股份有限公司 | 修复电路及避免电子保险丝在静电放电测试时烧毁的方法 |
US20080137251A1 (en) * | 2006-12-12 | 2008-06-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Repair circuitry with an enhanced ESD protection device |
US20090052102A1 (en) * | 2007-08-20 | 2009-02-26 | Kabushiki Kaisha Toshiba | Semiconductor device |
CN101888080A (zh) * | 2009-05-13 | 2010-11-17 | 海力士半导体有限公司 | 熔断器电路及其驱动方法 |
US20110051301A1 (en) * | 2009-08-27 | 2011-03-03 | Imec | Method for Designing Integrated Electronic Circuits Having Electrostatic Discharge Protection and Circuits Obtained Thereof |
US20110267869A1 (en) * | 2010-04-30 | 2011-11-03 | Hoefler Alexander B | Circuit for verifying the write enable of a one time programmable memory |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5424672A (en) * | 1994-02-24 | 1995-06-13 | Micron Semiconductor, Inc. | Low current redundancy fuse assembly |
KR0149259B1 (ko) * | 1995-06-30 | 1998-10-15 | 김광호 | 반도체 메모리 장치의 퓨즈 시그너쳐 회로 |
JP3730381B2 (ja) * | 1997-10-21 | 2006-01-05 | 株式会社東芝 | 半導体記憶装置 |
TWI349368B (en) * | 2008-01-24 | 2011-09-21 | Raydium Semiconductor Corp | Dual triggered silicon controlled rectifier |
-
2012
- 2012-07-02 TW TW101123752A patent/TWI492540B/zh not_active IP Right Cessation
- 2012-09-28 CN CN201210368043.6A patent/CN103531244B/zh not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070152733A1 (en) * | 2006-01-03 | 2007-07-05 | Faraday Technology Corp. | Poly fuse trimming circuit |
CN101136252A (zh) * | 2006-08-30 | 2008-03-05 | 台湾积体电路制造股份有限公司 | 修复电路及避免电子保险丝在静电放电测试时烧毁的方法 |
US20080137251A1 (en) * | 2006-12-12 | 2008-06-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Repair circuitry with an enhanced ESD protection device |
US20090052102A1 (en) * | 2007-08-20 | 2009-02-26 | Kabushiki Kaisha Toshiba | Semiconductor device |
CN101888080A (zh) * | 2009-05-13 | 2010-11-17 | 海力士半导体有限公司 | 熔断器电路及其驱动方法 |
US20110051301A1 (en) * | 2009-08-27 | 2011-03-03 | Imec | Method for Designing Integrated Electronic Circuits Having Electrostatic Discharge Protection and Circuits Obtained Thereof |
US20110267869A1 (en) * | 2010-04-30 | 2011-11-03 | Hoefler Alexander B | Circuit for verifying the write enable of a one time programmable memory |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113162605A (zh) * | 2020-09-03 | 2021-07-23 | 成都利普芯微电子有限公司 | 一种芯片修调电路及修调方法 |
CN113162605B (zh) * | 2020-09-03 | 2022-11-01 | 深圳利普芯微电子有限公司 | 一种芯片修调电路及修调方法 |
Also Published As
Publication number | Publication date |
---|---|
TWI492540B (zh) | 2015-07-11 |
TW201404039A (zh) | 2014-01-16 |
CN103531244B (zh) | 2017-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108807365B (zh) | 静电放电电路 | |
EP2937901B1 (en) | Electrostatic discharge protection circuit | |
US10096994B2 (en) | Transient-triggered DC voltage-sustained power-rail ESD clamp circuit | |
TWI455435B (zh) | 靜電放電保護電路、偏壓電路與電子裝置 | |
US20160241228A1 (en) | Voltage supply circuit with an auxiliary voltage supply unit and method for starting up electronic circuitry | |
US20130182356A1 (en) | ESD Clamp with Novel RC Triggered Circuit | |
CN109842103A (zh) | 静电放电保护电路 | |
CN104242282A (zh) | 静电保护电路 | |
JP2013055102A (ja) | 半導体集積回路及び保護回路 | |
US9627962B2 (en) | Fast blocking switch | |
CN109995331B (zh) | 一种有软启动保护的稳压电路 | |
WO2022111240A1 (zh) | 一种智能低边功率开关的控制电路及芯片 | |
CN104362606A (zh) | 用于集成电路的静电放电电源钳制电路及其控制方法 | |
CN110391650A (zh) | 静电放电电路 | |
CN106300248B (zh) | 一种电流控制方式的欠压保护电路 | |
CN103391074A (zh) | 一种开关电源自锁保护电路 | |
JP6088894B2 (ja) | 過電圧保護回路 | |
CN106921371B (zh) | 低功耗上电复位电路 | |
CN103531244A (zh) | 熔丝电路 | |
CN109660236B (zh) | 迟滞电路及其构成上电复位结构 | |
CN104065028A (zh) | 电子保险丝装置及其操作方法 | |
TW201345100A (zh) | 用於高電壓程式化板之具有可調式保持電壓的靜電放電保護設備 | |
CN108111150B (zh) | 上电复位电路及集成电路和eeprom系统 | |
CN102055461A (zh) | 防止闩锁的电路和方法 | |
CN108829174A (zh) | 线性稳压器电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170308 Termination date: 20190928 |