CN103529901A

CN103529901A - 用于向自举电路提供电源的电路

Info

Publication number: CN103529901A
Application number: CN201310516420.0A
Authority: CN
Inventors: 尹航; 王钊
Original assignee: Wuxi Vimicro Corp
Current assignee: Wuxi Zhonggan Microelectronics Co Ltd
Priority date: 2013-10-28
Filing date: 2013-10-28
Publication date: 2014-01-22
Anticipated expiration: 2033-10-28
Also published as: CN103529901B

Abstract

本发明涉及一种用于向自举电路提供电源的电路，包括：电流调节电路，至少包括第一电容；电流调节电路输入基本电流和参考电流，根据基本电流与参考电流的电流差，在第一电容上积分形成电压信号，并根据电压信号输出第一电流；电压电流转换电路，连接到电流调节电路，至少包括一个自举电容和负载电路，负载电路连接在自举电容的两端，用于根据输入的第一电流在自举电容的两端形成电压差，根据电压差输出第二电流；第一电流镜像电路，连接到电压电流转换电路，用于对电压电流转换电路输出的第二电流进行处理，并将第二电流作为基本电流输入到电流调节电路中。从而提高了系统集成度，节省了成本。

Description

用于向自举电路提供电源的电路

技术领域

本发明涉及电子领域，尤其涉及一种用于向自举电路提供电源的电路。

背景技术

在DCDC开关电源电路中，为了实现全部应用NMOS为功率开关，经常会使用到电压电流转换电路在某些NMOS导通时提供高于电源电平的电压。当系统电源较高时，由于开关管栅源击穿电压的限制，以及开关管栅极驱动电路最高工作电压的限制，通常会使用LDO电路降压后再为电压电流转换电路供电。

图1为现有技术的DCDC开关电源电路。图1中，VIN即为高压电源，经过LDO模块在电容C1上形成低压电源LVDD,LVDD直接向‘下开关管’N2的驱动电路DRVL提供电源，并且LVDD在当与BST电压压差足够使D1导通的情况下通过D1向电容C2注入电荷。电容C2储存电荷并向‘上开关管’N1的驱动电路DRVH提供电源。由于DRVH消耗的平均电流为毫安级，而C2电容上的电荷只有在LX被拉低到地电位的时候才会得到补充，而在开关电源中，LX被N2拉低的时间是变化的，LX为低时间与为高时间的比例可能会低到很小，那么也就是说，LVDD需要在很短的时间窗口内向C2注入大量电荷，以弥补DRVH的消耗。举例，LX为低的时间与LX为高时间比例为1:20，DRVH平均电流消耗5mA,那么，当LX为低时，LVDD就需要在瞬间向C2注入约100mA的电流，否则C2的电荷储备就无法满足DRVH正常工作的需求。为了瞬间提供大电流，就需要较大容量的电容C1以及电流通过能力强的二极管D1。

传统的电压电流转换电路严重依赖LDO输出电容以及二极管D1，系统集成度不高，且成本比较高。

发明内容

本发明的目的是提供一种用于向自举电路提供电源的电路，可以节省LDO输出电容以及二极管，从而了提高系统集成度，节省了成本。

为实现上述目的，本发明提供了一种用于向自举电路提供电源的电路，该电路包括：

电流调节电路，至少包括第一电容（C1）；所述电流调节电路输入基本电流和参考电流（IB），根据所述基本电流与所述参考电流的电流差，在所述第一电容上积分形成电压信号，并根据所述电压信号输出第一电流；

电压电流转换电路，连接到所述电流调节电路，至少包括一个自举电容（CBST）和负载电路，所述负载电路连接在所述自举电容的两端，用于根据输入的所述第一电流在所述自举电容的两端形成电压差，根据所述电压差输出第二电流；

第一电流镜像电路，连接到所述电压电流转换电路，用于对所述电压电流转换电路输出的所述第二电流进行处理，并将所述第二电流作为基本电流输入到所述电流调节电路中。

在上述电路中，所述电路还包括第二电流镜像电路，连接到所述电流调节电路和第一电流镜像电路，包括两个支路，其中，第一支路用于连接所述电流调节电路，第二支路用于连接所述第一电流镜像电路。

在上述电路中，所述电流调节电路还包括第一PMOS晶体管（MP1）和NPN三极管（Q1）；所述第一PMOS晶体管的栅极连接到所述第一电容，用于控制所述第一PMOS晶体管的栅极电压；所述第一PMOS晶体管的漏极连接所述NPN三极管的基极，用于根据所述第一PMOS晶体管的栅极电压调节输出到所述NPN三极管的驱动电流，所述NPN三极管的发射极根据所述驱动电流输出所述第一电流。

在上述电路中，所述电流调节电路还包括第三NMOS晶体管（MN3）和NPN三极管（Q1）；所述第三NMOS晶体管的栅极连接到所述第一电容，用于控制所述第三NMOS晶体管的栅极电压；所述第三NMOS晶体管的源极连接所述NPN三极管的基极，用于根据所述第三NMOS晶体管的栅极电压调节输出到所述NPN三极管的驱动电流。

在上述电路中，所述第一PMOS晶体管的栅极电压下降，则所述第一PMOS晶体管漏极输出电流增加，输入所述NPN三极管基极的所述驱动电流增加；

所述第一PMOS晶体管的栅极电压上升，则所述第一PMOS晶体管漏极输出电流减小，输入所述NPN三极管基极的所述驱动电流减小。

在上述电路中，所述第三NMOS晶体管的栅极电压下降，则所述第三NMOS晶体管源极输出电流增加，输入所述NPN三极管基极的所述驱动电流增加；

所述第三NMOS晶体管的栅极电压上升，则所述第三NMOS晶体管源极输出电流减小，输入所述NPN三极管基极的所述驱动电流减小。

在上述电路中，所述负载电路包括n个NMOS晶体管和第二PMOS晶体管（MP2）,所述n个NMOS晶体管中第1个NMOS晶体管的栅极和漏极连接到所述自举电容的一端，所述第1个NMOS晶体管的源极与第2个NMOS晶体管的栅极和漏极连接，所述第2个NMOS晶体管的源极与第3个NMOS晶体管的栅极和漏极连接，依次类推，直至与第n个NMOS晶体管的栅极和漏极连接，所述第n个NMOS晶体管的源极与MP2的源极连接，所述MP2的栅极连接到所述自举电容的另一端，用于检测自举电容（CBST）两端的压差，当所述自举电容（CBST）两端的压差足够使n个NMOS晶体管和MP2导通时，输出第二电流；其中，n为自然数。

在上述电路中，所述负载电路还可以通过电阻、二极管、三极管或寄生有二极管的MOS晶体管的一种或者任意组合实现。

本发明提供的一种用于向自举电路提供电源的电路，使用NPN三极管作为输出管置于系统电源和自举电容之间向自举电容供电，同时利用NPN三极管基极到发射极间的寄生二极管阻断电流反灌通路，从而节省了LDO输出电容以及二极管，提高了系统集成度，节省了成本。

附图说明

图1为现有技术的DCDC开关电源电路；

图2为本发明实施例一提供的用于向自举电路提供电源的电路示意图；

图3为本发明实施例二提供的用于向自举电路提供电源的电路示意图。

具体实施方式

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

图2为本发明实施例一提供的用于向自举电路提供电源的电路示意图。图2中，该电路包括电流调节电路201、电压电流转换电路202和第一电流镜像电路203。

电流调节电路201，至少包括一个第一电容（C1）；电流调节电路201输入基本电流和参考电流（IB），根据所述基本电流与所述参考电流的电流差，在所述第一电容上积分形成电压信号，并根据所述电压信号输出第一电流。

在本发明的具体实施例中，第一电容的一端输入基本电流，另一端输入参考电流，基本电流与参考电流相减产生电流差，从而在第一电容上积分形成电压信号；电流调节电路201还包括第一PMOS晶体管（MP1）和NPN三极管（Q1），第一PMOS晶体管的栅极连接到第一电容，用于根据上述产生的电压信号控制第一PMOS晶体管的栅极电压；第一PMOS晶体管的漏极连接NPN三极管的基极，用于根据所述第一PMOS晶体管的栅极电压调节输出到NPN三极管的驱动电流，所述NPN三极管的发射极根据所述驱动电流输出所述第一电流。具体地，第一PMOS晶体管的栅极电压下降，则所述第一PMOS晶体管漏极输出电流增加，输入所述NPN三极管基极的所述驱动电流增加；第一PMOS晶体管的栅极电压上升，则所述第一PMOS晶体管漏极输出电流减小，输入所述NPN三极管基极的所述驱动电流减小。

电压电流转换电路202，连接到所述电流调节电路，至少包括一个自举电容（CBST）和负载电路，所述负载电路连接在所述自举电容的两端，用于根据输入的所述第一电流在所述自举电容的两端形成电压差，根据所述电压差输出第二电流。

需要说明的是，上述NPN三极管的发射极连接到电压电流转换电路202，从而实现将电流调节电路201输出的第一输出电流输入到电压电流转换电路202，且该第一输出电流根据NPN三极管基极输入的驱动电流的大小而变化，具体地，NPN三极管基极的输入的驱动电流增加，NPN三极管发射极输出到电压电流转换电路202的第一输出电流增加；NPN三极管基极的输入的驱动电流减小，NPN三极管发射极输出到电压电流转换电路202的第一输出电流减小。

在本发明的其他具体实施例中，所述负载电路包括n个NMOS晶体管和第二PMOS晶体管（MP2）,其中，第二PMOS晶体管也可以为PNP三极管，所述n个NMOS晶体管中第1个NMOS晶体管的栅极和漏极连接到所述自举电容的一端，所述第1个NMOS晶体管的源极与第2个NMOS晶体管的栅极和漏极连接，所述第2个NMOS晶体管的源极与第3个NMOS晶体管的栅极和漏极连接，依次类推，直至与第n个NMOS晶体管的栅极和漏极连接，所述第n个NMOS晶体管的源极与MP2的源极连接，所述MP2的栅极连接到所述自举电容的另一端，用于检测自举电容（CBST）两端的压差，当所述自举电容（CBST）两端的压差足够使n个NMOS晶体管和MP2导通时，输出第二电流；其中，n为自然数。举例来说，图2中，负载电路包括3个NMOS晶体管和1个PMOS晶体管，分别为：第四NMOS晶体管（MN4）、第五NMOS晶体管（MN5）、第六NMOS晶体管（MN6）和第二PMOS晶体管（MP2）,MN6的栅极和漏极连接到自举电容的一端，MN6的源极与MN5的栅极和漏极连接，MN5的源极与MN4的栅极和漏极连接，MN4的源极与MP2的源极连接，MP2的栅极连接到自举电容的另一端，用于检测自举电容（CBST）两端的压差，当所述自举电容（CBST）两端的压差足够使MN6、MN5、MN4和MP2导通时，输出第二电流。

需要说明的是，在上述实施例的具体实现过程中，电压电流转换电路202通常会外接其他电路，如图2所示的LX为其中的一个外接拐角，该外接拐角外接图1所示的电感L1和电容C3；BST为其中的另外一个外接拐角，该外接拐角外接图1所示的电容C2、驱动电路DRVH和NMOS晶体管N2；具体地，在自举电容的外接拐角LX和BST均外接其他电路时，LX会以较高频率周期性交错地被下拉到地电位和上拉到VIN电位。当LX被上拉到VIN时，BST电位高于VIN，而NPN三极管基极到发射极的二极管截止，防止自举电容上的电荷反灌回VIN；当LX被下拉到地电位时，BST电压低于VIN，NPN三极管就会根据其基极注入的驱动电流来向自举电容输出电流。

第一电流镜像电路203，连接到电压电流转换电路202，用于对所述电压电流转换电路202输出的所述第二电流进行处理，并将所述第二电流作为基本电流输入到所述电流调节电路202中。

第一电流镜像电路203包括第一NMOS晶体管（MN1）和第二NMOS晶体管（MN2），该MN1的漏极和栅极连接电压电流转换电路202中的MP2的漏极，实现电压电流转换电路202和第一电流镜像电路203的连接。具体工作过程为，电压电流转换电路202输出第二电流时，第二电流通过MP2的漏极输入到MN1中，MN1将该第二电流镜像到MN2，也即MN1将该第二电流复制到MN2，通过MN2输出上述第二电流，之后作为基本电流输入到电流调节电路201中。

可选地，该电路还包括第二电流镜像电路204，连接到电流调节电路201和第一电流镜像电路203，包括两个支路，其中，第一支路用于连接电流调节电路201，第二支路用于连接第一电流镜像电路203。具体地，该第二电流镜像电路204包括第三PMOS晶体管（MP3）和第四PMOS晶体管（MP4），MP3的漏极和第一电流镜像电路203中的MN2的漏极连接，用于将MN2输出的基本电流输入到MP3中，MP3将上述基本电流镜像到MP4，MP4的源极与电流调节电路201中的第一电容连接，用于将MP4输出的电流输入到第一电容的一端，进而与第一电容的另一端输入的参考电流产生电流差，之后在第一电容上积分产生电压信号。

图3为本发明实施例二提供的用于向自举电路提供电源的电路示意图。图3中，该电路包括电流调节电路301、电压电流转换电路302和第一电流镜像电路303；其中电压电流转换电路302、第一电流镜像电路303分别与图2中的电压电流转换电路202、第一电流镜像电路203相同。

电流调节电路301，至少包括一个第一电容（C1）；电流调节电路301输入基本电流和参考电流（IB），根据所述基本电流与所述参考电流的电流差，在所述第一电容上积分形成电压信号，并根据所述电压信号输出第一电流。

在本发明的具体实施例中，第一电容的一端输入基本电流，另一端输入参考电流，基本电流与参考电流相减产生电流差，从而在第一电容上积分形成电压信号；电流调节电路201还包括第三NMOS晶体管（MN3）和NPN三极管（Q1），第三NMOS晶体管的栅极连接到第一电容，用于根据上述产生的电压信号控制第三NMOS晶体管的栅极电压；第三NMOS晶体管的源极连接NPN三极管的基极，用于根据所述第三NMOS晶体管的栅极电压调节输出到NPN三极管的驱动电流，所述NPN三极管的发射极根据所述驱动电流输出所述第一电流。具体地，第三NMOS晶体管的栅极电压下降，则所述第三NMOS晶体管源极输出电流增加，输入所述NPN三极管基极的所述驱动电流增加；第三NMOS晶体管的栅极电压上升，则所述第三NMOS晶体管源极输出电流减小，输入所述NPN三极管基极的所述驱动电流减小。

可选地，在本发明的其他实施例中，电压电流转换电路202和电压电流转换电路302中的n个NMOS晶体管中的全部或者部分可用电阻替代；以图3为例，当电压电流转换电路302中的MN4、MN5和MN6全部用电阻替代后，该三个电阻依次进行串联；之后第一电阻与自举电容的一端连接，最后一个电阻与第二PMOS晶体管的源极连接。

需要说明的是，电压电流转换电路202和电压电流转换电路302中的负载电路还可以通过电阻、二极管、三极管或寄生有二极管的MOS晶体管的一种或者任意组合实现。

本实施例中使用NPN三极管作为输出管置于系统电源和电压电流转换电路电容之间向自举电容供电，同时NPN三极管基极到发射极间的寄生二极管阻断电流反灌通路，从而节省了LDO输出电容以及二极管，提高了系统集成度，节省了成本。

以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种用于向自举电路提供电源的电路，其特征在于，所述电路包括：

2.根据权利要求1所述的电路，其特征在于，所述电路还包括第二电流镜像电路，连接到所述电流调节电路和第一电流镜像电路，包括两个支路，其中，第一支路用于连接所述电流调节电路，第二支路用于连接所述第一电流镜像电路。

3.根据权利要求2所述的电路，其特征在于，所述电流调节电路还包括第一PMOS晶体管（MP1）和NPN三极管（Q1）；所述第一PMOS晶体管的栅极连接到所述第一电容，用于控制所述第一PMOS晶体管的栅极电压；所述第一PMOS晶体管的漏极连接所述NPN三极管的基极，用于根据所述第一PMOS晶体管的栅极电压调节输出到所述NPN三极管的驱动电流，所述NPN三极管的发射极根据所述驱动电流输出所述第一电流。

4.根据权利要求1所述的电路，其特征在于，所述电流调节电路还包括第三NMOS晶体管（MN3）和NPN三极管（Q1）；所述第三NMOS晶体管的栅极连接到所述第一电容，用于控制所述第三NMOS晶体管的栅极电压；所述第三NMOS晶体管的源极连接所述NPN三极管的基极，用于根据所述第三NMOS晶体管的栅极电压调节输出到所述NPN三极管的驱动电流。

5.根据权利要求3所述的电路，其特征在于，

所述第一PMOS晶体管的栅极电压下降，则所述第一PMOS晶体管漏极输出电流增加，输入所述NPN三极管基极的所述驱动电流增加；

6.根据权利要求4所述的电路，其特征在于，

所述第三NMOS晶体管的栅极电压下降，则所述第三NMOS晶体管源极输出电流增加，输入所述NPN三极管基极的所述驱动电流增加；

7.根据权利要求1至6任一项所述的电路，其特征在于，所述负载电路包括n个NMOS晶体管和第二PMOS晶体管（MP2）,所述n个NMOS晶体管中第1个NMOS晶体管的栅极和漏极连接到所述自举电容的一端，所述第1个NMOS晶体管的源极与第2个NMOS晶体管的栅极和漏极连接，所述第2个NMOS晶体管的源极与第3个NMOS晶体管的栅极和漏极连接，依次类推，直至与第n个NMOS晶体管的栅极和漏极连接，所述第n个NMOS晶体管的源极与MP2的源极连接，所述MP2的栅极连接到所述自举电容的另一端，用于检测自举电容（CBST）两端的压差，当所述自举电容（CBST）两端的压差足够使n个NMOS晶体管和MP2导通时，输出第二电流；其中，n为自然数。

8.根据权利要求1至6任一项所述的电路，其特征在于，所述负载电路还可以通过电阻、二极管、三极管或寄生有二极管的MOS晶体管的一种或者任意组合实现。