CN103513688B - 低压差线性稳压器 - Google Patents

Abstract

本发明公开一种低压差线性稳压器，包括误差放大器、调整管及取样电路，其中，该低压差线性稳压器还包括一低阻抗的缓冲电路，该缓冲电路接于该误差放大器与该调整管间，以使非主极点移到更高频率，该稳压器的输出端形成的主极点与非主极点的距离加大，使低压差线性稳压器更加稳定，本发明还将误差放大器的电流源的部分电流，调整管与缓冲电路三者形成镜像关系，当负载电流增大时，误差放大器以及缓冲电路电流相应增加，环路带宽变大，主极点与非主极点距离进一步拉大，使得电路更稳定，瞬态响应更快。

Description

低压差线性稳压器

技术领域

本发明关于一种低压差线性稳压器（LDO，LowDropoutRegulator），特别是涉及一种稳定性高、瞬态响应快的低压差线性稳压器。

背景技术

近来，越来越多的场合需要使用LDO（低压差线性稳压器）给芯片供电。出于对电池能量的节约管理，LDO的负载变化频繁，这对LDO设计提出更高的要求，特别是对稳定性和瞬态响应是指标要求更高。

传统的LDO一般由误差放大器和调整管简单级联得到，其交流稳定性和瞬态响应不够好，在负载变化剧烈时可能引起电路的稳定性问题。

图1为传统的LDO的电路示意图。如图1所示，PMOS管Mpa、Mpb组成差分输入，其源极接电流源I供电，NMOS管Mna、Mnb组成镜像管作为误差放大器的负载，PMOS管Mpb的栅极接输出取样电压，PMOS管Mpb漏极接Mnb的漏极，PMOS管Mpa的栅极接参考电压VREF，PMOS管Mpa漏极接Mna的漏极和调整管Mpd的栅极，调整管Mpd的源极接电源电压，其漏极接取样电路（电阻R1、R2）和退耦电路（R3、C1）及负载（未示出）。由于其输出极点（主极点）随负载电流变化而变化，而误差放大器的带宽以及非主极点保持不变，其零极点调整困难，稳定性和瞬态响应难以做得更好。

发明内容

为克服上述现有技术存在的问题，本发明的主要目的在于提供一种低压差线性稳压器，其通过误差放大器与调整管间增加一低阻抗缓冲电路，使得第一非主极点移到高频，稳压器输出端的主极点与非主极点间的距离加大，从而使LDO更加稳定。

本发明的另一目的在于提供一种低压差线性稳压器，其通过将误差放大器部分电流，调整管与缓冲电路形成镜像关系，增加一随负载电流变化的电流源，从而将输出电流的变化传递到误差放大器和缓冲电路从而使负载电流增大时，环路带宽变大，主极点与非主极点距离进一步拉大，电路更稳定瞬态响应更快。

为达上述目的，本发明提供一种低压差线性稳压器，包括误差放大器、调整管及取样电路，其中，该低压差线性稳压器还包括一低阻抗的缓冲电路，该缓冲电路接于该误差放大器输出与该调整管间，以使该稳压器的输出端形成的主极点与非主极点的距离加大。

进一步地，该缓冲电路包括第一PMOS管及第一NMOS管，该第一PMOS管源极接电源电压，栅极和漏极短接并与该调整管栅极互连于第二节点，该第一PMOS管漏极与该第一NMOS管的漏极相连，该第一NMOS管的栅极与该误差放大器输出端相连形成第一节点，该第一NMOS管源极接地。

进一步地，该误差放大器的之一PMOS管漏极与该第一NMOS管的栅极相连，形成该第一节点。

进一步地，该低压差线性稳压器还包括第二PMOS管，该第二PMOS管与误差放大器的电流源并联，以与该第一PMOS管及该调整管形成镜像电流源。

进一步地，该第二PMOS管源极接电源电压，漏极接误差放大器的两个差分输入PMOS管的源极，栅极与该第一PMOS管、调整管Mpd的栅极以及该第一NMOS管漏极相接于该第二节点。

进一步地，当负载电流增加时，该第二PMOS管的电流也增加，从而使得误差放大器的电流增加。

进一步地，该误差放大器包括两个PMOS管、两个NMOS管及一电流源，该两个PMOS管源极接电流源，漏极分别接该两个NMOS管的漏极，一PMOS管栅极接参考电压，另一PMOS管栅极接该取样电路，一NMOS管栅漏互连后与另一NMOS管栅极相连。

与现有技术相比，本发明一种低压差线性稳压器通过在误差放大器与调整管间增加一低阻抗缓冲电路，第一非主极点移到高频，稳压器输出端的主极点与非主极点间的距离加大，从而使LDO更加稳定，同时本发明还通过将误差放大器部分电流，调整管与缓冲电路形成镜像关系，从而将输出电流的变化传递到误差放大器和缓冲电路从而使负载电流增大时，环路带宽变大，主极点与非主极点距离进一步拉大，电路更稳定瞬态响应更快。

附图说明

图1为传统的LDO的电路示意图；

图2为本发明一种低压差线性稳压器之较佳实施例的电路示意图；

图3为本发明较佳实施例之仿真电路图；

图4为图3电路的波特图；

图5及图6为图3电路的瞬态响应示意图；

图7现有技术的仿真电路图；

图8为图6电路的波特图；

图9及图10为图6电路的瞬态响应示意图。

具体实施方式

以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。

图2为本发明一种低压差线性稳压器之较佳实施例的电路示意图。如图2所示，本发明一种低压差线性稳压器，包括：误差放大器21、缓冲电路22、调整管23以及取样电路24。

误差放大器21由PMOS管Mpa、PMOS管Mpb、NMOS管Mna、NMOS管Mnb及电流源I组成，PMOS管Mpa及Mpb源极接电流源I供电，PMOS管Mpa的栅极接参考电压VREF，漏极接NMOS管Mna的漏极和栅极），NMOS管Mna的漏栅短接后接于NMOS管Mnb栅极，PMOS管Mpb的栅极接取样电路24，取样电路24包括串联于调整管23与地的电阻R1及R2，PMOS管Mpb的栅极接R1及R2的中间节点以获得取样电压，PMOS管Mpb漏极接NMOS管Mnb漏极；调整管23包括一PMOS管Mpd，调整管Mpd的源极接电源电压，漏极接取样电路和退耦电路（R3、C1）及负载（未示出），与现有技术不同的是，本发明在误差放大器和调整管间增加低阻抗的缓冲电路22，以使非主极点移到更高频率，该稳压器的输出端形成的主极点与非主极点的距离加大，从而使LDO更稳定。

在本发明较佳实施例中，缓冲电路22包括第一PMOS管MP1及第一NMOS管MN1，第一PMOS管MP1源极接电源电压，栅极和漏极短接并与调整管Mpd栅极互连于第二节点P2（第一非主极点），第一PMOS管MP1漏极与第一NMOS管MN1的漏极相连，第一NMOS管MN1的栅极与误差放大器20相连，即误差放大器20的PMOS管Mpb漏极接NMOS管Mnb漏极的同时，还与低阻抗的缓冲电路22的第一NMOS管Mn1的栅极相连，形成第一节点P1（第二非主极点），第一NMOS管MN1源极接地。

较佳的，在误差放大器20中，还增加一第二PMOS管，该第二PMOS管与电流源I并联，以与第一PMOS管及调整管Mpd形成镜像电流源。该第二PMOS管源极接电源电压，漏极接PMOS管Mpa、Mpb源极，栅极与第一PMOS管Mp1、调整管Mpd的栅极以及第一NMOS管漏极相互连接于节点P2。当负载电流增加时，引入的电流源的第二PMOS管Mp2的电流也增加，此电流被分配至误差放大器的两个放大管Mpa、Mpb，这一反馈使LDO的带宽变大，从而较传统电路具有更快的瞬态响应。

以下将根据较佳实施例进一步说明本发明。在本发明较佳实施例中，Mpa、Mpb、Mna、Mnb组成误差放大器，Mpa、Mpb其源极接电流源I供电，增加的镜像电流源增加的电流源Mp2和I并联，Mpa的栅极接参考电压VREF，Mpa漏极接NMOS管Mna漏极和栅极，Mpb的栅极接输出取样电压，Mpb漏极接误差放大器输出端（Mnb漏极）和低阻抗缓冲电路的第一NMOS管Mn1的栅极节点P1，第一NMOS管Mn1的漏极接作为负载的第一PMOS管Mp1的漏极，第一PMOS管Mp1和第二PMOS管Mp2及调整管Mpd形成镜像电流源接法：Mp1和Mp2及Mpd源极接电源正端电压、Mp1的栅极和漏极短接、Mp1和Mp2及Mpd的栅极相互连接于节点P2，Mpd的源极接电源电压，其漏极接取样电路（电阻R1、R2）和退耦电路（R3、C1）及负载（未示出）。由于Mn1和Mp1组成的缓冲电路阻抗低，故其输出节点P2引入一更高频率的极点，当负载电流即Mpd输出电流增大时，Mp1和Mp2的电流也增大（Mp1和Mp2及Mpd形成镜像接法），故在节点P1和P2引入的极点的频率变高，因此输出端调整管Mpd漏极形成的主极点和在节点P1和P2引入的第二第一非主极点间的距离加大，从而LDO更加稳定。

当负载电流增加时，引入的镜像电流源Mp2的电流也增加，此电流被分配至误差放大器的两个放大管Mpa、Mpb，这一反馈使LDO的带宽变大，从而较传统电路具有更快的瞬态响应。

图3为本发明较佳实施例之仿真电路图，图4为图3电路的波特图，图5及图6为图3电路的瞬态响应示意图。图7现有技术的仿真电路图，图8为图6电路的波特图，图9及图10为图6电路的瞬态响应示意图。由图可见，在负载电容CL为1uF，等效串连电阻ESR为0.5欧时，静态电流=30.1uA，在3V供电、负载电流IL＝50mA、输出电压=1.504V、各器件采用典型参数时仿真得到其相位裕量达到75度；同样条件，传统电路相位裕量仅44度。当电流从0增加至50mA时，本发明输出电压波动为1.485～1.506V，瞬态稳定时间为5000.67～5001.33uS；同样条件，传统电路1.453～1.504V，瞬态稳定时间为5000.67～5004.2mS，衰减波动持续时间明显长。当电流从50mA减小至0时，传统LDO输出的过冲为23mV，时间是mS级，而本发明的过冲仅为11mV，时间为uS级，可见，本发明过冲时间与幅度明显变小，瞬态响应更快。

综上所述，本发明一种低压差线性稳压器通过在误差放大器与调整管间增加一低阻抗缓冲电路，将第二极点移到高频处，使得主极点与非主极点间的距离加大，从而使LDO更加稳定，同时本发明还将误差放大器的部分电流源的电流，调整管与缓冲电路三者形成镜像关系，当负载电流增大时，误差放大器以及缓冲电路电流相应增加，环路带宽变大，主极点与非主极点距离进一步拉大，使得电路更稳定，瞬态响应更快。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。

Claims (5)

1.一种低压差线性稳压器，包括误差放大器、调整管及取样电路，其特征在于：该低压差线性稳压器还包括一低阻抗的缓冲电路，该缓冲电路接于该误差放大器输出与该调整管间，以使非主极点移到更高频率，该稳压器的输出端形成的主极点与非主极点的距离加大；该缓冲电路包括第一PMOS管及第一NMOS管，该第一PMOS管源极接电源电压，栅极和漏极短接并与该调整管栅极互连于第二节点，该第一PMOS管漏极与该第一NMOS管的漏极相连，该第一NMOS管的栅极与该误差放大器输出端相连形成第一节点，该第一NMOS管源极接地；该低压差线性稳压器还包括第二PMOS管，该第二PMOS管与该误差放大器的电流源并联，以与该第一PMOS管及该调整管形成镜像电流源，以使得电路瞬态响应更快。

2.如权利要求1所述的低压差线性稳压器，其特征在于：该误差放大器的一PMOS管漏极与该第一NMOS管的栅极相连，形成该第一节点。

3.如权利要求2所述的低压差线性稳压器，其特征在于：该第二PMOS管源极接电源电压，漏极接该误差放大器的两个差分输入PMOS管的源极，栅极与该第一PMOS管、该调整管的栅极以及该第一NMOS管漏极相接于该第二节点。

4.如权利要求3所述的低压差线性稳压器，其特征在于：当负载电流增加时，该第二PMOS管的电流也增加，从而使得该误差放大器的电流增加，同时，当负载电流增加时，该缓冲电路的电流增加，第一非主极点进一步移到更高频率。

5.如权利要求1所述的低压差线性稳压器，其特征在于：该误差放大器包括两个PMOS管、两个NMOS管及电流源，该两个PMOS管源极接电流源，漏极分别接该两个NMOS管的漏极，一PMOS管栅极接参考电压，另一PMOS管栅极接该取样电路，与栅极接参考电压的PMOS管相连的一NMOS管栅漏互连后与另一NMOS管栅极相连。