CN103513686A

CN103513686A - 一种电压调节器

Info

Publication number: CN103513686A
Application number: CN201310461848.XA
Authority: CN
Inventors: 王钊; 田文博; 尹航
Original assignee: Wuxi Vimicro Corp
Current assignee: Wuxi Vimicro Corp
Priority date: 2013-09-30
Filing date: 2013-09-30
Publication date: 2014-01-15
Anticipated expiration: 2033-09-30
Also published as: CN103513686B

Abstract

本发明公开了一种电压调节器,包括：第一电流源、第一NMOS管、第三NMOS管、第四NMOS管及第二PMOS管；所述第一电流源的正极连接电压调节器电压输入端VIN和第四NMOS管的漏极，第一电流源的负极连接第三NMOS管的漏极和栅极；所述第三NMOS管的源极连接第二PMOS管的源极于VG；所述第二PMOS管的漏极连接第二PMOS管的栅极、第一NMOS管的漏极和栅极；所述第一NMOS管的源极连接地；所述第四NMOS管的栅极连接第三NMOS管的栅极，第四NMOS管的源极连接电压调节器输出端VO。

Description

一种电压调节器

技术领域

本发明涉及一种电压调节器,具体涉及一种无外接输出电容可以稳定输出电压的电压调节器。

背景技术

目前传统的外接输出电容的电压调节器传统的电压调节器如图1所示，需要芯片外接电容C1。一般由带隙基准电路提供温度系数较小的参考电压VR，误差放大器调整使得FB电压等于VR电压，此时输出电压VO等于VR.(R1+R2)/R1，其中VR为参考电压的电压值，R1和R2分别为电阻R1和R2的电阻值。该电压调节器需要外加电容，电容加在外面增加了电压调节器的成本，同时该电压调节器的输出电压不是很稳定。无外接输出电容可以稳定的电压调节器越来越受欢迎。相比传统外接输出电容的电压调节器，无外接输出电容可以稳定的电压调节器可以节省一个电容成本，当为内部电路供电时，还可以节省一个芯片管脚。

发明内容

本发明针对上述问题，提供一种无外接输出电容可以稳定输出电压的电压调节器

本发明解决上述问题所采用的技术方案是：一种电压调节器,包括：第一电流源、第一NMOS管、第三NMOS管、第四NMOS管及第二PMOS管；所述第一电流源的正极连接电压调节器电压输入端VIN和第四NMOS管的漏极，第一电流源的负极连接第三NMOS管的漏极和栅极；所述第三NMOS管的源极连接第二PMOS管的源极于VG；所述第二PMOS管的漏极连接第二PMOS管的栅极、第一NMOS管的漏极和栅极；所述第一NMOS管的源极连接地；所述第四NMOS管的栅极连接第三NMOS管的栅极，第四NMOS管的源极连接电压调节器输出端VO。

进一步地，所述电压调节器还包括第三PMOS管；所述第三PMOS管的栅极和第三NMOS管的源极及第二PMOS管的源极连接于VG；所述第三PMOS管的漏极接地；所述第三PMOS管的源极和第四NMOS管的源极连接电压调节器输出端VO。

更进一步地，所述电压调节器还包括第二电流源；所述第二电流源的正极连接第四NMOS管的源极和电压调节器输出端VO。

更进一步地，所述电压调节器还包括第二电阻；所述第二电阻的一端连接第一电流源的正极和电压调节器电压输入端VIN，另一端连接第四NMOS管的漏极。

更进一步地，所述电压调节器还包括第三电阻和第五NMOS管；所述第三电阻的一端和第三NMOS管的源极及第三PMOS管的栅极连接于VG，另一端连接第五NMOS管的栅极和漏极；所述第五NMOS管的源极连接第二PMOS管的源极。

更进一步地，所述电压调节器还包括0到100pF的第一电容；所述第一电容的一端连接第一电流源的负极，另一端连接地。

更进一步地，所述电压调节器还包括第三电阻、第五NMOS管及0到100pF的第一电容；所述第三电阻的一端连接第三NMOS管的源极于VG，另一端连接第五NMOS管的栅极和漏极；所述第五NMOS管的源极连接第二PMOS管的源极；所述第一电容的一端连接第一电流源的负极，另一端连接地。

更进一步地，所述电压调节器还包括第二电容；所述第二电容一端连接电压调节器输出端VO，另一端接地。

本发明的优点是：

1、无需外接电容即可稳定。

2、结构简单、占用芯片面积更小，从而成本更低。

3、输出电压的随负载电流变化较小。

4、输出电压能跟踪工艺变化和温度变化，以更优化的电压值为负载供电。

除了上面所描述的目的、特征和优点之外，本发明还有其它的目的、特征和优点。下面将参照图，对本发明作进一步详细的说明。

附图说明

图1为传统的外接输出电容的电压调节器原理图；

图2为本发明的第一实施例原理图；

图3为本发明的第二实施例原理图；

图4为本发明的第三实施例原理图；

图5为本发明的第四实施例原理图；

图6为本发明的第五实施例原理图；

图7为本发明的第六实施例原理图；

图8为本发明的第七实施例原理图；

图9为本发明的第八实施例原理图。

附图标记：

MN1为第一NMOS管、MN3为第三NMOS管、MN4为第四NMOS管、MN5为第五NMOS管、MP2为第二PMOS管、MP3为第三PMOS管、I1为第一电流源、I2为第二电流源、R2为第二电阻、R3为第三电阻、C1为第一电容、C2为第二电容。

具体实施方式

下面将参考附图并结合实施例，来详细说明本发明。

参考图2至图9，如图1和图2所示的一种电压调节器,包括：第一电流源I1、第一NMOS管MN1、第三NMOS管MN3、第四NMOS管MN4及第二PMOS管MP2；所述第一电流源I1的正极连接电压调节器电压输入端VIN和第四NMOS管MN4的漏极，第一电流源I1的负极连接第三NMOS管MN3的漏极和栅极；所述第三NMOS管MN3的源极连接第二PMOS管MP2的源极于VG；所述第二PMOS管MP2的漏极连接MP2的栅极、第一NMOS管MN1的漏极和栅极；所述第一NMOS管MN1的源极连接地；所述第四NMOS管MN4的栅极连接第三NMOS管MN3的栅极，第四NMOS管MN4的源极连接电压调节器输出端VO。

参考图2，如图2所示，作为本发明的第一实施例，包括第一电流源I1、第一NMOS管MN1、第三NMOS管MN3、第四NMOS管MN4、第二PMOS管MP2。输出电压VO近似等于VGSP2+VGSN1。其中VGSP2为第二PMOS管MP2的栅源电压，VGSN1为第一NMOS管MN1的栅源电压。第三NMOS管MN3和第四NMOS管MN4调整使得VO电压等于VG电压。第一电流源I1为第三NMOS管MN3、第一NMOS管MN1、第二PMOS管MP2提供偏置电流。

参考图3，如图3所示，作为本发明的第二实施例，与图2相比，增加了第三PMOS管MP3，可以提高输出电压的响应速度。当输出负载电流从重载变为轻载时，输出电压VO可能上跳，当VO上跳超过VG电压加上|VthP|时，第三PMOS管MP3导通，产生向下的泄放电流，使输出电压维持不要太高。

参考图4，如图4所示，作为本发明的第三实施例，与图2相比，增加了第二电流源I2为输出提供下拉电流。有助于稳定输出空载时的输出电压。

参考图5，如图5所示，作为本发明的第四实施例，与图3相比，增加了第二电阻R2，有利于提高第四NMOS管MN4抵抗静电的冲击能力，保护第四NMOS管MN4的漏极不被静电损坏。

参考图6，如图6所示，作为本发明的第五实施例，与图5相比，增加第三电阻R3和第五NMOS管MN5。这里只是给出了基本例子，可以根据实际情况，为了得到合适的输出电压，串联更多NMOS或PMOS或电阻。对于此实施例，输出电压值等于I1.R3+VGSN5+VGSN1+VGSP2。其中I1为电流源I1的电流值，R3为电阻R3的电阻值，VGSN5为MN5的栅源电压，VGSP2为第二PMOS管MP2的栅源电压，VGSN1为第一NMOS管MN1的栅源电压。

参考图7，如图7所示，作为本发明的第六实施例，与图6相比，增加了第一电容C1（可以为0到100pF之间的值，有利于容易集成到芯片内），有助于增强输出电压的稳定。原因在于当输出电压跳动时，例如下跳，由于第四NMOS管MN4寄生的栅源电容会耦合栅极电压也下跳，从而导致第四NMOS管MN4的电流变小，第四NMOS管MN4源极（即输出电压）下跳得更多。增加第一电容C1有助于维持第四NMOS管MN4栅极电压不变。

参考图8，如图8所示，作为本发明的第七实施例，为了进一步优化，减小上跳幅度，还可以将第三PMOS管MP3的栅极连接到第三电阻R3与第五NMOS管MN5之间，通过合理设计，可以优化输出电压最大上跳幅度。最大上跳幅度为VGSN5+VGSP2+VGSN1+|VthP3|.其中VGSN5为第五NMOS管MN5的栅源电压，VGSP2为第二PMOS管MP2的栅源电压，VGSN1为第一NMOS管MN1的栅源电压，VthP3为第三PMOS管MP3的阈值电压。

参考图9，如图9所示，作为本发明的第八实施例，与图8相比，还增加了第二电容C2，连接在输出电压与地之间。有助于减小输出电压波动幅度。

由于本发明不是像传统的设计温度系数较小的输出电压，而是设计基于NMOS和PMOS的栅源电压的输出电压，一般栅源电压的温度系数为负温度系数，由于晶体管的导通主要由栅源电压控制，大多数被供电电路的阈值电压也是负温度系数，所以其最佳工作电压也是负温度系数的。这样本发明的电压调节器输出电压更好的跟踪被供电电路的环境温度，从而更好的满足被供电电路的需求。另外，本发明中的参考电压VG由一个或多个NMOS和PMOS串联构成，其类型采用被供电电路一样的器件类型，同时在同一个晶圆，采用相同工艺制造，这样可以跟踪工艺偏差，更加符合被供电电路需求。

以上所述仅为本发明的优选实施例而已，本发明包括但不限于本实例，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种电压调节器,其特征在于，包括：第一电流源、第一NMOS管、第三NMOS管、第四NMOS管及第二PMOS管；所述第一电流源的正极连接电压调节器电压输入端VIN和第四NMOS管的漏极，第一电流源的负极连接第三NMOS管的漏极和栅极；所述第三NMOS管的源极连接第二PMOS管的源极于VG；所述第二PMOS管的漏极连接第二PMOS管的栅极、第一NMOS管的漏极和栅极；所述第一NMOS管的源极连接地；所述第四NMOS管的栅极连接第三NMOS管的栅极，第四NMOS管的源极连接电压调节器输出端VO。

2.根据权利要求1所述的电压调节器,其特征在于，还包括第三PMOS管；所述第三PMOS管的栅极和第三NMOS管的源极及第二PMOS管的源极连接于VG；所述第三PMOS管的漏极接地；所述第三PMOS管的源极和第四NMOS管的源极连接电压调节器输出端VO。

3.根据权利要求1所述的电压调节器,其特征在于，还包括第二电流源；所述第二电流源的正极连接第四NMOS管的源极和电压调节器输出端VO。

4.根据权利要求2所述的电压调节器,其特征在于，还包括第二电阻；所述第二电阻的一端连接第一电流源的正极和电压调节器电压输入端VIN，另一端连接第四NMOS管的漏极。

5.根据权利要求4所述的电压调节器,其特征在于，还包括第三电阻和第五NMOS管；所述第三电阻的一端和第三NMOS管的源极及第三PMOS管的栅极连接于VG，另一端连接第五NMOS管的栅极和漏极；所述第五NMOS管的源极连接第二PMOS管的源极。

6.根据权利要求5所述的电压调节器,其特征在于，还包括0到100pF的第一电容；所述第一电容的一端连接第一电流源的负极，另一端连接地。

7.根据权利要求4所述的电压调节器,其特征在于，还包括第三电阻、第五NMOS管及0到100pF的第一电容；所述第三电阻的一端连接第三NMOS管的源极于VG，另一端连接第五NMOS管的栅极和漏极；所述第五NMOS管的源极连接第二PMOS管的源极；所述第一电容的一端连接第一电流源的负极，另一端连接地。

8.根据权利要求2所述的电压调节器,其特征在于，还包括第二电容；所述第二电容一端连接电压调节器输出端VO，另一端接地。

9.根据权利要求4所述的电压调节器,其特征在于，还包括第二电容；所述第二电容一端连接电压调节器输出端VO，另一端接地。

10.根据权利要求7所述的电压调节器,其特征在于，还包括第二电容；所述第二电容一端连接电压调节器输出端VO，另一端接地。