CN103500718A - 监控集成电路制造中离子注入工艺的方法 - Google Patents
监控集成电路制造中离子注入工艺的方法 Download PDFInfo
- Publication number
- CN103500718A CN103500718A CN201310337546.1A CN201310337546A CN103500718A CN 103500718 A CN103500718 A CN 103500718A CN 201310337546 A CN201310337546 A CN 201310337546A CN 103500718 A CN103500718 A CN 103500718A
- Authority
- CN
- China
- Prior art keywords
- ion implantation
- technology
- semiconductor substrate
- implantation technology
- monitoring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005516 engineering process Methods 0.000 title claims abstract description 106
- 238000005468 ion implantation Methods 0.000 title claims abstract description 78
- 238000000034 method Methods 0.000 title claims abstract description 78
- 238000012544 monitoring process Methods 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 238000012360 testing method Methods 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 239000004065 semiconductor Substances 0.000 claims abstract description 29
- 238000002347 injection Methods 0.000 claims description 26
- 239000007924 injection Substances 0.000 claims description 26
- 238000002513 implantation Methods 0.000 claims description 17
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 29
- 229910052710 silicon Inorganic materials 0.000 description 29
- 239000010703 silicon Substances 0.000 description 29
- 150000002500 ions Chemical class 0.000 description 22
- 238000005259 measurement Methods 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000001228 spectrum Methods 0.000 description 4
- 230000007774 longterm Effects 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明涉及一种监控集成电路制造中离子注入工艺的方法,所述方法包括以下步骤:提供一需要进行离子注入工艺的半导体衬底和该离子注入工艺所允许形成的非晶层的厚度值范围;对上述的半导体衬底进行所述离子注入工艺后,于所述半导体衬底上形成器件区域和测试区域;获取所述测试区域中形成的离子注入区域的第二厚度值,并将该第二厚度值与所述厚度值范围进行比较,以判断是否继续该半导体衬底的后续工艺。由于本发明方法中的测试区域是与器件结构在同一离子注入工艺中同时形成的,因此其能够客观反应采用离子注入工艺所形成的器件结构的真实情况。
Description
技术领域
本发明涉及一种监控方法,尤其涉及一种监控集成电路制造中离子注入工艺的方法。
背景技术
在集成电路中,尤其是在超大规模集成电路中的主要器件是金属-氧化物-半导体场效应晶体管(Metal Oxide Semiconductor Field EffectTransistor,简称MOS晶体管)。
随着集成电路制造工艺的飞速发展,同时以摩尔定律为依据,集成电路特征尺寸正在不断缩小,所伴随而来的是对掺杂工艺的要求也更加苛刻,这种苛刻从一方面就体现在需要精确控制掺杂离子的深度和浓度。
通过调节注入离子的能量和数量可以精确控制掺杂的深度和浓度。尤其是,当需要超浅结和特殊形状的杂质浓度分布时,离子注入掺杂可保证其精确度和重复性。离子注入具有杂质分布准直性好(即横向扩展小)的优势,有利于获得精确的浅结掺杂,可提高电路的集成度和成品率。另外,离子注入工艺能够在任意所需的温度下进行,并可满足高纯度的工艺需求,以避免有害物质进入半导体器件中,因此,可以提高半导体器件的性能。可见,离子注入工艺已成为大规模和超大规模集成电路生产中的一项不可或缺的技术。
正是由于离子注入工艺具有这些优势,目前在40纳米以下的工艺中离子注入工艺被大量使用,其根据作用的不同可分为几十道不同的注入工艺,其中,每一道都有不同的离子注入能量和剂量,如何监控工艺的稳定性,如何保证每一道离子注入工艺都达到预期效果就显得尤为关键。
目前,在集成电路的生产过程中,对离子注入工艺的监控都是采用线下(off line)的方式进行,大多是通过热波分析法或者测量光片(bare wafer)的方块电阻来监控离子注入的工艺,该方法的缺陷在于测试的硅片和产品硅片之间是相互独立的,在一部分情况下测试硅片并不能完全真正体现产品硅片上的客观情况,另外,热波分析法对硅片是有损测试,测试完毕硅片就不能再重复使用,需要进行报废,因此,该方法会导致生产的效益不高等问题。
中国专利(CN103151281A)公开了一种离子注入工艺的监测方法,该监测方法使用一监测晶圆作为监测样本,对一确定参数的离子注入工艺进行监测,包括:以所述监测晶圆为衬底,制作一外延层;在该外延层上进行离子注入工艺,离子注入的深度小于该外延层厚度;测量该经离子注入之后的外延层方块电阻;根据上述外延层方块电阻,计算离子在外延层中的注入状态;根据外延层与衬底的一换算关系,得出该次离子注入工艺相对该监测晶圆的离子注入状态。该专利采用的是监测晶圆和产品晶圆分离的监控方法,也就是线下监控方法,这样虽然通过监测晶圆的监测数据来换算得到离子注入工艺的状态,但是其相对于产品晶圆会不可避免的产生误差,并不能完全真实地反应产品晶圆的离子注入工艺状态。
中国专利(CN101225506B)公开了一种监测离子注入状态的方法,包括:在监测晶圆上沉积外延层,用于制作P/N结;用测量机器测量监测晶圆的薄层电阻值;对监测晶圆进行离子注入;用测量机器测量监测晶圆的薄层电阻值;计算两次测量的薄层电阻值的差值。该专利所公开的离子注入监测的方法同样是采用了另设的监测晶圆,由于采用另设的监测晶圆在反应客观的工艺状态时或多或少会与在线生产的产品晶圆存在一定的误差,因此该方法仅能够在一定程度上监测同一台离子注入设备的工作稳定性或不同离子注入设备的工作状态一致性,而并不能客观的反应在线生产的产品晶圆上离子注入工艺的状态。
因此,在目前的集成电路生产中,提供一个能在线监控(inlinemonitor)离子注入工艺,并且在监控时对产品硅片无损的监控方法就显得具有很大的现实意义。
发明内容
鉴于上述问题,本发明提供一种监控集成电路制造中离子注入工艺的方法。
本发明解决技术问题所采用的技术方案为:
一种监控集成电路制造中离子注入工艺的方法,其中,所述方法包括以下步骤:
提供一需要进行离子注入工艺的半导体衬底和该离子注入工艺所允许形成的非晶层的厚度值范围;
对上述的半导体衬底进行所述离子注入工艺后,于所述半导体衬底上形成器件区域和测试区域;
获取所述测试区域中形成的离子注入区域的第二厚度值,并将该第二厚度值与所述厚度值范围进行比较,以判断是否继续该半导体衬底的后续工艺。
所述的监控集成电路制造中离子注入工艺的方法,其中,
若所述第二厚度值在所述厚度值范围内时,则继续对所述半导体衬底进行后续的生产工艺;
若所述第二厚度值不在所述厚度值范围内时,则停止对所述半导体衬底进行后续的生产工艺。
所述的监控集成电路制造中离子注入工艺的方法,其中,所述厚度范围包括一上限值和一下限值;
当所述第二厚度值大于所述上限值时,将所述半导体衬底进行报废操作;
当所述第二厚度值小于所述下限值时,对所述半导体衬底重新进行所述离子注入工艺;
当所述第二厚度值等于所述下限值、或等于所述上限值、或大于所述下限值且小于所述上限值时,则对所述半导体衬底继续进行后续生产工艺。
所述的监控集成电路制造中离子注入工艺的方法,其中,采用光学椭偏仪对所述测试区域进行量测,以获取所述非晶层的第二厚度值。
所述的监控集成电路制造中离子注入工艺的方法,其中,所述方法还包括:
在进行所述离子注入工艺之前,根据工艺需求于一版图上设置若干测试区域图案,以利用所述版图对所述半导体衬底进行离子注入工艺;
其中,每个所述测试区域图案均对应一种离子注入工艺。
所述的监控集成电路制造中离子注入工艺的方法,其中,每个所述测试区域图案的面积为50um×50um~100um×100um。
上述技术方案具有如下优点或有益效果:
本发明通过预先在版图设计时定义出对应于不同离子注入工艺的不同测试图案区域的分布位置,然后在产品硅片的正常流片生产过程中的每一个离子注入工艺中保证产品硅片上的半导体器件制备区域和测试图案区域的都进行相同的离子注入工艺,然后对测试图案区域进行光学椭偏仪的检测,并拟合获得离子注入而导致的非晶层厚度,通过该厚度和预先设定的允许厚度范围进行比较,从而确定产品硅片是否需要进行报废或者重新离子注入或者继续进行后续工艺。这样就可以在线监测每一步的离子注入工艺,如果当离子注入工艺中出现问题就可以及时发现,并进行相应的弥补,并且通过本发明的监控方法能够较为客观真实地反映在线生产中的离子注入工艺效果。
附图说明
参考所附附图,以更加充分的描述本发明的实施例。然而,所附附图仅用于说明和阐述,并不构成对本发明范围的限制。
图1是本发明方法实施例中的在线监控离子注入工艺流程示意图;
图2~图5是本发明方法实施例中在产品硅片上同时形成有源区和第一测试图案区域的分步结构示意图;
图6~图9是本发明方法实施例中在产品硅片上同时形成源漏区和第二测试图案区域的分布结构示意图;
图10是本发明方法实施例中对某一离子注入工艺的长期监控示意图。
具体实施方式
本发明提供一种监控集成电路制造中离子注入工艺的方法,尤其是一种在线的监控集成电路制造中离子注入工艺的方法,可用于技术节点为大于等于130nm、90nm、65/55nm、45/40nm、32/28nm等的工艺中;本发明同时可用于Logic、Memory、RF、HV等技术平台中。
由于在集成电路的制造过程中,会存在多次的离子注入工艺,而在每一次的离子注入工艺完成之后,根据离子注入工艺中所注入离子的能量,会在集成电路的有源区内形成一定深度的非晶层结构,该非晶层结构的厚度是否在一个合适的限值内决定着集成电路的形成是否能够满足要求。本发明正是以上述客观事时为基础,通过在每一次的离子注入工艺后都对其内部的晶格进行在线的光学测量,根据光学测量所获得的光谱拟合出离子注入工艺所形成的非晶层的厚度,并将该厚度与日常所监控的由同一种离子注入工艺所形成的非晶层的厚度作比较,以决定是否需要进行对应离子注入工艺的返工或者直接报废。
以上是本发明的主要思想,下面通过具体实施例来对本发明的方法进行详细说明。
本实施例中的在线监控离子注入工艺的方法的流程如图1所示。
首先,根据不同离子注入工艺,在版图上设计出用于量测的测试图案区域,这些测试图案区域一一对应于每一步的离子注入工艺,为了对这些测试图案进行区分,可以对这些测试图案区域进行编号,例如:第一测试图案区域代表着第一步的离子注入工艺,第二测试图案区域代表着第二步的离子注入工艺等。在对版图进行设计的时候,不同的离子注入工艺可以共用同一个测试图案区域,也可以采用互不干涉的不同的测试图案区域,在本实施例中优选采用不同的离子注入工艺对应于不同的测试图案区域。通过在版图上设计用于量测的测试图案区域之后,在后续的工艺中能够快速的找到该测试图案区域的位置并进行相应的操作。其中,测试图案区域的大小可以控制在50um×50um~100um×100um(如50um×50um、60um×60um、100um×100um等)。
在版图上完成了测试图案区域的设计后,需要将版图上的测试图案区域转移至在线生产的产品硅片上,根据在线生产的产品硅片的具体工艺流程,将版图上的测试图案区域在其对应的每一步的离子注入工艺中转移至产品硅片上,将测试图案区域从版图上转移至产品硅片上的具体步骤和顺序如下:
如图2所示,在硅衬底201上沉积一层硬掩膜层202,在该硬掩膜层202上涂布光刻胶203,按照的常规的集成电路流片工艺在该光刻胶203上定义出有源区,同时根据版图上所设计的测试图案区域,将对应于有源区离子注入工艺的测试图案区域定在光刻胶203上,此时在光刻胶203上既形成了用于正常生产的有源区图案区域223,同时也形成了用于量测的测试图案区域213,然后以该光刻胶203为掩膜刻蚀位于其下方的硬掩膜层202,如图3所示,使有源区图案区域323和测试图案区域313转移至硬掩膜层302中,如图4所示,继续以该硬掩膜层为阻挡按照正常流片工艺进行有源区离子注入工艺1,以在对应于有源区图案区域323的产品硅片的衬底中形成有源区421,由于对应于测试图案区域313的产品硅片的衬底中的测试图案区域411也进行了有源区离子注入工艺,因此,该区域的衬底内所产生的晶格情况与有源区内的晶格情况相同,因此其能够反应有源区的真实情况。然后去除硬掩膜层,如图5所示。
经过上述步骤之后,已经完成了整个有源区离子注入工艺,此时,采用光学椭偏仪对测试图案区域411进行量测,通过量测获得光谱并拟合出因离子注入而形成的非晶层的厚度,以监控有源区离子注入的工艺情况。根据具体工艺需求可预先设置正常情况下的允许非晶层厚度的上限值和下限值,通过将量测拟合后得到的非晶层的厚度与所预先设定的上限值和下限值进行比较,若所量测得到的非晶层的厚度值小于该下限值,则需要重新进行离子注入工艺的返工,若所量测得到的非晶硅层的厚度值大于该上限值,则对该产品硅片进行报废,若所量测得到的非晶硅层的厚度至介于该上限值和该下限值之间时,则进行后续生产的正常工艺步骤。
当在线的产品硅片需要进行后续的离子注入工艺时(如源、漏离子注入工艺),同样地,如图6所示,先在硅片的表面沉积一层硬掩膜层602,继续在该硬质掩膜层602上涂布光刻胶603,通过正常的流片工艺在光刻胶603上定义出用于后续源漏注入的源区图案643和漏区图案653,同时根据版图的设计,在光刻胶603中定义出与该源漏区离子注入工艺相对应的测试图案区域633,然后以该光刻胶603为掩膜刻蚀其下方的硬掩膜层602,将源区图案643、漏区图案653和测试图案区域633转移至下方的硬掩膜层602中,如图7所示,使得该硬掩膜层602中形成源区图案图案742、漏区图案752和测试图案区域732的缺口,如图8所示,然后以该硬掩膜层802为阻挡进行源漏离子注入工艺2,以在产品硅片的衬底中形成源区841、漏区851和测试图案区域831,如图9所示,然后将硬掩膜层去除。
此时,再次采用光学椭偏仪对测试图案区域931进行量测,通过量测获得光谱并拟合出因离子注入而形成的非晶层的厚度,以监控源漏离子注入的工艺情况。根据具体工艺需求可预先设置正常情况下的允许非晶层厚度的上限值和下限值,通过将量测拟合后得到的非晶层的厚度与所预先设定的上限值和下限值进行比较,若所量测得到的非晶层的厚度值小于该下限值,则需要重新进行离子注入工艺的返工,若所量测得到的非晶硅层的厚度值大于该上限值,则对该产品硅片进行报废,若所量测得到的非晶硅层的厚度至介于该上限值和该下限值之间时,则进行后续生产的正常工艺步骤。
以上的描述是以在线产品硅片生产过程中的有源区离子注入工艺和紧接着的源漏区离子注入工艺为例对本发明方法进行的说明,本领域的技术人员应该理解,通过上述方法可以对产品硅片的正常生产过程中的每一个离子注入工艺都进行监控。
进一步的,如果工艺步骤中需要在离子注入后进行退火工艺,那么可不必在离子注入工艺之后就进行椭偏仪的量测监控,而是可在退火工艺完成后再进行。
进一步的,采用上述的方法对一段时间内在线产品硅片的离子注入工艺进行监控后,可以获得该离子注入工艺制程的长期监控值,该长期监控值可以为进一步控制离子注入的精度提供参考和依据,如图10所示,其中代表非晶层厚度为285埃的粗线表示预先设定的非晶层厚度的上限值,而代表厚度为260埃的粗线则表示预先设定的非晶层厚度的下限值,该上限值和该下限值的设定可根据实际的工艺情况进行收紧和放宽。
需要指出的是,所拟合出的非晶层的厚度与X射线光电子能谱(XPS)、透射电镜(TEM)、二次离子质谱仪(SIMS)或者其他手段得到的厚度并不一定匹配,也就是说并不能通过本方法中监控所得到的非晶层的厚度值来进行器件的特性分析,该厚度仅仅是为了监控工艺稳定性而得到的注入深度的相对值,但是所拟合出的非晶层的厚度值并不排出通过进一步的改进技术手段是其与SIMS等测试手法相匹配,以作为器件特性分析的准确手段加以利用。
综上所述,由于本发明方法中在每一步离子注入工艺之后是对产品硅片的测试区域进行量测,并没有直接对器件结构进行量测,因此该量测监控并不会对产品硅片上的器件造成任何损伤;同时由于测试区域和器件结构中的离子注入区域是在同一工艺环境下形成的,对其进行量测后所获得的结果能够直接反应器件上的离子注入效果。
对于本领域的技术人员而言,阅读上述说明后,各种变化和修正无疑将显而易见。因此,所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容,都应认为仍属本发明的意图和范围内。
Claims (6)
1.一种监控集成电路制造中离子注入工艺的方法,其特征在于,所述方法包括以下步骤:
提供一需要进行离子注入工艺的半导体衬底和该离子注入工艺所允许形成的非晶层的厚度值范围;
对上述的半导体衬底进行所述离子注入工艺后,于所述半导体衬底上形成器件区域和测试区域;
获取所述测试区域中形成的离子注入区域的第二厚度值,并将该第二厚度值与所述厚度值范围进行比较,以判断是否继续该半导体衬底的后续工艺。
2.如权利要求1所述的监控集成电路制造中离子注入工艺的方法,其特征在于,
若所述第二厚度值在所述厚度值范围内时,则继续对所述半导体衬底进行后续的生产工艺;
若所述第二厚度值不在所述厚度值范围内时,则停止对所述半导体衬底进行后续的生产工艺。
3.如权利要求1所述的监控集成电路制造中离子注入工艺的方法,其特征在于,所述厚度值范围包括一上限值和一下限值;
当所述第二厚度值大于所述上限值时,将所述半导体衬底进行报废操作;
当所述第二厚度值小于所述下限值时,对所述半导体衬底重新进行所述离子注入工艺;
当所述第二厚度值等于所述下限值、或等于所述上限值、或大于所述下限值且小于所述上限值时,则对所述半导体衬底继续进行后续生产工艺。
4.如权利要求1所述的监控集成电路制造中离子注入工艺的方法,其特征在于,采用光学椭偏仪对所述测试区域进行量测,以获取所述非晶层的第二厚度值。
5.如权利要求1所述的监控集成电路制造中离子注入工艺的方法,其特征在于,所述方法还包括:
在进行所述离子注入工艺之前,根据工艺需求于一版图上设置若干测试区域图案,以利用所述版图对所述半导体衬底进行离子注入工艺;
其中,每个所述测试区域图案均对应一种离子注入工艺。
6.如权利要求5所述的监控集成电路制造中离子注入工艺的方法,其特征在于,每个所述测试区域图案的面积为50um×50um~100um×100um。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310337546.1A CN103500718A (zh) | 2013-08-02 | 2013-08-02 | 监控集成电路制造中离子注入工艺的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310337546.1A CN103500718A (zh) | 2013-08-02 | 2013-08-02 | 监控集成电路制造中离子注入工艺的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103500718A true CN103500718A (zh) | 2014-01-08 |
Family
ID=49865911
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310337546.1A Pending CN103500718A (zh) | 2013-08-02 | 2013-08-02 | 监控集成电路制造中离子注入工艺的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103500718A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104091767A (zh) * | 2014-06-25 | 2014-10-08 | 京东方科技集团股份有限公司 | 离子注入的监控方法 |
CN113611620A (zh) * | 2021-01-26 | 2021-11-05 | 联芯集成电路制造(厦门)有限公司 | 半导体晶片的检测方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050142672A1 (en) * | 2003-12-26 | 2005-06-30 | Mosel Vitelic, Inc. | Method for monitoring an ion implanter |
CN1751381A (zh) * | 2003-02-19 | 2006-03-22 | 松下电器产业株式会社 | 杂质导入方法 |
CN102751209A (zh) * | 2011-04-17 | 2012-10-24 | 中国科学院微电子研究所 | 离子注入设备的监测方法 |
CN102800604A (zh) * | 2011-05-26 | 2012-11-28 | 中芯国际集成电路制造(上海)有限公司 | 获取离子注入工艺参数的方法、监测晶片及其制造方法 |
-
2013
- 2013-08-02 CN CN201310337546.1A patent/CN103500718A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1751381A (zh) * | 2003-02-19 | 2006-03-22 | 松下电器产业株式会社 | 杂质导入方法 |
US20050142672A1 (en) * | 2003-12-26 | 2005-06-30 | Mosel Vitelic, Inc. | Method for monitoring an ion implanter |
CN102751209A (zh) * | 2011-04-17 | 2012-10-24 | 中国科学院微电子研究所 | 离子注入设备的监测方法 |
CN102800604A (zh) * | 2011-05-26 | 2012-11-28 | 中芯国际集成电路制造(上海)有限公司 | 获取离子注入工艺参数的方法、监测晶片及其制造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104091767A (zh) * | 2014-06-25 | 2014-10-08 | 京东方科技集团股份有限公司 | 离子注入的监控方法 |
US9524852B2 (en) | 2014-06-25 | 2016-12-20 | Boe Technology Group Co., Ltd. | Method for monitoring ion implantation |
CN113611620A (zh) * | 2021-01-26 | 2021-11-05 | 联芯集成电路制造(厦门)有限公司 | 半导体晶片的检测方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104425302B (zh) | 半导体器件的缺陷检测方法和装置 | |
CN102201324B (zh) | 半导体制造方法与系统 | |
CN102184879A (zh) | 一种soi场效应晶体管的tcad仿真校准方法 | |
CN102037550B (zh) | 使工具与工艺效果分离的衬底矩阵 | |
CN102063063B (zh) | 半导体制造方法及系统 | |
CN102027418A (zh) | 通过opc模型空间中的局部化监视结构进行集成电路制造的实时监视的方法 | |
US7188049B2 (en) | System and method for controlling manufacturing processes, and method for manufacturing a semiconductor device | |
CN105719993A (zh) | 一种校正电子显微镜电子束与晶圆位置偏差的方法 | |
CN103500718A (zh) | 监控集成电路制造中离子注入工艺的方法 | |
CN105097594A (zh) | 离子注入层光刻胶膜厚的优化方法 | |
CN103364660A (zh) | 一种目标芯片中多个晶体管的测试方法 | |
CN105304514A (zh) | 一种半导体深孔刻蚀后的工艺监控方法 | |
CN106910696B (zh) | 图形光罩连接孔缺陷检查测试结构及方法 | |
CN101958242A (zh) | 制作栅氧化层和栅极多晶硅层的方法 | |
CN103489806B (zh) | 一种在线监测离子损伤的方法 | |
Chen et al. | An Oxide Chemical Mechanical Planarization Model for HKMG Structures | |
Tai et al. | Measuring the manufacturing yield for processes with multiple manufacturing lines | |
KR19990083575A (ko) | 반도체소자의시뮬레이션방법 | |
CN104332460B (zh) | 沟槽形貌监控方法以及沟槽形貌监控结构制作方法 | |
CN103972119A (zh) | 一种测试装置和使用该测试装置测量对准偏差的方法 | |
Gattiker | Unraveling variability for process/product improvement | |
CN109473369B (zh) | 一种监控高温炉管内掺杂浓度的方法 | |
CN108063098A (zh) | 有源区顶部圆滑度的模拟检测方法 | |
CN101995774B (zh) | 监测dmr性能的方法 | |
CN103646896B (zh) | 判断干法去胶工艺稳定性和匹配性的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140108 |