CN103456864A - 一种发光二极管芯片的制作方法、芯片及发光二极管 - Google Patents

一种发光二极管芯片的制作方法、芯片及发光二极管 Download PDF

Info

Publication number
CN103456864A
CN103456864A CN2013103861845A CN201310386184A CN103456864A CN 103456864 A CN103456864 A CN 103456864A CN 2013103861845 A CN2013103861845 A CN 2013103861845A CN 201310386184 A CN201310386184 A CN 201310386184A CN 103456864 A CN103456864 A CN 103456864A
Authority
CN
China
Prior art keywords
semiconductor material
material layer
layer
eurymeric
minus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013103861845A
Other languages
English (en)
Other versions
CN103456864B (zh
Inventor
刘晶
叶国光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Award New Optoelectronic Technology Co., Ltd.
Original Assignee
刘晶
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 刘晶 filed Critical 刘晶
Priority to CN201310386184.5A priority Critical patent/CN103456864B/zh
Publication of CN103456864A publication Critical patent/CN103456864A/zh
Application granted granted Critical
Publication of CN103456864B publication Critical patent/CN103456864B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本发明提供一种封装成本低、发光效率高、散热好的发光二极管芯片的制造方法。在蓝宝石衬底上依次生长出氮化镓缓冲层，负型半导体材料层、发光层与正型半导体材料层；在正型半导体材料层上同时刻蚀出电流阻挡区域和定义单颗芯片的切割槽，并在所述电流阻挡区域和定义单颗芯片的切割槽内填充绝缘材料；在正型半导体材料层上粘附导电支撑基材，剥离蓝宝石衬底；将剥离蓝宝石衬底后显露的氮化镓缓冲层去除，至显露出负型半导体材料层，再将负型半导体材料层的出光面粗化；在所述的负型半导体材料层上镀上负电极；切割导电支撑基材，崩裂外延片分离成单颗芯片。

Description

一种发光二极管芯片的制作方法、芯片及发光二极管
技术领域
本发明涉及一种氮化镓发光二级管的制作方法、芯片和发光二极管,尤其涉及将绝缘的蓝宝石衬底剥离以利封装制程的简化以及同时将芯片出光面粗糙化从而提升芯片亮度的方法、芯片和发光二极管。
背景技术
所谓的发光二极管(LED)就是将具备直接能隙的半导体材料层做成P/N二极管，在热平衡的条件下，大部份的电子没有足够的能量跃升至导电带。再施以顺向偏压，则电子会跃升至导电带，而电子在原价键带上的原位置即产生空穴。在适当的偏压下，电子、空穴便会在P/N节区域(P-N Juction)结合而发光，电源的电流会不断的补充电子和空穴给负N型半导体和正P型半导体，使得电子、空穴结合而发光得以持续进行。LED发光的原理是电子和空穴的结合，电子所带的能量，以光的形式释放出来，称为自发放射。一般LED所放出的光便是属于此种类型。
一般传统的发光二极管LED制作方法是在衬底上外延成长单晶材料架构，通常是负型半导体材料层、发光层与正型半导体材料层，随着材料与架构的不同，所发出的光颜色也有了变化，例如氮化镓通常用于蓝光与绿光的材料，而且衬底与材料架构有很大的差别，蓝绿与紫光通常以绝缘的蓝宝石为衬底外延铟镓氮架构，而蓝宝石不导电所以蓝绿光制程较复杂，且正负电极都在正面，外延制程后还要经过电极的制作、负极区域的刻蚀、芯片表面的光刻与清洗、发光特性的检测、减薄切割成一颗颗的芯片，所以一颗传统的蓝绿光芯片架构如图1所示，可分成正极焊点01、透明电极02、正型氮化镓03、发光层04、负极焊点05、负型氮化镓06、本质型氮化镓缓冲07、蓝宝石衬底8组成,封装时需要连接二条金线,别于传统红光LED只需要连接单线其另一电极直接由衬底导通,因此在封装制程上程序较为繁复且成本较高,另外加上电流分布不均匀且蓝宝石衬底的散热较差，以及发光层与导热区距离较大,以至于芯片的性能及寿命因此受到影响。
发明内容
为了克服现有技术的不足，本发明提供一种封装成本低、发光效率高、散热好的发光二极管芯片的制造方法、发光二极管的芯片、发光二极管及发光二管外延片，
本发明解决其技术问题所采用的技术手段是：
1）在蓝宝石衬底上依次生长出氮化镓缓冲层，负型半导体材料层、发光层与正型半导体材料层；
2）在正型半导体材料层上同时刻蚀出电流阻挡区域和定义单颗芯片的切割槽，并在所述电流阻挡区域和定义单颗芯片的切割槽内填充绝缘材料；
3)在正型半导体材料层上粘附导电支撑基材，剥离蓝宝石衬底；
4）将剥离蓝宝石衬底后显露的氮化镓缓冲层去除，至显露出负型半导体材料层，再将负型半导体材料层的出光面粗化；
5）在所述的负型半导体材料层上，对应于第2）步制作的电流阻挡区域上镀上负电极；
6）在对应步骤2形成的切割槽的位置切割导电支撑基材，崩裂外延片分离成单颗芯片。
一种发光二极管芯片，包括正型半导体材料层，发光层、负型半导体材料层和负型半导体材料层上的负电极，所述正型半导体材料层上粘附有导电支撑基材，所述负电极覆盖的区域形成有穿透正型半导体材料层，发光层并接触负型半导体材料层的电流阻挡区域，所述电流阻挡区域内填充有绝缘材料。。
一种发光二极管，包括支架及其两导电脚，安装在支架上的芯片，连接芯片与支架导电脚的焊线，封装支架及芯片的封装胶体，所述芯片包括正型半导体材料层，发光层、负型半导体材料层和负型半导体材料层上的负电极，所述负电极覆盖的位置形成有穿透半导体材料层，发光层并接触负型半导体材料层的电流阻挡区域，所述电流阻挡区域内填充有绝缘材料；所述正型半导体材料层上粘附有导电支撑基材，所述导电支撑基材通过导电胶与支架的一导电脚电连接，所述负型半导体材料层上的负电极通过焊线与支架的另一导电脚电连接。
本发明的有益效果是：由于本发明在正型半导体材料层粘附导电支撑基板，将绝缘的蓝宝石衬底剥离，封装时利用导电胶将导电支撑基板固定在支架上，再用一根焊线连接负电极与支架即可，所以发明封装成本低；由于正型半导体材料层与导电支撑基板比蓝宝石衬底导热性能好，与支架距离短，所以本发明散热好；又由于设置穿透正型半导体材料侧与发光层的电流阻挡层，并粗化出光面与ITO电流扩散层，所以本发明电流均匀分布在负电极外的区域，发光效率高。
附图说明
图1是现有技术发光二极管芯片的结构示意图；
图2是本发明外延片层叠结构示意图
图3是本发明粘附导电基板后的结构示意图；
图4是本发明采用激光剥离蓝宝石结构示意图；
图5是本发明采用化学方法剥离蓝宝石结构示意图；
图6是本发明剥离蓝宝石衬底后的结构示意图；
图7是本发明制作负电极后的结构示意图；
图8是本发明单颗芯片的电流轨迹示意图；
图9是本发明单颗芯片的正面结构示意图；
图10是本发明封装后的示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
一种发光二极管芯片的制造方法，包括：
1）在蓝宝石衬底上依次生长出氮化镓缓冲层，负型半导体材料层、发光层与正型半导体材料层；
2）在正型半导体材料层上同时刻蚀出电流阻挡区域和定义单颗芯片的切割槽，并在所述电流阻挡区域和定义单颗芯片的切割槽内填充绝缘材料；
3)在正型半导体材料层上粘附导电支撑基材，剥离蓝宝石衬底；
4）将剥离蓝宝石衬底后显露的氮化镓缓冲层去除，至显露出负型半导体材料层，再将负型半导体材料层的出光面粗化；
5）在所述的负型半导体材料层上，对应于第2）步制作的电流阻挡区域上镀上负电极；
6）在对应步骤2形成的切割槽的位置切割导电支撑基材，崩裂外延片分离成单颗芯片。
实施例1，如图1、图2、图3、图4、图6、图7和图8所示,首先采用常规的方式制作出蓝绿光发光二级管芯片的外延片，即在蓝宝石衬底5上依次生长出氮化镓缓冲层4、由氮化镓材料制作的负型半导体材料层3、发光层2与正型半导体材料层1。然后于外延片的正型半导体材料层1上，使用干式蚀刻法同时刻蚀出多个圆柱状电流阻挡区域11和围绕所述电流阻挡区域11定义单颗芯片的切割槽7。所述电流阻挡区域11的半径约为负电极33大小，深度穿过发光层2达到并接触负型半导体材料层3。同时，在该电流阻挡区域11和切割槽7填上绝缘材料6如SiOx,SixN(1-x),SU8等材料。该切割槽7可以释放应力，方便定义每颗芯片的大小与位置，避免芯片漏电，提高切割良率。同时形成电流阻挡区域11和切割槽7的工艺优点是避免后续在负型半导体材料层3上的负电极33下面再多做一道电流阻挡层制程，工艺较简单，良率也比较高。完成上述步骤后，将正型半导体材料层1粘附到另一可导电的，并且热膨胀系数与氮化镓材料相近的导电支撑基材8上或是使用电镀模式镀出50～200um且热膨胀系数与氮化镓相近的金属或合金以做为支撑基材8。导电支撑基材8的材料可以是硅、铜、钛钨合金、钼、氮化铝、氧化镓。接着将波长在250nm～360nm的准分子激光JG透过蓝宝石衬底5照射到氮化镓缓冲层4与蓝宝石衬底5接合面，利用波长吸收选择性使得氮化镓缓冲层4与蓝宝石衬底5界面附近的氮化镓局部受热并分解成金属镓及氮气,再加热使金属镓液化即可将氮化镓缓冲4与蓝宝石衬底5分离。接着使用干式蚀刻法将无参杂的氮化镓缓冲层4去除，显露出负型半导体材料层3的氮化镓，以利于负电极33或电流扩散层32与负型半导体材料层3形成奥姆接触。接着利用电感偶合式响应离子刻蚀机(ICP-RIE)使用响应离子化学刻蚀的方法将表面粗造化。具体工艺是使用氯气和三氯化硼反应轰击氮化镓材料，沿负型半导体材料层表面能量较高处，如错位、断键等处选择性刻蚀，同时用甲烷来防止反应过快，缓和反应过程。然后在粗化的负型半导体材料层3上再镀上ITO电流扩散层32,后再镀上负电极33。负电极33可以与ITO电流扩散层33接触，也可以不接触与ITO电流扩散层33接触。再在导电支撑基材8一侧，对应步骤2形成的切割槽7的位置切割导电支撑基材8，崩裂外延片分离成单颗芯片，即构成如图8所示的单颗发光二极管芯片。
实施例2，本实施例与实施例1不同之处在于采用化学腐蚀的方法剥离蓝宝石衬底5。首先在所述第1）步中的蓝宝石衬底5与氮化镓缓冲层4之间或者氮化镓缓冲层4与负型半导体材料层3之间加入一层氮化铝界面层51；再在所述第3）步中采用显影剂、磷酸、氢氧化钾或氢氧化钠溶液将所述氮化铝界面层51腐蚀，以分离蓝宝石衬底5。参考图5，具体是在生长氮化镓缓冲层4或负型半导体材料层3的工艺之前，先生长出厚度在10～100nm氮化铝界面层51。该氮化铝界面层51也可由氮化铟及氮化铝形成的超晶格取代，其中氮化铟及氮化铝的厚度分别介于10～100nm，形成的超晶格周期数大于1小于20。蚀刻时将试片放置于显影剂（即NaOH与Na2SiO3的混合剂）或磷酸或氢氧化钾或氢氧化钠溶液中并保持温度在20到80摄氏度之间即可将界面层腐蚀,进而将蓝宝石衬底与外延架构分离。
实施例3，本实施例与实施例1的不同之处在于利用热强酸和强碱腐蚀负型半导体材料层的出光面而粗化。所述的强酸为磷酸、硫酸、盐酸或硝酸，所述强碱为氢氧化钾或氢氧化钠。利用加热的磷酸或氢氧化钾或氢氧化钠溶液中并保持温度在60到150摄氏度之间即可选择性的沿着表面缺陷腐蚀，腐蚀时间可以依照需要的粗化程度来进行。
实施例4，本实施例与实施例1的不同之处在于使用钻石粉研磨负型半导体材料层3的出光面而粗化。
由以上的工艺过程可知，单颗的发光二极管芯片的结构包括正型半导体材料层1，发光层2、负型半导体材料层3和负型半导体材料层3上的负电极33，所述正型半导体材料层1上粘附有导电支撑基材8。参考图8和图9，最下层的是支撑基材8，支撑基材8上是正型半导体材料层1，正型半导体材料层1上是发光层2，发光层2上是负型半导体材料层3，负型半导体材料层3上方的出光面为粗化结构，形成有粗化面31，负型半导体材料层3上还覆盖有ITO电流扩散层32，ITO电流扩散层32上形成有负电极33。在所述负电极33覆盖的区域形成有穿透正型半导体材料层1，发光层2并接触或侵入负型半导体材料层3的电流阻挡区域11，所述电流阻挡区域11内填充有由SiOx或SixN(1-x)或SU8材料制作的绝缘材料。由于本发明正型半导体材料层1粘附在导电的支撑基材8上，所以采用本发明芯片封装时，用导电胶将支撑基材8粘附在封装支架上，再利用一根焊线连接负电极33与封装支架的另一管脚即可，封装工艺简单。同时，由于电流阻挡区域11穿透正型半导体材料层1，发光层2并接触或侵入负型半导体材料层3，在正型半导体材料层1内，空穴KX从电流阻挡区域11外流向发光层2；在负型半导体材料层3内，电子DZ从负电极3流向发光层2，更多的电流分布在负电极33遮挡的区域外，出光效率更高。
采用上述芯片封装后即构成本发明的一种发光二极管，如图10所示，该发光二极管包括支架F1及其两导电脚F11，安装在支架上的芯片，连接芯片与支架导电脚的焊线F2，封装支架及芯片的封装胶体F3，所述芯片包括正型半导体材料层1，发光层2、负型半导体材料层3和负型半导体材料层上的负电极33，所述正型半导体材料层1上粘附有导电支撑基材8，所述导电支撑基材8通过导电胶F4与支架F1的一导电脚F11电连接，所述负型半导体材料层3上的负电极33通过焊线F5与支架F1的另一导电脚F11电连接。

Claims (10)

1.一种发光二极管芯片的制造方法，其特征在于：包括：
1）在蓝宝石衬底上依次生长出氮化镓缓冲层，负型半导体材料层、发光层与正型半导体材料层；
2）在正型半导体材料层上同时刻蚀出电流阻挡区域和定义单颗芯片的切割槽，并在所述电流阻挡区域和定义单颗芯片的切割槽内填充绝缘材料；
3)在正型半导体材料层上粘附导电支撑基材，剥离蓝宝石衬底；
4）将剥离蓝宝石衬底后显露的氮化镓缓冲层去除，至显露出负型半导体材料层，再将负型半导体材料层的出光面粗化；
5）在所述的负型半导体材料层上，对应于第2）步制作的电流阻挡区域上镀上负电极；
6）在对应步骤2形成的切割槽的位置切割导电支撑基材，崩裂外延片分离成单颗芯片。
2.根据权利要求1所述的一种发光二极管芯片的制造方法，其特征在于：还在所述第1）步工艺中的蓝宝石衬底与氮化镓缓冲层之间或者氮化镓缓冲层与负型半导体材料层之间生长出一层氮化铝界面层；再在所述第3）中采用显影剂或磷酸或氢氧化钾或氢氧化钠溶液将所述氮化铝界面层腐蚀，以分离蓝宝石衬底。
3.根据权利要求1所述的一种发光二极管芯片的制造方法，其特征在于：所述第3）步剥离蓝宝石衬底的方法为：利用激光透过蓝宝石衬底照射与蓝宝石衬底接触的氮化镓缓冲层界面，氮化镓局部受热并分解成金属镓及氮气，再加热使金属镓液化，将氮化镓缓冲层与衬底分离。
4.根据权利要求1所述的一种发光二极管芯片的制造方法，其特征在于：在所述第4）和第5）之间，在所述负型半导体材料层的出光面表面粗化工艺后，镀上负电极工艺前，镀上电流扩散层，电流扩散层位于负型半导体材料层与负电极之间。
5.根据权利要求1所述的一种发光二极管芯片的制造方法，其特征在于：所述的电流阻挡区域穿透正型半导体材料层、发光层，并延伸至负型半导体材料层。
6.根据权利要求1所述的一种发光二极管芯片的制造方法，其特征在于：所述第3）步在正型半导体材层上粘附导电支撑基材的方法为，将正型半导体材料层接合到另一热膨胀系数与氮化镓相近的导电支撑基材。
7.根据权利要求1所述的一种发光二极管芯片的制造方法，其特征在于：所述第3）步在正型半导体材层上粘附导电支撑基材的方法为，在正型半导体材料层上电镀热膨胀系数与氮化镓相近的导电支撑基材。
8.一种发光二极管芯片，包括正型半导体材料层，发光层、负型半导体材料层和负型半导体材料层上的负电极，其特征在于：所述正型半导体材料层上粘附有导电支撑基材，所述负电极覆盖的区域形成有穿透正型半导体材料层，发光层并接触负型半导体材料层的电流阻挡区域，所述电流阻挡区域内填充有绝缘材料。
9.根据权利要求8所述的一种发光二极管芯片，其特征在于：所述负型半导体材料层与负电极之间还设置有一层电流扩散层。
10.一种发光二极管，包括支架及其两导电脚，安装在支架上的芯片，连接芯片与支架导电脚的焊线，封装支架及芯片的封装胶体，其特征在于:所述芯片包括正型半导体材料层，发光层、负型半导体材料层和负型半导体材料层上的负电极，所述负电极覆盖的位置形成有穿透半导体材料层，发光层并接触负型半导体材料层的电流阻挡区域，所述电流阻挡区域内填充有绝缘材料；所述正型半导体材料层上粘附有导电支撑基材，所述导电支撑基材通过导电胶与支架的一导电脚电连接，所述负型半导体材料层上的负电极通过焊线与支架的另一导电脚电连接。
CN201310386184.5A 2013-08-29 2013-08-29 一种发光二极管芯片的制作方法、芯片及发光二极管 Expired - Fee Related CN103456864B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310386184.5A CN103456864B (zh) 2013-08-29 2013-08-29 一种发光二极管芯片的制作方法、芯片及发光二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310386184.5A CN103456864B (zh) 2013-08-29 2013-08-29 一种发光二极管芯片的制作方法、芯片及发光二极管

Publications (2)

Publication Number Publication Date
CN103456864A true CN103456864A (zh) 2013-12-18
CN103456864B CN103456864B (zh) 2016-01-27

Family

ID=49739025

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310386184.5A Expired - Fee Related CN103456864B (zh) 2013-08-29 2013-08-29 一种发光二极管芯片的制作方法、芯片及发光二极管

Country Status (1)

Country Link
CN (1) CN103456864B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105161605A (zh) * 2015-07-21 2015-12-16 山东浪潮华光光电子股份有限公司 一种可实现高效封装的GaN基LED芯片制备方法
CN113611786A (zh) * 2021-08-02 2021-11-05 东莞市中麒光电技术有限公司 剥离良率高且方便倒膜的led芯片巨量转移方法
CN113764551A (zh) * 2021-09-07 2021-12-07 东莞市中麒光电技术有限公司 一种led芯片转移方法
CN113764550A (zh) * 2021-09-07 2021-12-07 东莞市中麒光电技术有限公司 一种防止led芯片损伤的转移方法
WO2022027347A1 (zh) * 2020-08-05 2022-02-10 重庆康佳光电技术研究院有限公司 金属镓去除装置及金属镓去除方法
CN115312636A (zh) * 2022-10-11 2022-11-08 罗化芯显示科技开发(江苏)有限公司 一种微发光二极管显示面板及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1476108A (zh) * 2002-06-25 2004-02-18 松下电器产业株式会社 半导体发光元件，其制造方法及安装方法
US20050082558A1 (en) * 2003-10-17 2005-04-21 Atomic Energy Council - Institute Of Nuclear Energy Research Light-emitting device with a current blocking structure and method for making the same
CN1770486A (zh) * 2005-09-30 2006-05-10 南昌大学 半导体发光器件及其制造方法
CN102024895A (zh) * 2009-09-10 2011-04-20 Lg伊诺特有限公司 发光器件、系统和封装

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1476108A (zh) * 2002-06-25 2004-02-18 松下电器产业株式会社 半导体发光元件，其制造方法及安装方法
US20050082558A1 (en) * 2003-10-17 2005-04-21 Atomic Energy Council - Institute Of Nuclear Energy Research Light-emitting device with a current blocking structure and method for making the same
CN1770486A (zh) * 2005-09-30 2006-05-10 南昌大学 半导体发光器件及其制造方法
CN102024895A (zh) * 2009-09-10 2011-04-20 Lg伊诺特有限公司 发光器件、系统和封装

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105161605A (zh) * 2015-07-21 2015-12-16 山东浪潮华光光电子股份有限公司 一种可实现高效封装的GaN基LED芯片制备方法
CN105161605B (zh) * 2015-07-21 2017-11-24 山东浪潮华光光电子股份有限公司 一种可实现高效封装的GaN基LED芯片制备方法
WO2022027347A1 (zh) * 2020-08-05 2022-02-10 重庆康佳光电技术研究院有限公司 金属镓去除装置及金属镓去除方法
CN113611786A (zh) * 2021-08-02 2021-11-05 东莞市中麒光电技术有限公司 剥离良率高且方便倒膜的led芯片巨量转移方法
CN113611786B (zh) * 2021-08-02 2022-09-27 东莞市中麒光电技术有限公司 剥离良率高且方便倒膜的led芯片巨量转移方法
CN113764551A (zh) * 2021-09-07 2021-12-07 东莞市中麒光电技术有限公司 一种led芯片转移方法
CN113764550A (zh) * 2021-09-07 2021-12-07 东莞市中麒光电技术有限公司 一种防止led芯片损伤的转移方法
CN115312636A (zh) * 2022-10-11 2022-11-08 罗化芯显示科技开发(江苏)有限公司 一种微发光二极管显示面板及其制造方法
CN115312636B (zh) * 2022-10-11 2022-12-16 罗化芯显示科技开发(江苏)有限公司 一种微发光二极管显示面板及其制造方法

Also Published As

Publication number Publication date
CN103456864B (zh) 2016-01-27

Similar Documents

Publication Publication Date Title
CN103456864B (zh) 一种发光二极管芯片的制作方法、芯片及发光二极管
US10892384B2 (en) Etched trenches in bond materials for die singulation, and associated systems and methods
CN102208512B (zh) 发光二极管
US8211722B2 (en) Flip-chip GaN LED fabrication method
CN102569537B (zh) 一种垂直结构发光二极管芯片的制造方法
US8759121B2 (en) Light emitting diode array and method for manufacturing the same
CN102881799A (zh) 一种高压led芯片及制作方法
CN102916028A (zh) 发光二极管阵列及其制造方法
CN102097542A (zh) 具有排热结构的垂直结构发光二极管的形成方法
CN101150156A (zh) 发光元件及其制造方法
CN106981550A (zh) 一种易封装易散热倒装高压led芯片
KR100887758B1 (ko) 플립칩 방식의 수직형 발광 소자 및 그 제조 방법
JP2007221146A (ja) 縦型発光素子及びその製造方法
CN102800764A (zh) 半导体发光装置及其制造方法
KR20080064746A (ko) 발광 다이오드 장치 제조 방법
JP2004080050A (ja) フリップチップ型光半導体素子
CN103489966B (zh) 一种led芯片电极的制作方法、led芯片及led
US9018643B2 (en) GaN LEDs with improved area and method for making the same
KR100953661B1 (ko) 수직 전극 구조 발광 소자 및 그 제조 방법
CN102244173B (zh) 发光元件及其制造方法
CN203574001U (zh) 一种发光二极管
CN203574000U (zh) 一种发光二极管芯片
KR100990635B1 (ko) 수직구조 발광다이오드 소자의 제조방법
CN102655195A (zh) 发光二极管及其制造方法
CN207116465U (zh) 一种易封装易散热倒装高压led芯片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170406

Address after: 515041 Guangdong City, Longhu Province, outside the town of sand Yingbin Road South Industrial Park, building 1,

Patentee after: Guangdong Award New Optoelectronic Technology Co., Ltd.

Address before: 529000 Pengjiang City, Jiangmen Province, one of the 8 buildings in Washington, DC,, 604

Patentee before: Liu Jing

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160127

Termination date: 20190829

CF01 Termination of patent right due to non-payment of annual fee