CN103443860B - 将屏蔽集成到用于磁阻随机存取存储器的磁隧道结装置中的方法 - Google Patents

将屏蔽集成到用于磁阻随机存取存储器的磁隧道结装置中的方法 Download PDF

Info

Publication number
CN103443860B
CN103443860B CN201280013402.4A CN201280013402A CN103443860B CN 103443860 B CN103443860 B CN 103443860B CN 201280013402 A CN201280013402 A CN 201280013402A CN 103443860 B CN103443860 B CN 103443860B
Authority
CN
China
Prior art keywords
layer
mtj
screen layer
metal wire
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201280013402.4A
Other languages
English (en)
Other versions
CN103443860A (zh
Inventor
陈维川
李霞
升·H·康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN103443860A publication Critical patent/CN103443860A/zh
Application granted granted Critical
Publication of CN103443860B publication Critical patent/CN103443860B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明提供用于屏蔽非易失性存储器的方法和设备，例如，屏蔽磁隧道结MTJ装置以免于磁通量。在一实例中，屏蔽层邻近MTJ装置的电极而形成，使得所述屏蔽层大体上环绕所述电极的表面，且金属线耦合到所述屏蔽层。所述金属线可通过通孔耦合到所述屏蔽层。

Description

将屏蔽集成到用于磁阻随机存取存储器的磁隧道结装置中的方法
技术领域
本发明大体上涉及电子装置，且更具体地说但不排他地涉及用于屏蔽非易失性存储器的设备和方法。
背景技术
随机存取存储器(RAM)为现代数字架构的普遍存在的组件。RAM可为单独装置，或可集成在使用RAM的装置中，例如微处理器、微控制器、专用集成电路(ASIC)、芯片上系统(SoC)和其它类似装置。RAM可为易失性或非易失性的。每当电力移除时，易失性RAM便会丢失其所存储的信息。非易失性RAM可维持其存储内容，甚至在电力移除时也如此。尽管非易失性RAM具有优点(例如，在无施加电力的情况下保持其内容的能力)，但常规非易失性RAM的读取／写入时间比易失性RAM慢。
磁阻随机存取存储器(MRAM)为具有与易失性存储器相当的响应(读取／写入)时间的非易失性存储器技术。与将数据存储为电荷或电流的常规RAM技术相比，MRAM使用磁性元件。如图1A和1B中说明，磁隧道结(MTJ)存储元件100可由两个磁层形成：钉扎层110(也称作固定层)和自由层130，所述层中的每一者可具有通过绝缘(隧道势垒)层120分离的磁场。两层中的一者(例如，钉扎层110)钉扎到特定极性。另一层(例如，自由层130)的极性132自由改变以匹配外部所施加场的极性。自由层130的极性132的改变会改变MTJ存储元件100的电阻。举例来说，当极性对准时，如图1A所描述，低电阻状态存在。当极性不对准时，如图1B所描绘，则高电阻状态存在。MTJ100的说明被简化，且所说明的每一层可包括一个或一个以上材料层。
参看图2A，在读取操作期间描绘常规MRAM的存储胞元200。胞元200包含晶体管210、位线220、数字线230和字线240。胞元200通过测量MTJ100的电阻来读取。举例来说，可通过激活相关联的晶体管210来选择特定MTJ100，晶体管210可切换从位线220通过MTJ100的电流。归因于隧道磁阻效应，MTJ100的电阻基于如上文论述的两个磁层(例如，110、130)中的极性的定向而改变。任何特定MTJ100内的电阻可从通过自由层的极性确定的电流强度来确定。如果钉扎层110与自由层130具有相同极性，那么电阻为低的且读取逻辑“0”。如果钉扎层110与自由层130具有相反极性，那么电阻为高的且读取逻辑“1”。
参看图2B，在写入操作(其为磁性操作)期间描绘常规MRAM的存储胞元200。晶体管210在写入操作期间切断。电流传播通过位线220和数字线230以建立磁场250和260，磁场250和260影响MTJ100的自由层的极性，且因此影响胞元200的逻辑状态。因此，可将数据写入到并存储在MTJ100中。
MRAM具有使其成为通用存储器的候选者的若干所要特性，例如高速、高密度(即，小的位胞元大小)、低功率消耗和不随时间降级。
MRAM的一变体为自旋转移力矩磁阻随机存取存储器(STT-MRAM)。STT-MRAM使用在穿过薄膜(自旋滤波器)时会自旋极化的电子。STT-MRAM也称作自旋转移力矩RAM(STT-RAM)、自旋力矩转移磁化切换RAM(自旋RAM)和自旋动量转移(SMT-RAM)。在写入操作期间，自旋极化电子对自由层施加力矩，这样便切换了自由层的极性。在读取操作期间，电流检测MTJ存储元件的电阻／逻辑状态，如以上描述中所论述。如图3A中说明，STT-MRAM位胞元300包含MTJ305、晶体管310、位线320和字线330。晶体管310接通以用于读取和写入操作两者以允许电流流动通过MTJ305，因此可读取或写入逻辑状态。
参看图3B，说明STT-MRAM胞元301的更详细视图以用于进一步论述读取／写入操作。除了先前论述的元件(例如，MTJ305、晶体管310、位线320和字线330)之外，还说明了源极线340、感测放大器350、读取／写入电路360和位线基准370。如上文所论述，STT-MRAM中的写入操作是电操作。读取／写入电路360在位线320与源极线340之间产生写入电压。取决于位线320与源极线340之间的电压的极性，MTJ305的自由层的极性可改变，且对应地，逻辑状态可写入到胞元301。同样，在读取操作期间，产生读取电流，其在位线320与源极线340之间流动通过MTJ305。当准许电流流动经过晶体管310时，基于位线320与源极线340之间的电压差确定MTJ305的电阻(逻辑状态)，将所述电压差与基准370做比较，且接着通过感测放大器350来放大。额外细节提供在(例如)第7,764,537号美国专利中，所述专利的全文以引用的方式并入本文中。
因此，非易失性MRAM存储器可制造为存储胞元200的阵列。晶体管210的栅极耦合到字线(WL)。在写入操作期间，将电源电压施加到位线220或数字线230。在读取操作期间，将读取电压施加到位线220，且将数字线230设定为接地。WL在读取和写入操作两者期间均耦合到电源电压。
尽管有上述特性，但存储胞元200并非完美装置。图4描绘常规MTJ存储元件100的待改进的性能特性400。具体地说，图4描绘常规MTJ存储元件100易受到从MTJ存储元件100外部发出的磁通量405的影响。磁通量405可源自通电导体(例如，耦合到MTJ305的金属线410)，源自MTJ305外部的金属线415，和／或源自包含MTJ305的集成电路封装外部。磁通量405影响自由层130中的磁场的极性132，从而致使电阻状态变成较不明确的，且在一些状况下，为相反的。
因此，产业中长期需要用以屏蔽MTJ装置以免于从MTJ装置外部发出的磁通量(即，电磁干扰)的设备和方法。屏蔽MTJ装置将改进其中集成了MTJ装置的MRAM的性能和可靠性。
发明内容
本发明的示范性实施例涉及用于屏蔽非易失性存储器(例如，屏蔽磁隧道结(MTJ)装置)以免于磁通量的方法和设备。
在一实例中，屏蔽层邻近MTJ装置的电极而形成，使得屏蔽层大体上环绕电极的表面，且金属线耦合到屏蔽层。金属线可通过通孔耦合到屏蔽层。
在另一实例中，提供一种通过集成的屏蔽设备保护的MTJ装置。MTJ装置在衬底上，且具有底部电极、一个或一个以上钉扎层、势垒层、一个或一个以上自由层和顶部电极。所述MTJ装置还具有：屏蔽层，其在所述顶部电极上方，使得所述屏蔽层大体上环绕所述顶部电极的顶表面；以及所述屏蔽层上的金属线连接。所述屏蔽层可由导电材料形成。所述金属线连接可通过通孔耦合到所述屏蔽层。所述MTJ装置可集成到选自由以下各者组成的群组的装置中：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元和计算机。
在另一实例中，提供一种通过集成的屏蔽设备保护的MTJ装置。所述MTJ装置包含用于使用屏蔽层来减小MTJ电极附近的磁场强度的装置，所述屏蔽层邻近所述MTJ电极，使得所述屏蔽层大体上环绕所述MTJ电极的表面。所述MTJ装置还具有所述屏蔽层上的金属线连接。
在一实例中，提供一种用于通过利用集成的屏蔽设备来保护MTJ装置的方法。所述方法包含在衬底上形成MTJ装置。所述MTJ装置包含底部电极、一个或一个以上钉扎层、势垒层、一个或一个以上自由层和第一顶部电极层。所述方法进一步包含在所述第一顶部电极层上方形成屏蔽层，使得所述屏蔽层完全环绕所述第一顶部电极层的顶表面；以及在所述屏蔽层上方形成第二顶部电极层。而且，在所述第二顶部电极层上形成金属线连接，使得通过所述屏蔽层保护所述MTJ装置以免于由所述金属线引起的磁力。
在额外实例中，提供一种非暂时计算机可读媒体，所述非暂时计算机可读媒体包括上面存储着的指令，所述指令在由光刻装置执行时致使所述光刻装置执行方法的至少一部分。所述方法包含在衬底上形成MTJ装置。所述MTJ装置包含底部电极、一个或一个以上钉扎层、势垒层、一个或一个以上自由层和第一顶部电极层。所述方法还包含在所述第一顶部电极层上方形成屏蔽层，使得所述屏蔽层完全环绕所述第一顶部电极层的顶表面；以及在所述屏蔽层上方形成第二顶部电极层。另外，所述方法包含在所述第二顶部电极层上形成金属线连接，使得通过所述屏蔽层保护所述MTJ装置以免于由所述金属线引起的磁力。
进一步提供一种通过集成的屏蔽设备保护的MTJ装置。所述MTJ装置在衬底上，且包含底部电极、一个或一个以上钉扎层、势垒层、一个或一个以上自由层和第一顶部电极层。所述MTJ装置还包含：屏蔽层，其在所述第一顶部电极层上方，使得所述屏蔽层完全环绕所述第一顶部电极层的顶表面；以及在所述屏蔽层上方的第二顶部电极层。所述MTJ装置另外包含金属线连接，其在所述第二顶部电极层上，使得通过所述屏蔽层保护所述MTJ装置以免于由所述金属线引起的磁力。所述屏蔽层可由导电材料形成。所述金属线连接可通过通孔耦合到所述屏蔽层。所述MTJ装置可集成到选自由以下各者组成的群组的装置中：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、PDA、固定位置数据单元和计算机。
在一实例中，提供一种通过集成的屏蔽设备保护的MTJ装置。所述MTJ装置包含用于使用屏蔽层来减小第一MTJ电极附近的磁场强度的装置，所述屏蔽层在所述第一MTJ电极上方，使得所述屏蔽层大体上环绕所述第一MTJ电极的表面。所述MTJ装置还包含：邻近所述屏蔽层的第二电极层；以及金属线，其耦合到所述第二电极层，使得通过所述屏蔽层保护所述MTJ装置以免于由所述金属线引起的磁力。
上述内容已广泛地概述了本教示的特征和技术优点以便可较好地理解随后的具体实施方式。本文中描述的额外特征和优点形成了权利要求书的标的物。所揭示的概念和特定实施例可易于用作用于修改或设计其它结构以用于实现本教示的相同目的的基础。这些等效构造不脱离如所附权利要求书中阐述的教示的技术。当结合附图进行考虑时，将从以下描述更好地理解据信为本教示的特性的新颖特征(关于其组织和操作方法两者)连同另外的目标和优点。提供图式中的每一者以仅用于说明和描述的目的，且不界定本教示的限制。
附图说明
呈现附图以描述本教示的实例，且并不作为限制。
图1A和1B描绘磁隧道结(MTJ)存储元件。
图2A和2B分别描绘在读取和写入操作期间的磁阻随机存取存储器(MRAM)胞元。
图3A和3B描绘自旋转移力矩磁阻随机存取存储器(STT-MRAM)胞元。
图4描绘常规MTJ的性能特性。
图5描绘示范性通信系统。
图6A到6E描绘包含屏蔽的MTJ元件的部分的横截面层视图。
图7A到7J描述用以形成经屏蔽MTJ结构的步骤。
图8A到8F描述用以形成另一经屏蔽MTJ结构的步骤。
图9A到9J描述用以形成另一经屏蔽MTJ结构的步骤。
图10A到10H描述用以形成另一经屏蔽MTJ结构的步骤。
图11A到11I描述用以形成另一经屏蔽MTJ结构的步骤。
根据惯例，图式中说明的各种特征可以不按比例绘制。因此，为了清楚起见可任意扩大或减小各种特征的尺寸。根据惯例，为了清楚起见而简化图式中的一些。因此，图式可能没有描绘给定设备(例如，装置)或方法的所有组件。最后，相似参考标号在整个说明书和图式中用以表示相似特征。
具体实施方式
以下描述及相关图式中揭示针对本发明的特定实施例的本发明的各方面。可在不脱离本发明的范围的情况下设计替代实施例。此外，将不会详细描述或将省略本发明的众所周知的元件，以免混淆本发明的相关细节。
词“示范性”在本文中用以表示“充当实例、例子或示例”。本文中被描述为“示范性的”任何实施例不必被理解为比其它实施例优选或有利。同样，术语“本发明的实施例”并不要求本发明的所有实施例包含所论述的特征、优点或操作模式。
应注意，术语“连接”、“耦合”或其任何变体意味着两个或两个以上元件之间的直接或间接的任何连接或耦合，且可涵盖“连接”或“耦合”在一起的两个元件之间的一个或一个以上中间元件的存在。所述元件之间的耦合或连接可为物理的、逻辑的或其组合。如本文中所使用，两个元件可被视为通过使用一个或一个以上导线、电缆和／或印刷电连接以及通过使用电磁能(例如，具有在射频区域、微波区域和光学(可见和不可见)区域中的波长的电磁能)(作为若干非限制和非详尽实例)而“连接”或“耦合”在一起。
应理解，术语“信号”可包含任何信号，例如数据信号、音频信号、视频信号、多媒体信号。
可使用多种不同技术和技艺中的任一者来表示信息和信号。举例来说，可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在此描述中全篇提到的数据、指令、命令、信息、信号、位、符号和码片。
应理解，本文中使用例如“第一”、“第二”等表示对元件的任何提及一般来说不限制那些元件的数量或次序。实情为，这些表示在本文中可用作在两个或两个以上元件或元件的例子之间进行区分的常规方法。因此，对第一和第二元件的提及并不意味仅可使用两个元件，或第一元件必须先于第二元件。而且，除非另外陈述，否则一组元件可包括一个或一个以上元件。另外，说明书或权利要求书中使用的“A、B或C中的至少一者”的形式的术语意味着“A或B或C或这些元件的任何组合”。
本文中所使用的术语仅出于描述特定实施例的目的且不希望限制本发明的实施例。如本文中所使用，除非上下文另外清楚地指示，否则希望单数形式“一”和“所述”也包含复数形式。应进一步理解，术语“包括”和／或“包含”在本文中使用时指定所陈述的特征、整体、步骤、操作、元件和／或组件的存在，但并不排除一个或一个以上其它特征、整体、步骤、操作、元件、组件和／或其群组的存在或添加。
本文中使用的空间描述(例如，“顶部”、“中间”、“底部”、“左方”、“中心”、“右方”、“上”、“下”、“垂直”、“水平”等)仅用于说明性目的，且并非限制性描述词。此处描述的结构的实际实施方案可在空间上布置在任何定向上，从而提供此处描述的功能。另外，在本文中使用术语“邻近”以描述集成电路元件之间的空间关系时，邻近的集成电路元件不需要直接物理接触，且其它集成电路元件可位于邻近的集成电路元件之间。
此外，根据待由(例如)计算装置的元件执行的动作的序列来描述许多实施例。应认识到，本文中描述的各种动作可通过特定电路(例如，专用集成电路(ASIC))，通过由一个或一个以上处理器执行的程序指令或通过两者的组合来执行。此外，可认为本文中所述的这些动作序列完全实施于任何形式的计算机可读存储媒体内，所述计算机可读存储媒体中存储有一组对应计算机指令，所述指令在被执行时将致使相关联的处理器执行本文中所述的功能性。因此，本发明的各种方面可体现为许多不同形式，所有形式均被涵盖在所主张的标的物的范围内。此外，对于本文中所述的实施例中的每一者来说，任何所述实施例的对应形式可在本文中被描述为(例如)“经配置以执行所描述的动作的逻辑”。
介绍
提供用于屏蔽非易失性存储器的方法和设备，例如，屏蔽磁隧道结(MTJ)装置以免于磁通量。在一实例中，屏蔽层邻近MTJ装置的电极而形成，使得屏蔽层大体上环绕电极的表面，且金属线耦合到屏蔽层。金属线可通过通孔耦合到屏蔽层。
图式解释
图5描绘其中可有利地采用本发明的实施例的示范性通信系统500。出于说明的目的，图5展示三个远程单元520、530和550以及两个基站540。应认识到，常规无线通信系统可具有更多的远程单元和基站。远程单元520、530和550包含如本文中进一步论述的本发明的实施例525A到525C的至少一部分。图5展示从基站540到远程单元520、530和550的前向链路信号580，以及从远程单元520、530和550到基站540的反向链路信号590。
在图5中，远程单元520展示为移动电话，远程单元530展示为便携式计算机，且远程单元550展示为无线本地环路系统中的固定位置远程单元。举例来说，远程单元可为移动电话、手持式个人通信系统(PCS)单元、例如个人数据助理等便携式数据单元、GPS允用装置、导航装置、机顶盒、音乐播放器、视频播放器、娱乐单元、例如仪表读取设备等固定位置数据单元、接收器或存储或检索数据或计算机指令的任何其它装置，或其任何组合。尽管图5说明了根据本发明的教示的远程单元，但本发明不限于这些示范性所说明单元。本发明的实施例可适用于包含MTJ装置的任何装置中。
图6A到6E描绘根据示范性实施例的包含屏蔽的MTJ元件的部分的横截面层视图。
图6A描绘经屏蔽MTJ结构600A。经屏蔽MTJ结构600A包含钉扎层110、势垒层120和自由层130。钉扎层110耦合到底部电极605和金属层610。自由层130通过硬掩模620耦合到顶部电极615A。绝缘体625A使硬掩模620、自由层130和势垒层120绝缘。具有U形横截面的屏蔽630A屏蔽顶部电极615A、硬掩模620和自由层130中的每一者的至少一部分。屏蔽630A具有帽状结构，硬掩模620、自由层130和顶部电极615A中的每一者的至少一部分位于所述帽状结构内。
图6B描绘经屏蔽MTJ结构600B。经屏蔽MTJ结构600B包含钉扎层110、势垒层120和自由层130。钉扎层110耦合到底部电极605和金属接点610。自由层130通过硬掩模620和屏蔽630B耦合到顶部电极615B。绝缘体625B使硬掩模620、自由层130和势垒层120绝缘。屏蔽630B屏蔽硬掩模620、自由层130和势垒层120中的每一者的至少一部分。屏蔽630B具有帽状结构，硬掩模620、自由层130和顶部电极615B中的每一者的至少一部分位于所述帽状结构内。
图6C描绘经屏蔽MTJ结构600C。经屏蔽MTJ结构600C包含钉扎层110、势垒层120和自由层130。钉扎层110耦合到底部电极605和金属接点610。自由层130通过硬掩模620耦合到顶部电极615C。绝缘体625C使硬掩模620、自由层130和势垒层120绝缘。屏蔽630C屏蔽硬掩模620、自由层130、势垒层120和顶部电极615C中的每一者的至少一部分。屏蔽630C具有一结构，硬掩模620、自由层130和顶部电极615C中的每一者的至少一部分位于所述结构内。
图6D描绘经屏蔽MTJ结构600D。经屏蔽MTJ结构600D包含钉扎层110、势垒层120和自由层130。钉扎层110耦合到底部电极605和金属接点610。自由层130通过硬掩模620耦合到顶部电极615D。绝缘体625D使硬掩模620、自由层130、势垒层120和钉扎层110绝缘。屏蔽630D屏蔽硬掩模620、自由层130、势垒层120和钉扎层110中的每一者的至少一部分。屏蔽630D具有一结构，硬掩模620、自由层130、钉扎层110和绝缘体625D中的每一者的至少一部分位于所述结构内。
图6E描绘经屏蔽MTJ结构600E。经屏蔽MTJ结构600E包含钉扎层110、势垒层120和自由层130。钉扎层110耦合到底部电极605和金属接点610。自由层130通过硬掩模620耦合到顶部电极615E。绝缘体625E使硬掩模620、自由层130、势垒层120、钉扎层110和顶部电极615E的至少一部分绝缘。屏蔽630E屏蔽硬掩模620、自由层130、势垒层120、钉扎层110和顶部电极615E中的每一者的至少一部分。屏蔽630E具有一结构，硬掩模620、自由层130、势垒层120、钉扎层110和顶部电极615E中的每一者的至少一部分位于所述结构内。
在一实例中，顶部电极615A到615E由TaN形成，屏蔽630A到630E由NiFe、Fe或其它高磁导率材料形成；绝缘体625A到625E由SiN形成；且硬掩模620和底部电极两者由Ta形成。
图7A到7J、8A到8F、9A到9J、10A到10H和11A到11I描述根据实施例的用于形成经屏蔽MTJ结构的示范性步骤。并不需要在所有实施例中执行此处描述的所有步骤。另外，可根据与此处描述的过程不同的过程来形成经屏蔽MTJ结构。
图7A到7J和8A到8F描述用以形成经屏蔽MTJ结构600A和经屏蔽MTJ结构600B两者的步骤。
图7A描绘步骤700，其中在衬底上形成金属层610。把将形成硬掩模620、自由层130、势垒层120、钉扎层110、底部电极605的材料层沉积在金属层610上。可用如所属领域的技术人员已知的任何方式(常规的或其它方式)涂覆所述层。举例来说，可通过溅镀、化学气相沉积、电镀、光刻工艺等形成所述层。
图7B描绘步骤705，其中移除材料以界定底部电极605和钉扎层110。可通过蚀刻、磨铣或以如所属领域的技术人员已知的任何方式(常规的或其它方式)进行移除。
图7C描绘步骤710，其中涂覆电介质或极低K膜来保护衬底和过程平坦化。
图7D描绘步骤715，移除材料以形成具有硬掩模620、自由层130和势垒层120的MTJ装置。
图7E描绘步骤720，其中形成绝缘层625A到625B。此时，过程可进行到步骤725，或图8A中描绘的步骤800。
图7F描绘步骤725，其中在硬掩模620上形成顶部电极615A，且在顶部电极615A上形成屏蔽630A。
图7G描绘步骤730，其中在顶部电极615A和绝缘层625A两者上形成屏蔽630A的额外材料。
图7H描绘步骤735，其可产生经屏蔽MTJ结构600A，其中回蚀屏蔽层630A以形成屏蔽间隔物。在一实例中，将屏蔽630A蚀刻到在10到400埃之间的厚度。步骤700到735形成经屏蔽MTJ结构600A。此时，过程进行到步骤740或步骤745。
图7I描绘步骤740，其中在屏蔽630A上形成通孔742和金属线744。金属线744可由任何合适的导电材料(包含铜、铝、金、银、镍、锡、钛和/或金属的组合等)形成。
图7J描绘步骤745，其中在屏蔽层630A上形成金属线746。金属线746可由任何合适的导电材料(包含铜、铝、金、银、镍、锡、钛和/或金属的组合等)形成。
图8A描绘步骤800，其中在硬掩模620上形成屏蔽层630B，且在屏蔽630B上形成顶部电极615B。
图8B描绘步骤805，其中在顶部电极615B和绝缘层625B两者上形成屏蔽层630B的额外材料。
图8C描绘步骤810，其中回蚀屏蔽630B以暴露顶部电极615B，且将屏蔽层630B形成为帽状结构。步骤810可产生经屏蔽MTJ结构600B。步骤700到720和800到810形成经屏蔽MTJ结构600B。此时，过程进行到步骤815或步骤820。图8D提供经屏蔽MTJ结构600B的透视图，经屏蔽MTJ结构600B包含钉扎层110、势垒层120、自由层130、硬掩模620、顶部电极615B、屏蔽630B、底部电极605和绝缘体625B。
图8E描绘步骤815，其中在顶部电极615B上形成通孔842和金属线844。金属线844可由任何合适的导电材料(包含铜、铝、金、银、镍、锡、钛和/或金属的组合等)形成。
图8F描绘步骤820，其中在顶部电极615B上形成金属线846。金属线846可由任何合适的导电材料(包含铜、铝、金、银、镍、锡、钛和/或金属的组合等)形成。
图9A到9J描述用以形成经屏蔽MTJ结构600C的步骤。
图9A描绘步骤900，其中在衬底上形成金属层610。把将形成硬掩模620、自由层130、势垒层120、钉扎层110、底部电极605的材料层沉积在金属层610上。可用如所属领域的技术人员已知的任何方式(常规的或其它方式)涂覆所述层。举例来说，可通过溅镀、化学气相沉积、电镀、光刻工艺等形成所述层。
图9B描绘步骤905，其中移除材料以界定底部电极605和钉扎层110。可通过蚀刻、磨铣或以如所属领域的技术人员已知的任何方式(常规的或其它方式)进行移除。
图9C描绘步骤910，其中涂覆电介质或极低K膜来保护衬底和过程平坦化。
图9D描绘步骤915，移除材料以形成具有硬掩模620、自由层130和势垒层120的MTJ装置。
图9E描绘步骤920，其中绝缘层625C形成在硬掩模620、自由层130和势垒层120周围。
图9F描绘步骤925，其中在硬掩模620上形成顶部电极615C。
图9G描绘步骤930，其中在顶部电极615C和绝缘层625C上形成屏蔽630C。
图9H描绘步骤935，其中回蚀屏蔽630C以形成屏蔽间隔物且暴露顶部电极615C，且从绝缘层625C移除屏蔽630C。步骤900到935形成经屏蔽MTJ结构600C。此时，过程进行到步骤940或步骤945。
图9I描绘步骤940，其中在顶部电极615C上形成通孔942和金属线944。金属线944可由任何合适的导电材料(包含铜、铝、金、银、镍、锡、钛和/或金属的组合等)形成。
图9J描绘步骤945，其中在顶部电极615C上形成金属线946。金属线946可由任何合适的导电材料(包含铜、铝、金、银、镍、锡、钛和/或金属的组合等)形成。
图10A到10H描述用以形成经屏蔽MTJ结构600D的步骤。
图10A描绘步骤1000，其中在衬底上形成金属层610。把将形成硬掩模620、自由层130、势垒层120、钉扎层110、底部电极605的材料层沉积在金属层610上。可用如所属领域的技术人员已知的任何方式(常规的或其它方式)涂覆所述层。举例来说，可通过溅镀、化学气相沉积、电镀、光刻工艺等形成所述层。
图10B描绘步骤1005，其中移除材料以界定钉扎层110、势垒层120、自由层130和硬掩模620。可通过蚀刻、磨铣或以如所属领域的技术人员已知的任何方式(常规的或其它方式)进行移除。
图10C描绘步骤1010，其中在底部电极605上形成绝缘层625D，且在绝缘层625D上形成屏蔽630D。
图10D描绘步骤1015，其中回蚀屏蔽630D以形成屏蔽间隔物且暴露绝缘层625D。
图10E描绘步骤1020，其中在绝缘层625D上形成电介质或极低K膜，且随后回蚀电介质或极低K膜以暴露硬掩模620。
图10F描绘步骤1025，其中在硬掩模620上形成顶部电极615D，且通过蚀刻来界定底部电极605。步骤1000到1025形成经屏蔽MTJ结构600D。此时，过程进行到如图10G中展示的步骤1030或图10H中描绘的步骤1035。
图10G描绘步骤1030，其中在顶部电极615D上形成通孔1042和金属线1044。金属线1044可由任何合适的导电材料(包含铜、铝、金、银、镍、锡、钛和/或金属的组合等)形成。
图10H描绘步骤1035，其中在顶部电极615D上形成金属线1046。金属线1046可由任何合适的导电材料(包含铜、铝、金、银、镍、锡、钛和/或金属的组合等)形成。
图11A到11I描述用以形成经屏蔽MTJ结构600E的步骤。
图11A描绘步骤11()()，其中在衬底上形成金属层610。把将形成硬掩模620、自由层130、势垒层120、钉扎层110和底部电极605的材料层沉积在金属层610上。可用如所属领域的技术人员已知的任何方式(常规的或其它方式)涂覆所述层。举例来说，可通过溅镀、化学气相沉积、电镀、光刻工艺等形成所述层。
图11B描绘步骤1105，其中移除材料以界定钉扎层110、势垒层120、自由层130和硬掩模620。可通过蚀刻、磨铣或以如所属领域的技术人员已知的任何方式(常规的或其它方式)进行移除。
图11C描绘步骤1110，其中在底部电极605上形成绝缘层625E。
图11D描绘步骤1115，其中在绝缘层625E上形成电介质或极低K膜。
图11E描绘步骤1120，其中在硬掩模620上形成顶部电极615E。通过蚀刻来界定底部电极605。
图11F描绘步骤1125，其中形成另一层绝缘层625E。随后在绝缘层625E上形成屏蔽630E。
图11G描绘步骤1130，其中回蚀屏蔽630E以暴露顶部电极615E和一部分的绝缘层625E。步骤1100到1130形成经屏蔽MTJ结构600E。此时，过程进行到步骤1135或步骤1140。
图11H描绘步骤1135，其中在顶部电极615E上形成通孔1142和金属线1144。金属线1144可由任何合适的导电材料(包含铜、铝、金、银、镍、锡、钛和/或金属的组合等)形成。
图11I描绘步骤1140，其中在顶部电极615E上形成金属线1146。金属线1146可由任何合适的导电材料(包含铜、铝、金、银、镍、锡、钛和/或金属的组合等)形成。
结论
所属领域的技术人员将了解，可使用多种不同技术和技艺中的任一者来表示信息和信号。举例来说，可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在以上描述中可能全篇提到的数据、指令、命令、信息、信号、位、符号和码片。
此外，所属领域的技术人员将了解，结合本文中所揭示的实施例而描述的各种说明性逻辑块、模块、电路和算法步骤可实施为电子硬件、计算机软件或两者的组合。为清楚说明硬件与软件的此互换性，上文已大致就功能性描述了各种说明性组件、块、模块、电路和步骤。此些功能性是实施为硬件还是软件取决于特定应用以及施加于整个系统的设计约束。所属领域的技术人员可针对每一特定应用以不同方式来实施所描述的功能性，但此些实施决策不应被解释为会导致脱离本教示的范围。
在一些方面中，本文中的教示可用于能够通过共享可用系统资源(例如，通过指定带宽、发射功率、译码、交错等中的一者或一者以上)来支持与多个用户的通信的多路接入系统中。举例来说，本文中的教示可应用于以下技术中的任一者或组合：码分多址(CDMA)系统、多载波CDMA(MCCDMA)、宽带CDMA(W-CDMA)、高速分组接入(HSPA、HSPA+)系统、时分多址(TDMA)系统、频分多址(FDMA)系统、单载波FDMA(SC-FDMA)系统、正交频分多址(OFDMA)系统或其它多路接入技术。使用本文中的教示的无线通信系统可经设计以实施一个或一个以上标准，例如IS-95、cdma2000、IS-856、W-CDMA、TDSCDMA和其它标准。CDMA网络可实施无线电技术，例如通用陆地无线电接入(UTRA)、cdma2000或某一其它技术。UTRA包含W-CDMA和低码片速率(LCR)。cdma2000技术涵盖IS-2000、IS-95和IS-856标准。TDMA网络可实施例如全球移动通信系统(GSM)等无线电技术。OFDMA网络可实施例如演进UTRA(E-UTRA)、IEEE802.11、IEEE802.16、IEEE802.20、Flash-OFDM.RTM等无线电技术。UTRA、E-UTRA和GSM是通用移动电信系统(UMTS)的部分。本文中的教示可在3GPP长期演进(LTE)系统、超移动宽带(UMB)系统和其它类型的系统中实施。LTE为使用E-UTRA的UMTS的版本。在来自名为“第三代合作伙伴计划”(3GPP)的组织的文献中描述了UTRA、E-UTRA、GSM、UMTS和LTE，而在来自名为“第三代合作伙伴计划2”(3GPP2)的组织的文献中描述了cdma2000。尽管可使用3GPP术语来描述本发明的某些方面，但应理解，本文中的教示可应用于3GPP(例如，Rel99、Rel5、Rel6、Rel7)技术，以及3GPP2(例如，lxRTT、lxEV-DORelO、RevA、RevB)技术和其它技术。所述技术可用于新兴的和未来的网络和接口，包含长期演进(LTE)。
结合本文中所揭示的实施例而描述的方法、序列和/或算法可直接以硬件、由处理器执行的软件模块或两者的组合来体现。软件模块可驻留在RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可装卸式磁盘、CD-ROM，或此项技术中已知的任一其它形式的存储媒体中。示范性存储媒体耦合到处理器，使得处理器可从存储媒体读取信息并将信息写入到存储媒体。在替代方案中，存储媒体可与处理器成一体式。
因此，本发明的实施例可包含记录有本文中描述的方法的计算机可读媒体。因此，本发明并不限于所说明的实例，且用于执行本文中所描述的功能性的任何装置均包含在本发明的实施例中。
所揭示装置和方法可经设计且可经配置到存储在计算机可读媒体上的GDSII和GERBER计算机文件中。这些文件又被提供给制造处置者，其基于这些文件用光刻装置来制造装置。所得产品为半导体晶片，其接着被切割成半导体裸片且封装成半导体芯片。芯片接着用于本文中描述的装置中。
所陈述或说明的事物不希望导致专用于任何组件、步骤、特征、对象、益处、优点或等效于公开的，不管所述事物是否在权利要求书中进行叙述。
虽然此揭示内容展示了本发明的示范性实施例，但应注意，在不脱离如所附权利要求书所界定的本发明的范围的情况下，可在本文中进行各种改变和修改。无需以任何特定次序来执行根据本文中所述的本发明的实施例的方法权利要求的功能、步骤和/或动作。

Claims (22)

1.一种用于通过利用集成的屏蔽设备来保护磁隧道结MTJ胞元的方法，其包括：
在衬底上形成MTJ装置，其中所述MTJ装置包括：
底部电极；
一个或一个以上钉扎层；
势垒层；
一个或一个以上自由层；
一个或一个以上硬掩模层；以及
顶部电极；
形成单屏蔽层，该单屏蔽层在所述顶部电极上方延展，并在所述顶部电极、所述一个或一个以上硬掩模层、以及所述一个或一个以上自由层的至少一部分的侧边周围延展，以形成帽状磁屏蔽结构，所述顶部电极、所述一个或一个以上硬掩模层和所述一个或一个以上自由层中的每一者的至少部分位于所述帽状磁屏蔽结构中。
2.根据权利要求1所述的方法，其中所述屏蔽层由高磁导率材料形成。
3.根据权利要求1或2所述的方法，进一步包含形成电耦合到所述单屏蔽层的金属线连接。
4.根据权利要求3所述的方法，其中所述金属线连接通过通孔电耦合到所述单屏蔽层。
5.一种通过集成的屏蔽设备保护的磁隧道结MTJ胞元，其包括：
衬底上的MTJ装置，其中所述MTJ装置包括：
底部电极；
一个或一个以上钉扎层；
势垒层；
一个或一个以上自由层；
一个或一个以上硬掩模层；以及
顶部电极；
以及
屏蔽层，
其中所述屏蔽层为单磁屏蔽结构，该单磁屏蔽结构在所述顶部电极上方延展，并在所述顶部电极、所述一个或一个以上硬掩模层、以及所述一个或一个以上自由层的至少一部分的侧边周围延展，以形成帽状磁屏蔽结构；所述顶部电极、所述一个或一个以上硬掩模层和所述一个或一个以上自由层中的每一者的至少部分位于所述帽状磁屏蔽结构中；或者其中所述屏蔽层为磁屏蔽结构，所述磁屏蔽结构围绕所述顶部电极的侧面表面，但不覆盖所述顶部电极的顶部表面；使得所述屏蔽层具有一结构，所述顶部电极、所述一个或一个以上硬掩模层和所述一个或一个以上自由层中的每一者的至少部分位于该结构中。
6.根据权利要求5所述的MTJ胞元，其中所述屏蔽层由高磁导率材料形成。
7.根据权利要求5或6所述的MTJ胞元，进一步包含：
当所述屏蔽层为所述单磁屏蔽结构时，电耦合到所述单磁屏蔽结构的金属线连接。
8.根据权利要求5或6所述的MTJ胞元，进一步包含：
当所述屏蔽层为所述磁屏蔽结构时，电耦合到所述顶部电极的金属线连接。
9.根据权利要求7所述的MTJ胞元，其中所述金属线连接通过通孔电耦合到所述单磁屏蔽结构。
10.根据权利要求8所述的MTJ胞元，其中所述金属线连接通过通孔电耦合到所述顶部电极。
11.一种用于通过利用集成的屏蔽设备来保护磁隧道结MTJ装置的方法，其包括：
在衬底上形成MTJ装置，其中所述MTJ装置包括：
底部电极；
一个或一个以上钉扎层；
势垒层；
一个或一个以上自由层；
一个或一个以上硬掩模层；以及
第一顶部电极层；
在所述第一顶部电极层上方形成屏蔽层，使得所述屏蔽层完全环绕所述第一顶部电极层的顶表面；
在所述屏蔽层上方形成第二顶部电极层；以及
在所述第二顶部电极层上形成金属线连接，使得通过所述屏蔽层保护所述MTJ装置以免于由所述金属线引起的磁力。
12.根据权利要求11所述的方法，其中所述屏蔽层由高磁导率材料形成。
13.根据权利要求11所述的方法，其中所述金属线连接通过通孔耦合到所述第二顶部电极层。
14.根据权利要求11所述的方法，其进一步包括将所述MTJ装置集成到选自由以下各者组成的群组的设备中：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元和计算机。
15.一种通过集成的屏蔽设备保护的磁隧道结MTJ装置，其包括：
衬底上的MTJ装置，其中所述MTJ装置包括：
底部电极；
一个或一个以上钉扎层；
势垒层；
一个或一个以上自由层；
一个或一个以上硬掩模层；以及
第一顶部电极层；
屏蔽层，其在所述第一顶部电极层上方，使得所述屏蔽层完全环绕所述第一顶部电极层的顶表面；
第二顶部电极层，其在所述屏蔽层上方；以及
金属线连接，其在所述第二顶部电极层上，使得通过所述屏蔽层保护所述MTJ装置以免于由所述金属线引起的磁力。
16.根据权利要求15所述的MTJ装置，其中所述屏蔽层由高磁导率材料形成。
17.根据权利要求15所述的MTJ装置，其中所述金属线连接通过通孔耦合到所述屏蔽层。
18.根据权利要求15所述的MTJ装置，其进一步包括选自由以下各者组成的群组的装置：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元和计算机，所述MTJ装置集成到所述装置中。
19.一种通过集成的屏蔽设备保护的磁隧道结MTJ装置，其包括：
用于使用屏蔽层来减小第一MTJ电极附近的磁场强度的装置，所述屏蔽层在所述第一MTJ电极上方，使得所述屏蔽层大体上环绕所述第一MTJ电极的表面；
邻近所述屏蔽层的第二电极层；以及
金属线，其耦合到所述第二电极层，使得通过所述屏蔽层保护所述MTJ装置以免于由所述金属线引起的磁力。
20.根据权利要求19所述的MTJ装置，其中所述屏蔽层由高磁导率材料形成。
21.根据权利要求19所述的MTJ装置，其中所述金属线通过耦合到所述屏蔽层的通孔耦合到所述第二电极层。
22.根据权利要求19所述的MTJ装置，其进一步包括选自由以下各者组成的群组的装置：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元和计算机，所述MTJ装置集成到所述装置中。
CN201280013402.4A 2011-02-14 2012-02-14 将屏蔽集成到用于磁阻随机存取存储器的磁隧道结装置中的方法 Expired - Fee Related CN103443860B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/026,320 2011-02-14
US13/026,320 US8557610B2 (en) 2011-02-14 2011-02-14 Methods of integrated shielding into MTJ device for MRAM
PCT/US2012/025133 WO2012112619A1 (en) 2011-02-14 2012-02-14 Methods of integrated shielding into mtj device for mram

Publications (2)

Publication Number Publication Date
CN103443860A CN103443860A (zh) 2013-12-11
CN103443860B true CN103443860B (zh) 2016-11-09

Family

ID=45952630

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280013402.4A Expired - Fee Related CN103443860B (zh) 2011-02-14 2012-02-14 将屏蔽集成到用于磁阻随机存取存储器的磁隧道结装置中的方法

Country Status (5)

Country Link
US (2) US8557610B2 (zh)
EP (1) EP2676274B1 (zh)
JP (1) JP5694571B2 (zh)
CN (1) CN103443860B (zh)
WO (1) WO2012112619A1 (zh)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5033598B2 (ja) 2007-11-28 2012-09-26 株式会社日立製作所 表示装置および映像機器
JP5476185B2 (ja) 2010-03-31 2014-04-23 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US8557610B2 (en) 2011-02-14 2013-10-15 Qualcomm Incorporated Methods of integrated shielding into MTJ device for MRAM
US8928100B2 (en) * 2011-06-24 2015-01-06 International Business Machines Corporation Spin transfer torque cell for magnetic random access memory
US8921959B2 (en) * 2011-07-26 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM device and fabrication method thereof
US20140061827A1 (en) * 2012-08-29 2014-03-06 Headway Technologies, Inc. Metal Protection Layer over SiN Encapsulation for Spin-Torque MRAM Device Applications
US9166150B2 (en) * 2012-12-21 2015-10-20 Intel Corporation Electric field enhanced spin transfer torque memory (STTM) device
US8952504B2 (en) 2013-02-08 2015-02-10 Qualcomm Incorporated Small form factor magnetic shield for magnetorestrictive random access memory (MRAM)
US9172033B2 (en) 2013-07-03 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM device and fabrication method thereof
US9257636B2 (en) 2013-09-11 2016-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Perpendicular magnetic random-access memory (MRAM) formation by direct self-assembly method
US9564403B2 (en) * 2013-09-27 2017-02-07 Infineon Technologies Ag Magnetic shielding of perpendicular STT-MRAM
KR102101954B1 (ko) 2013-11-05 2020-05-29 삼성전자주식회사 자기터널접합을 포함하는 자기 기억 소자
US9142762B1 (en) * 2014-03-28 2015-09-22 Qualcomm Incorporated Magnetic tunnel junction and method for fabricating a magnetic tunnel junction
US9269893B2 (en) * 2014-04-02 2016-02-23 Qualcomm Incorporated Replacement conductive hard mask for multi-step magnetic tunnel junction (MTJ) etch
US10003014B2 (en) * 2014-06-20 2018-06-19 International Business Machines Corporation Method of forming an on-pitch self-aligned hard mask for contact to a tunnel junction using ion beam etching
US9343659B1 (en) 2014-11-07 2016-05-17 Qualcomm Incorporated Embedded magnetoresistive random access memory (MRAM) integration with top contacts
JP6401036B2 (ja) * 2014-12-10 2018-10-03 株式会社ジェイデバイス 磁気不揮発性メモリ素子の磁気シールドパッケージ
US20180261269A1 (en) * 2015-01-02 2018-09-13 Jannier Maximo Roiz Wilson Three-dimensional mram cell configurations
US9559294B2 (en) 2015-01-29 2017-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned magnetoresistive random-access memory (MRAM) structure for process damage minimization
US10008662B2 (en) * 2015-03-12 2018-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Perpendicular magnetic tunneling junction (MTJ) for improved magnetoresistive random-access memory (MRAM) process
US9875971B2 (en) 2015-03-26 2018-01-23 Globalfoundries Singapore Pte. Ltd. Magnetic shielding of MRAM package
US10510946B2 (en) 2015-07-23 2019-12-17 Globalfoundries Singapore Pte. Ltd. MRAM chip magnetic shielding
US10475985B2 (en) 2015-03-26 2019-11-12 Globalfoundries Singapore Pte. Ltd. MRAM magnetic shielding with fan-out wafer level packaging
US9847473B2 (en) 2015-04-16 2017-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. MRAM structure for process damage minimization
JP6496036B2 (ja) * 2015-04-27 2019-04-03 東芝メモリ株式会社 磁気メモリ装置
US10096768B2 (en) 2015-05-26 2018-10-09 Globalfoundries Singapore Pte. Ltd. Magnetic shielding for MTJ device or bit
KR102002882B1 (ko) 2015-06-14 2019-07-24 주식회사 엘지화학 터치 센서 및 이의 제조방법
WO2016204774A1 (en) 2015-06-19 2016-12-22 Intel Corporation Capped magnetic memory
US9818935B2 (en) 2015-06-25 2017-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Techniques for MRAM MTJ top electrode connection
US9786839B2 (en) 2015-07-23 2017-10-10 Globalfoundries Singapore Pte. Ltd. 3D MRAM with through silicon vias or through silicon trenches magnetic shielding
KR102444235B1 (ko) * 2015-08-13 2022-09-16 삼성전자주식회사 자기 쉴딩층을 구비한 mram 소자와 반도체 패키지, 및 그들의 제조방법
US20170059669A1 (en) * 2015-08-26 2017-03-02 Qualcomm Incorporated Magnetic field enhancing backing plate for mram wafer testing
US10454021B2 (en) 2016-01-29 2019-10-22 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of manufacturing the same
US10038137B2 (en) * 2016-09-30 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. MRAM device and method for fabricating the same
US9985199B1 (en) * 2017-03-15 2018-05-29 International Business Machines Corporation Prevention of switching of spins in magnetic tunnel junctions by on-chip parasitic magnetic shield
US10522740B2 (en) 2018-05-29 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Techniques for MRAM MTJ top electrode to metal layer interface including spacer
US10886462B2 (en) * 2018-11-19 2021-01-05 International Business Machines Corporation Encapsulated memory pillars
CN111696961B (zh) * 2019-03-11 2022-04-12 联华电子股份有限公司 半导体结构及其制作方法
TWI801609B (zh) 2019-06-19 2023-05-11 聯華電子股份有限公司 磁阻式隨機存取記憶體結構及其製作方法
US11195993B2 (en) * 2019-09-16 2021-12-07 International Business Machines Corporation Encapsulation topography-assisted self-aligned MRAM top contact
CN113540342B (zh) * 2020-04-16 2023-07-14 长鑫存储技术有限公司 一种半导体结构及其制作方法
US11444238B2 (en) 2020-05-14 2022-09-13 International Business Machines Corporation Scalable heat sink and magnetic shielding for high density MRAM arrays
US11665974B2 (en) * 2021-01-27 2023-05-30 International Business Machines Corporation MRAM containing magnetic top contact
CN115148897A (zh) * 2021-03-30 2022-10-04 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构
US11887643B2 (en) 2021-08-02 2024-01-30 International Business Machines Corporation Integrated magnetic shield for MRAM arrays
CN116940214A (zh) * 2022-04-01 2023-10-24 北京超弦存储器研究院 一种磁性随机存取存储器及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1670825A (zh) * 2004-03-16 2005-09-21 日立环球储存科技荷兰有限公司 电流垂直于平面的磁阻传感器

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668688A (en) * 1996-05-24 1997-09-16 Quantum Peripherals Colorado, Inc. Current perpendicular-to-the-plane spin valve type magnetoresistive transducer
US6097579A (en) * 1998-08-21 2000-08-01 International Business Machines Corporation Tunnel junction head structure without current shunting
US6542342B1 (en) 1998-11-30 2003-04-01 Nec Corporation Magnetoresistive effect transducer having longitudinal bias layer directly connected to free layer
US6201673B1 (en) * 1999-04-02 2001-03-13 Read-Rite Corporation System for biasing a synthetic free layer in a magnetoresistance sensor
JP2002025015A (ja) * 2000-07-06 2002-01-25 Sony Corp 磁気トンネル効果型磁気ヘッド及びその製造方法
JP3576118B2 (ja) * 2001-03-30 2004-10-13 株式会社東芝 磁気抵抗効果素子およびその製造方法
JP2003115578A (ja) * 2001-10-05 2003-04-18 Canon Inc 不揮発固体磁気メモリ装置、該不揮発固体磁気メモリ装置の製造方法およびマルチ・チップ・パッケージ
US6960480B1 (en) * 2004-05-19 2005-11-01 Headway Technologies, Inc. Method of forming a magnetic tunneling junction (MTJ) MRAM device and a tunneling magnetoresistive (TMR) read head
JP4074281B2 (ja) * 2004-09-14 2008-04-09 株式会社東芝 磁気ランダムアクセスメモリ
US7356909B1 (en) 2004-09-29 2008-04-15 Headway Technologies, Inc. Method of forming a CPP magnetic recording head with a self-stabilizing vortex configuration
US7545662B2 (en) 2005-03-25 2009-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for magnetic shielding in semiconductor integrated circuit
US7445942B2 (en) 2005-07-15 2008-11-04 Magic Technologies, Inc. Process for manufacturing segmented MRAM array with patterned segmented magnetic shields
US7476954B2 (en) 2007-01-12 2009-01-13 Headway Technologies, Inc. TMR device with Hf based seed layer
US20080180856A1 (en) * 2007-01-31 2008-07-31 Toshiki Hirano Method and apparatus for a microactuator bonding pad structure for solder ball placement and reflow joint
US7738287B2 (en) * 2007-03-27 2010-06-15 Grandis, Inc. Method and system for providing field biased magnetic memory devices
US7764537B2 (en) 2007-04-05 2010-07-27 Qualcomm Incorporated Spin transfer torque magnetoresistive random access memory and design methods
US7573736B2 (en) * 2007-05-22 2009-08-11 Taiwan Semiconductor Manufacturing Company Spin torque transfer MRAM device
KR101145044B1 (ko) * 2008-01-30 2012-05-11 후지쯔 가부시끼가이샤 자기 저항 효과 소자, 자기 헤드, 및 정보 기억 장치
JP5203844B2 (ja) * 2008-08-07 2013-06-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8482966B2 (en) * 2008-09-24 2013-07-09 Qualcomm Incorporated Magnetic element utilizing protective sidewall passivation
US7829923B2 (en) * 2008-10-23 2010-11-09 Qualcomm Incorporated Magnetic tunnel junction and method of fabrication
KR101532752B1 (ko) * 2009-01-21 2015-07-02 삼성전자주식회사 자기 메모리 소자
US8120126B2 (en) * 2009-03-02 2012-02-21 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8455267B2 (en) * 2009-05-14 2013-06-04 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8508987B2 (en) * 2009-05-27 2013-08-13 Renesas Electronics Corporation Semiconductor device
US8735179B2 (en) * 2009-08-27 2014-05-27 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8492858B2 (en) * 2009-08-27 2013-07-23 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8513749B2 (en) * 2010-01-14 2013-08-20 Qualcomm Incorporated Composite hardmask architecture and method of creating non-uniform current path for spin torque driven magnetic tunnel junction
US8557610B2 (en) 2011-02-14 2013-10-15 Qualcomm Incorporated Methods of integrated shielding into MTJ device for MRAM

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1670825A (zh) * 2004-03-16 2005-09-21 日立环球储存科技荷兰有限公司 电流垂直于平面的磁阻传感器

Also Published As

Publication number Publication date
JP2014508412A (ja) 2014-04-03
US20120205764A1 (en) 2012-08-16
CN103443860A (zh) 2013-12-11
US20140021570A1 (en) 2014-01-23
WO2012112619A1 (en) 2012-08-23
US8796046B2 (en) 2014-08-05
EP2676274A1 (en) 2013-12-25
EP2676274B1 (en) 2018-08-15
US8557610B2 (en) 2013-10-15
JP5694571B2 (ja) 2015-04-01

Similar Documents

Publication Publication Date Title
CN103443860B (zh) 将屏蔽集成到用于磁阻随机存取存储器的磁隧道结装置中的方法
CN102160204B (zh) 利用保护性侧壁钝化的磁性元件
US9830966B2 (en) Three terminal SOT memory cell with anomalous Hall effect
US10553783B2 (en) Spin orbit torque magnetoresistive random access memory containing shielding element and method of making thereof
JP4355304B2 (ja) 超小型電子デバイスにおいて導電ワイヤの周囲のライナとして磁界コンセントレータを製造する方法
RU2469441C2 (ru) Ячейка запоминающего устройства и способ формирования магнитного туннельного перехода (mtj) ячейки запоминающего устройства
US8440330B2 (en) Memory cell with radial barrier
US11309488B2 (en) Double spin filter tunnel junction
TWI235451B (en) Magnetic nonvolatile memory device
US9780297B2 (en) Electronic device having a variable resistance element with a protection layer and method for fabricating the same
US9444035B2 (en) Magnesium oxide capping with a shorted path for perpendicular magnetic tunnel junction devices and method for fabrication
JP2003030976A5 (zh)
US9799824B2 (en) STT-MRAM design enhanced by switching current induced magnetic field
CN102687215A (zh) 磁性叠层设计
EP2524396A2 (en) Composite hardmask architecture and method of creating non-uniform current path for spin torque driven magnetic tunnel junction
US8877522B2 (en) Method of manufacturing a magnetoresistive-based device with via integration
WO2018140125A1 (en) Engineered barrier layer interface for high speed spin-transfer torque magnetic random access memory
US8565012B1 (en) Magnetic enhancement layer in memory cell
US9343656B2 (en) Magnetic tunnel junction (MTJ) structure in magnetic random access memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161109

Termination date: 20210214