CN103403757B - 存储器访问装置 - Google Patents

存储器访问装置 Download PDF

Info

Publication number
CN103403757B
CN103403757B CN201180068837.4A CN201180068837A CN103403757B CN 103403757 B CN103403757 B CN 103403757B CN 201180068837 A CN201180068837 A CN 201180068837A CN 103403757 B CN103403757 B CN 103403757B
Authority
CN
China
Prior art keywords
pixel
unit
address
access
question blank
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180068837.4A
Other languages
English (en)
Other versions
CN103403757A (zh
Inventor
山田恭裕
永井律彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Electronics Corp
Original Assignee
NTT Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NTT Electronics Corp filed Critical NTT Electronics Corp
Publication of CN103403757A publication Critical patent/CN103403757A/zh
Application granted granted Critical
Publication of CN103403757B publication Critical patent/CN103403757B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/46—Embedding additional information in the video signal during the compression process
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H04N19/523—Motion estimation or motion compensation with sub-pixel accuracy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Image Input (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

查询表(10)输出块的像素地址的水平成分除以单元的水平成分的像素数而得到的结果。查询表(12)输出块的像素地址的垂直成分除以单元的垂直成分的像素数而得到的结果。查询表(14)输出块的像素地址的水平成分除以单元的水平成分的像素数时的余数。查询表(16)输出块的像素地址的垂直成分除以单元的垂直成分的像素数时的余数。将查询表(10、12)的输出值用作用于对存储器进行突发访问的单元的地址。将查询表(14、16)的输出值用作单元内的像素地址。

Description

存储器访问装置
技术领域
本发明涉及在每1个像素的比特(bit)数不是2的幂的情况下也能够提高存储器的使用效率和访问效率的存储器访问装置。
背景技术
在图像处理装置内设有存储器访问装置。在图像处理装置进行图像处理时，存储器访问装置从存储有图像帧的SDRAM(SynchronousDynamicRandomAccessMemory：同步动态随机存取存储器)中读出数据。在图像处理装置中访问SDRAM的图像数据的情况下，一股访问矩形区域。矩形区域由起点坐标和终点坐标设定，或者由起点坐标以及矩形区域的水平方向和垂直方向的尺寸(像素数)设定。
下面，说明存储器访问装置对SDRAM的现有访问方法。以往，以8bit／像素的图像处理为主流。在该图像处理时，对SDRAM的突发访问为8word／突发，在使用2个16bit／word的SDRAM的情况下，通过下述计算，每1次突发访问的像素数为32像素。
16bit／word×8word／突发×2个=256bit／突发
256bit／突发÷8bit／像素=32像素／突发
将该1次突发访问的矩形区域作为单元。这里，单元是具有32像素的矩形区域。作为32像素的单元的一例，存在8×4像素(水平8像素×垂直4像素)的单元。
在使用8×4像素的单元的情况下，在一股的HD(HighDefinition：高清晰度)图像的1920×1080像素的图像帧内，水平配置240个单元，垂直配置270个单元。
在设HD图像的像素地址为Pix(x，y)的情况下，x成为0～1919的范围，y成为0～1079的范围，能够分别由11bit表示。并且，在设HD图像中配置的单元的地址为Cell(x，y)的情况下，x成为0～239的范围，y成为0～269的范围，x能够由8bit表示，y能够由9bit表示。图23是示出8bit／像素的情况下的背景技术中的HD图像内的像素地址和单元地址的图。
关于各单元内的像素的地址PixC(x，y)，x=0～7、y=0～3，x能够由3bit表示，y能够由2bit表示。图24是示出8bit/像素的情况下的背景技术中的各单元内的像素地址的图。
利用二进制法表示Pix(x，y)的x，y，按照从LSB(LeastSignificantBit)到MSB(MostSignificantBit)的顺序表示时，如下所述。
x=(X0，X1，…，X10)
y=(Y0，Y1，…，Y10)
当同样表示Cell(x，y)的x，y时，如下所述。
x=(XC0，XC1，…，XC7)
y=(YC0，YC1，…，YC8)
当同样表示PixC(x，y)的x，y时，如下所述。
x=(XP0，XP1，XP2)
y=(YP0，YP1)
当使用Cell(x，y)和PixC(x，y)表示Pix(x，y)的x，y时，如下所述。
x=(X0，X1，…，X10)
=(XP0，XP1，XP2，XC0，XC1，…，XC7)
y=(Y0，Y1，…，Y10)
=(YP0，YP1，YC0，YC1，…，YC8)
例如，利用二进制法表示Pix(15，9)的x，y，按照从LSB到MSB的顺序表示时，如下所述。
x=(1，1，1，1，0，0，0，0，0，0，0)
y=(1，0，0，1，0，0，0，0，0，0，0)
将其应用于上式，如下所述。
(XP0，XP1，XP2)=(1，1，1)
(XC0，XC1，…，XC7)=(1，0，0，0，0，0，0，0)
(YP0，YP1)=(1，0)
(YC0，YC1，…，YC8)=(0，1，0，0，0，0，0，0，0)
由此，Cell(x，y)和PixC(x，y)如下所述。
Cell(x，y)=Cell(1，2)
PixC(x，y)=PixC(7，1)
这样，由于1个单元内的水平像素数和垂直像素数为2的幂个，所以，在8bit／像素的图像处理的情况下，仅通过像素地址Pix(x，y)的高位bit(从MSB起依次取出的一部分bit)就能够得到SDRAM的单元地址Cell(x,y)。因此，能够简单地进行SDRAM的访问控制。
但是，在相邻单元的Bank地址相同的情况下，在连续突发访问中，当Row地址发生变化时，必须临时停止访问并切换Row地址。因此，无法进行连续突发访问，Row地址切换需要追加时间。另一方面，在相邻单元的Bank地址不同的情况下，由于能够与访问1个Bank的单元并行地进行下一个Bank的Row地址的建立，所以，能够进行连续突发访问。因此，为了在SDRAM中对矩形区域进行连续突发访问，需要使水平方向和垂直方向这两个方向上都相邻的单元成为不同的Bank。
在16bit宽、1Gbit的DDR3(Double-Data-Rate3)类型的SDRAM的情况下，Column地址CA、Row地址RA和Bank地址BA如下所述。
CA=(CA0，CA1，…，CA9)
RA=(RA0，RA1，…，RA12)
BA=(BA0，BA1，BA2)
其中，Column地址的低位3bit的CA0～CA2为突发访问的8word的识别地址，所以，在突发访问中无意义(设定为000)，不进行地址分配。因此，通过如图25所示那样对单元地址分配除了CA0～CA2以外的23bit，能够进行连续突发访问。图25是示出8bit/像素的情况下的背景技术中的针对单元地址的SDRAM的地址分配的图。
在图25中，对单元的XC地址低位2bit分配2bit的Bank地址，对单元的YC地址的低位1bit分配1bit的Bank地址。在该分配中，在矩形区域的连续突发访问中，最初在水平方向上对单元进行连续突发访问，接着，在垂直方向上改变单元的位置而对单元进行连续访问。如果最初在垂直方向上进行单元的连续突发访问，则对XC的LSB分配1bit的Bank地址，对YC的低位2bit分配2bit的Bank地址。
当使用单元内像素地址、Bank地址、Column地址、Row地址表示Pix(x,y)的x,y时，如下所述。
x=(X0，X1，…，X10)
=(XP0，XP1，XP2，XC0，XC1，…，XC7)
=(XP0，XP1，XP2，BA0，BA1，CA3，CA4，…，CA8)
y=(Y0，Y1，…，Y10)
=(YP0，YP1，YC0，YC1，…，YC8)
=(YP0，YP1，BA2，RA0，RA1，…，RA7)
通过使用上述访问方法，在为了对图像帧的一部分的16×16像素或8×8像素的矩形区域(块)进行图像处理而从存储器中读出该数据时，能够根据像素地址的高位bit简单地求出访问哪个单元即可。并且，通过使用单元地址进行Bank地址、Column地址、Row地址的地址分配，能够进行连续突发访问。
近年来，对于质量比现有的8bit／像素的图像处理更高的10bit／像素的图像处理的需求正在提高。而且，还研究了12bit／像素的图像处理。例如，提出了如下技术：将10bit／像素的数据压缩为8bit／像素并保存在存储器中，在图像处理时解压缩为10bit／像素(例如参照专利文献1)。通过使用该技术，针对10bit／像素等、每1个像素的bit数不是2的幂的像素数据，也能够使用与8bit／像素的图像处理相同的装置。
现有技术文献
专利文献
专利文献1：日本特开2010-183401号公报
发明内容
发明要解决的课题
但是，如果像专利文献1那样将10bit／像素的数据压缩为8bit／像素而进行图像处理，则图像劣化。为了防止图像劣化，需要维持10bit／像素进行存储器访问。此时，通过使单元内的水平像素数和垂直像素数成为2的幂个，能够与8bit／像素同样地简单地进行访问控制。
但是，在10bit／像素的图像处理的情况下，如果使1个单元内的水平像素数和垂直像素数成为2的幂个，则SDRAM的使用效率和访问效率恶化。下面，对其原因进行说明。
在突发访问为8word／突发、使用2个16bit／word的SDRAM的情况下，通过下述计算，1次突发中访问的数据为256bit。
16bit／word×8word／突发×2个=256bit／突发
当仅使用该1次突发中访问的256bit中的160bit时，包含16个10bit／像素，成为16像素的单元。因此，能够使1个单元内的水平像素数和垂直像素数成为2的幂个(水平4像素×垂直4像素)。在利用4×4像素的单元构成一股的HD图像的图像帧的情况下，水平配置480个单元，垂直配置270个单元。
在设HD图像的像素地址为Pix(x,y)的情况下，x成为0～1919的范围，y成为0～1079的范围，能够分别由11bit表示。并且，在设HD图像中配置的单元的地址为Cell(x,y)的情况下，x成为0～479的范围，y成为0～269的范围，能够分别由9bit表示。图26是示出10bit／像素的情况下的背景技术中的HD图像内的像素地址和单元地址的图。
关于各单元内的像素的地址PixC(x,y)，x=0～3、y=0～3，能够分别由2bit表示。图27是示出10bit／像素的情况下的背景技术中的各单元内的像素地址的图。
利用二进制法表示Pix(x,y)的x,y，按照从LSB到MSB的顺序表示时，如下所述。
x=(X0，X1，…，X10)
y=(Y0，Y1，…，Y10)
当同样表示Cell(x,y)的x,y时，如下所述。
x=(XC0，XC1，…，XC8)
y=(YC0，YC1，…，YC8)
当同样表示PixC(x,y)的x,y时，如下所述。
x=(XP0，XP1)
y=(YP0，YP1)
当使用单元地址Cell(x,y)和单元内像素地址PixC(x,y)表示Pix(x,y)的x,y时，如下所述。
x=(X0，X1，…，X10)
=(XP0，XP1，XC0，XC1，…，XC8)
y=(Y0，Y1，…，Y10)
=(YP0，YP1，YC0，YC1，…，YC8)
例如，利用二进制法表示Pix(15,9)的x,y，按照从LSB到MSB的顺序表示时，如下所述。
x=(1，1，1，1，0，0，0，0，0，0，0)
y=(1，0，0，1，0，0，0，0，0，0，0)
将其应用于上式，如下所述。
(XP0，XP1)=(1，1)
(XC0，XC1，…，XC8)=(1，1，0，0，0，0，0，0，0)
(YP0，YP1)=(1，0)
(YC0，YC1，…，YC8)=(0，1，0，0，0，0，0，0，0)
由此，Cell(x,y)和PixC(x,y)如下所述。
Cell(x，y)=Cell(3，2)
PixC(x，y)=PixC(3，1)
这样，即使在10bit／像素的情况下，通过使1个单元内的水平像素数和垂直像素数成为2的幂个，也能仅利用像素地址的高位bit得到SDRAM的单元地址。因此，能够简单地进行SDRAM的访问控制。
另外，图28是示出10bit／像素的情况下的背景技术中的针对单元地址的SDRAM的地址分配的图。通过如图28所示那样对Bank地址、Column地址、Row地址分配单元地址，能够进行连续突发访问。即，当使用单元内像素地址、Bank地址、Column地址、Row地址表示Pix(x,y)的x,y时，如下所述。
x=(X0，X1，…，X10)
=(XP0，XP1，XC0，XC1，…，XC8)
=(XP0，XP1，BA0，BA1，CA3，CA4，…，CA9)
y=(Y0，Y1，…，Y10)
=(YP0，YP1，YC0，YC1，…，YC8)
=(YP0，YP1，BA2，RA0，RA1，…，RA7)
如上所述，在与8bit／像素同样地为了对图像帧的一部分的16×16像素或8×8像素的矩形区域(块)进行图像处理而从存储器中读出该数据时，能够简单地求出只要访问哪个单元即可。另外，通过使用单元地址进行Bank地址、Column地址、Row地址的地址分配，能够进行连续突发访问。
这里，在8bit／像素的情况下，使用了1次突发中访问的全部256bit。与此相对，在10bit／像素的情况下，仅使用了1次突发中访问的256bit中的160bit，丢弃了未使用的96bit。关于此时的SDRAM使用效率，在8bit／像素的情况下为256／256=100％，与此相对，在10bit／像素的情况下为160／256=62.5％。
同样，访问效率也恶化。由于1word为16bit，所以，在8bit／像素的情况下，对于256bit，成为256÷16=16word。通常，为了高速交换数据，需要成为8word的倍数单位，所以，在8bit／像素的情况下能够实现高速访问。与此相对，在10bit／像素的情况下，使用的160bit所需的word数为160÷16=10word。因此，为了进行10word的访问，需要进行作为8的倍数单位的16word的访问。关于此时的访问效率，在8bit／像素的情况下为16word／16word=100％，与此相对，在10bit／像素的情况下为10word／16word=62.5％。
另外，关于HD图像的1个图像帧的单元个数，在8bit／像素的情况下为240×270=64800个，与此相对，在10bit／像素的情况下为480×270=129600个。因此，在10bit／像素的情况下，对SDRAM的访问次数增加到2倍。
如以上说明的那样，在10bit／像素的情况等、每1个像素的bit数不是2的幂的情况下，在背景技术中存在存储器的使用效率和访问效率低的问题。
本发明是为了解决上述课题而完成的，其目的在于，得到在每1个像素的bit数不是2的幂的情况下也能够提高存储器的使用效率和访问效率的存储器访问装置。
用于解决课题的手段
本发明的存储器访问装置通过使针对存储有图像帧的存储器的1次突发访问中得到的比特数除以每1个像素的比特数并向下取整，求出每1次突发访问的像素数，将具有该像素数以下的像素数的矩形区域作为单元配置在所述图像帧内，使用所述单元访问所述存储器，读出所述图像帧的一部分的块的数据，其特征在于，该存储器访问装置具有：第1查询表，其输出所述块的像素地址的水平成分除以所述单元的水平成分的像素数而得到的结果；第2查询表，其输出所述块的像素地址的垂直成分除以所述单元的垂直成分的像素数而得到的结果；第3查询表，其输出所述块的像素地址的水平成分除以所述单元的水平成分的像素数时的余数；以及第4查询表，其输出所述块的像素地址的垂直成分除以所述单元的垂直成分的像素数时的余数，所述存储器访问装置将所述第1查询表的输出值和所述第2查询表的输出值用作用于对所述存储器进行突发访问的所述单元的地址，将所述第3查询表的输出值和所述第4查询表的输出值用作所述单元内的像素地址。
发明效果
根据本发明，在每1个像素的比特数不是2的幂的情况下也能够提高存储器的使用效率和访问效率。
附图说明
图1是示出本发明的实施例的HD图像内的像素地址和单元地址的图。
图2是示出本发明的实施例的各单元内的像素地址的图。
图3是示出本发明的实施例的针对单元地址的SDRAM的地址分配的图。
图4是示出本发明的实施例的存储器访问装置的图。
图5是用于说明本发明的实施例的存储器访问装置从SDRAM进行读出的读出(Read)动作的图。
图6是示出访问的块的一例的图。
图7是示出由从SDRAM进行读出访问的多个单元构成的矩形区域的一例的图。
图8是用于说明对块进行图像处理时的访问方法的图。
图9是用于说明对块进行图像处理时的访问方法的图。
图10是示出本发明的实施例的存储器访问装置的变形例的图。
图11是示出整数像素精度的图像处理装置的图。
图12是示出包含非整数像素精度的插值处理装置的图像处理装置的图。
图13是用于说明非整数像素精度的图像访问的图。
图14是示出插值处理装置的图。
图15是示出插值处理装置的图。
图16是用于说明图14的装置的插值处理的图。
图17是示出x和y为非整数坐标的例子的图。
图18是示出x为非整数坐标、y为整数坐标的例子的图。
图19是示出x和y为整数坐标的例子的图。
图20是示出HD图像的图。
图21是用于说明将对SDRAM的写入(Write)动作作为读出动作的相反动作来进行的情况的图。
图22是示出方法(2)的装置的图。
图23是示出8bit／像素的情况下的背景技术中的HD图像内的像素地址和单元地址的图。
图24是示出8bit／像素的情况下的背景技术中的各单元内的像素地址的图。
图25是示出8bit／像素的情况下的背景技术中的针对单元地址的SDRAM的地址分配的图。
图26是示出10bit／像素的情况下的背景技术中的HD图像内的像素地址和单元地址的图。
图27是示出10bit／像素的情况下的背景技术中的各单元内的像素地址的图。
图28是示出10bit／像素的情况下的背景技术中的针对单元地址的SDRAM的地址分配的图。
标号说明
10：查询表(第1查询表)；12：查询表(第2查询表)；14：查询表(第3查询表)；16：查询表(第4查询表)。
具体实施方式
在本发明的实施例的存储器访问装置中，针对1次突发中访问的图像数据，不限于2的幂个单元内像素数，而进行最大的访问。作为一例，在10bit／像素的情况下，是256bit／突发÷10bit／像素=25像素／突发。因此，每1次突发访问的像素数为25像素。将具有该25像素的矩形区域作为单元。作为25像素单元的一例，存在5×5像素(水平5像素×垂直5像素)的单元。在一股的HD图像的图像帧内，水平配置384个单元，垂直配置216个单元。存储器访问装置使用该单元访问SDRAM，读出数据。
HD图像的像素地址Pix(x，y)的x,y成为x=0～1919、y=0～1079的范围，能够分别由11bit表示。并且，HD图像中配置的单元的地址Cell(x，y)的x,y成为x=0～383、y=0～215的范围，x能够由9bit表示，y能够由8bit表示。图1是示出本发明的实施例的HD图像内的像素地址和单元地址的图。
各单元内的像素的地址PixC(x，y)的x,y成为x=0～4、y=0～4，能够分别由3bit表示。图2是示出本发明的实施例的各单元内的像素地址的图。
利用二进制法表示Pix(x，y)的x,y，按照从LSB到MSB的顺序表示时，如下所述。
x=(X0，X1，…，X10)
y=(Y0，Y1，…，Y10)
当同样表示Cell(x，y)的x,y时，如下所述。
x=(XC0，XC1，…，XC8)
y=(YC0，YC1，…，YC7)
当同样表示PixC(x，y)的x,y时，如下所述。
x=(XP0，XP1，XP2)
y=(YP0，YP1，YP2)
为了进行SDRAM的访问，需要将像素地址Pix(x,y)的x,y转换为二进制法表示的单元地址和单元内像素地址。但是，由于1个单元内的水平像素数和垂直像素数不是2的幂个，所以，无法根据像素地址的高位bit简单地求出。因此，利用下式计算Cell(x,y)的x,y。
x=(XC0，XC1，…，XC8)
=(X0，X1，…，X10)／5
y=(YC0，YC1，…，YC7)
=(Y0，Y1，…，Y10)／5
这里，“／”表示除法并舍去小数部分。在本实施例中，是对除以5而得到的结果舍去小数部分后的数值。在HD图像中，由于Pix(x,y)是x=0～1919、y=0～1079，所以，Cell(x,y)成为x=0～383、y=0～215，x为9bit，y为8bit。
如以下这样利用二进制法表示该Cell(x,y)的x,y。
x=(X0，X1，…，X10)／5
=(XD0，XD1，…，XD8)
y=(Y0，Y1，…，Y10)／5
=(YD0，YD1，…，YD7)
当同样表示PixC(x,y)的x,y时，如下所述。
x=(XP0，XP1，XP2)
=Modulo{(X0，X1，…，X10)，5}
y=(YP0，YP1，YP2)
=Modulo{(Y0，Y1，…，Y10)，5}
这里，“Modulo”表示除法结果的余数。在本实施例中，是除以5时的余数。由于除以5而得到的余数为0～4，所以，表现为3bit。
如以下这样利用二进制法表示该PixC(x,y)的x,y。其用于像素单位访问。
x=Modulo{(X0，X1，…，X10)，5}
=(XM0，XM1，XM2)
y=Modulo{(Y0，Y1，…，Y10)，5}
=(YM0，YM1，YM2)
如上所述，当使用单元地址、单元内像素地址表示像素地址Pix(x,y)的x,y时，如下所述。
x=(X0，X1，…，X10)
=[Modulo{(X0，X1，…，X10)，5}，(X0，X1，…，X10)／5]
=(XM0，XM1，XM2，XD0，XD1，…，XD8)
y=(Y0，Y1，…，Y10)
=[Modulo{(Y0，Y1，…，Y10)，5}，(Y0，Y1，…，Y10)／5]
=(YM0，YM1，YM2，YD0，YD1，…，YD7)
图3是示出本发明的实施例的针对单元地址的SDRAM的地址分配的图。通过如图3所示那样对Bank地址、Column地址、Row地址分配(XD0,XD1，...，XD8)和(YD0,YD1，...，YD7)，能够进行连续突发访问。
图4是示出本发明的实施例的存储器访问装置的图。该存储器访问装置具有查询表10、12、14、16、地址配置转换电路18。存储器访问装置设置在图像处理装置内。在图像处理装置对图像帧的一部分的块进行图像处理时，存储器访问装置使用上述访问方法从SDRAM读出块的数据。
具体而言，通过查询表10、12求出1次突发访问的单元地址，对SDRAM进行突发访问。SDRAM突发访问存储器临时保存与SDRAM的一个单元对应的一次突发访问的数据，将其转送到相邻的单元存储器。通过查询表14、16求出突发访问的单元内的像素地址，通过单元地址和单元内像素地址确定要进行图像处理的像素地址，从单元存储器向图像处理装置转送目标块区域的像素数据。
查询表10输出块的像素地址的水平成分(X0～X10)除以单元的水平成分的像素数(5)而得到的结果(XD0～XD8)。查询表12输出块的像素地址的垂直成分(Y0～Y10)除以单元的垂直成分的像素数(5)而得到的结果(YD0～YD7)。地址配置转换电路18对Bank地址、Column地址、Row地址分配查询表10、12的输出值。
查询表14输出块的像素地址的水平成分(X0～X10)除以单元的水平成分的像素数(5)时的余数(XM0～XM2)。查询表16输出块的像素地址的垂直成分(Y0～Y10)除以单元的垂直成分的像素数(5)时的余数(YM0～YM2)。查询表14、16的输出值作为单元内的像素地址。
存储器访问装置将查询表10、12的输出值作为单元的地址，地址配置转换电路18对SDRAM的突发访问的地址分配该单元的地址，由此访问SDRAM。进而，通过将查询表14、16的输出值用作突发访问的单元内的像素地址，进行单元内的像素访问。
图5是用于说明本发明的实施例的存储器访问装置从SDRAM进行读出的读出(Read)动作的图。这里，作为一例，访问8×8像素的块的矩形区域。当设矩形区域的左上方像素坐标为Pix(x，y)时，右下方像素坐标成为Pix(x+7，y+7)。因此，从SDRAM中读出以Pix(x，y)为左上方起点坐标、以Pix(x+7,y+7)为右下方终点坐标的区域的像素。
这里，起点坐标Pix(x，y)的单元地址为Cell(x／5,y／5)，单元内像素地址为PixC(Modulo(x,5)、Modulo(y,5))。终点坐标Pix(x+7，y+7)的单元地址为Cell((x+7)／5，(y+7)／5)，单元内像素地址为PixC(Modulo(x+7,5)、Modulo(y+7)，5))。
因此，要访问的块(8×8像素矩形区域)是起点坐标Pix(x，y)为单元地址Cell(x／5,y／5)的单元内像素地址PixC(Modulo(x,5)、Modulo(y,5))、终点坐标为单元地址Cell((x+7)／5，(y+7)／5)的单元内像素地址PixC(Modulo(x+7,5)、Modulo(y+7,5))的区域。在Cell(x／5,y／5)～Cell((x+7)／5，(y+7)／5)的范围内进行SDRAM的突发访问。而且，实际访问的像素区域是Cell(x／5,y／5)的PixC(Modulo(x,5),Modulo(y,5))～Cell((x+7)／5，(y+7)／5)的PixC(Modulo(x+7,5)，Modulo(y+7,5))的像素区域。
在这些访问中，通过查询表10、12得到单元地址，通过查询表14、16得到单元内像素地址。即，存储器访问装置通过除法查询表10、12求出与起点坐标对应的单元地址和与终点坐标对应的单元地址，依次访问从起点单元到终点单元的各单元。
图6是示出要访问的块的一例的图。在起点坐标为(28,52)、终点坐标为(35,59)的情况下，起点单元地址为(5，10)，终点单元地址为(7，11)。而且，按照(5，10)、(6，10)、(7，10)、(5，11)、(6，11)、(7，11)的顺序访问各单元。或者，按照(5，10)、(5，11)、(6，10)、(6，11)、(7，10)、(7，11)的顺序访问各单元。
突发访问的单元地址Cell(x，y)的单元内像素数据(突发访问的25像素的像素数据)经由SDRAM突发访问存储器转送到单元存储器，该SDRAM突发访问存储器存储一次突发访问的图像数据。然后，通过与单元存储器内的单元内像素地址PixC(x，y)进行组合，确定要进行图像处理的像素地址Pix(x，y)的像素。该像素地址Pix(x，y)的像素数据被转送到数据处理部的块存储器。
图7是示出由从SDRAM进行读出访问的多个单元构成的矩形区域的一例的图。这里，矩形区域为4×3单元。从该矩形区域的图像数据中切出图像处理装置进行处理所需的区域并加以利用。矩形区域的图像数据按照单元单位临时依次保存在存储器访问装置内设置的单元存储器中。例如，如图7所示，按照访问的单元的顺序，将起点和终点的单元地址的计算中判明的x方向的单元个数和y方向的单元个数排列成矩形进行保存。在该单元存储器的访问中，使用按照访问顺序排列的单元编号和各单元内的像素地址。图7的单元编号(0,0)～(2,3)不是根据像素地址计算出的单元地址，而是在单元存储器内为了方便而赋予的地址。
一股地，该单元存储器是比从起点坐标到终点坐标的所需要的矩形区域(图7中虚线所示的区域)大的区域。能够以单元单位依次保存到该单元存储器中，能够以通常的二进制地址进行读出。在这种单元存储器中，如果单元的形状已确定，则能够通过在保存时利用计数器或加法器产生存储器地址等的公知技术实现。
通过所述Modulo运算用查询表14、16求出的起点地址(单元内像素地址)是图7的单元存储器的像素地址。图7的单元(0,0)包含最初从SDRAM进行读出访问的起点坐标。这是因为，在单元存储器的地址(0,0)中保存单元内像素地址(0,0)。从这样保存在单元存储器中的图像数据(4×3单元)中读出规定尺寸(XS,YS)的区域。能够根据图像的起点坐标和终点坐标来计算XS和YS。这种规定矩形区域的读出能够通过在寄存器中设置计算出的XS和YS的值等的公知技术实现。
图像处理装置内的块存储器是用于对从存储器访问装置转送的规定块的像素数据进行图像处理的存储器。在本实施方式中，存储8×8像素数据。
根据本实施例，能够根据像素地址Pix(x，y)求出单元地址Cell(x，y)和单元内像素地址PixC(x，y)。因此，在从存储器中读出块的数据时，能够简单地求出只要访问哪个单元即可。另外，由于写入动作是不同的动作，所以在后面叙述。
进而，由于使用了访问SDRAM的256bit中的250bit，所以，SDRAM使用效率为250／256=97.7％。同样，在访问效率的方面，要使用的250bit所需的word数为15.625word，访问效率为15.625word／16word=97.7％。由此，根据本实施例，在每1个像素的bit数不是2的幂的情况下，与使单元内的水平像素数和垂直像素数成为2的幂个的背景技术相比，能够提高存储器的使用效率和访问效率。
另外，在本实施例中，由于单元为5×5像素，所以，使用了5的除法表、5的Modulo运算表，但是，根据存储器的规模而改变数值即可。例如在仅使用一个DDR3-SDRAM的情况下，由于1次突发访问的像素为128bit，所以，1个单元为128÷10=12像素。该情况下，设12像素为3×4像素，使用3的除法表、3的Modulo运算表、4的除法表、4的Modulo运算表即可。此时，由于垂直方向的4是2的幂，所以，也可以如背景技术那样进行bit配置转换。具体而言，使y移位2bit而得到y/4，Modulo(y,4)只要取出y的低位2bit即可。
并且，也可以无需最大限度地利用单元内像素数，在本实施例中，不是5×5而是5×4(效率为78％)、6×4(效率为94％)这样的区域。即，关于如何对像素数据设定单元访问的256bit，通过设定与图像处理装置的情况对应的单元形状，能够进行包含应用目的的其它条件等的最佳设定。
根据本实施例，在对块进行图像处理时，能够求出只要访问哪个范围的单元即可。图8和图9是用于说明对块进行图像处理时的访问方法的图。在图中，实线表示单元，虚线表示块。
在图8的方法中，使用块的起点(左上方的像素地址Pix(xa,ya))、终点(右下方的像素地址Pix(xb,yb))、单元的水平像素数m和垂直像素数n。起点的单元地址为Cell(xa／m,ya／n)，终点的单元地址为Cell(xb／m,yb／n)，对属于该范围的单元(图中的粗框所示的单元)的SDRAM地址进行突发访问。
在图9的方法中，使用块的起点Pix(xa,ya)、块的水平像素数XS、垂直像素数YS、单元的水平像素数m和垂直像素数n。起点的单元地址为Cell(xa／m,ya／n)，终点的单元地址为Cell(xa+XS-1)／m，(ya+YS-1)／n)，对属于该范围的单元(图中的粗框所显示的单元)的SDRAM地址进行突发访问。
图10是示出本发明的实施例的存储器访问装置的变形例的图。该装置设置有整数坐标和非整数坐标的切换控制。而且，在水平方向或垂直方向的像素为非整数像素精度的情况下，对由块的起点坐标和终点坐标表示的矩形区域进行与非整数像素精度的方向的规定像素数相应的插值处理。例如在MPEG图像编码等中使用的1／2像素精度或1／4像素精度的情况下，针对舍去包含小数部分的块的起点坐标(xas,yas)和终点坐标(xbs,ybs)的各小数部分而得到的块的起点坐标(xa,ya)和终点坐标(xb,yb)，利用周边各方向分别使用了3个像素的插值处理，进行包含非整数坐标的周边的区域访问。因此，只要对属于起点坐标(xa-2,ya-2)、终点坐标(xb+3,yb+3)的范围的单元的SDRAM地址进行突发访问即可。
图11是示出整数像素精度的图像处理装置的图。图12是示出包含非整数像素精度的插值处理装置的图像处理装置的图。在整数像素精度的情况下，图像数据直接从存储器访问装置转送到图像处理装置的块存储器。与此相对，在非整数像素精度的情况下，图像数据由插值处理装置进行插值处理后转送到图像处理装置的块存储器。
图13是用于说明非整数像素精度的图像访问的图。例如在8×8的块图像访问中，包含非整数位置的周边水平方向左右和垂直方向上下的各3个像素而访问13×13的矩形区域。接着，对该矩形区域进行插值处理，生成以非整数像素精度访问的8×8块图像。接着，对该块图像进行块图像处理。
图14和图15是示出插值处理装置的图。一股使用FIR(FiniteImpulseResponse：有限脉冲响应)滤波器的原理来进行插值处理。在MPEG图像编码国际标准标准中也定义了插值处理。在MPEG-2视频编码标准中，定义了非整数像素精度为1／2像素精度，插值处理是使用左右或上下的周边1个像素的线形插值处理(称为Bilinear插值的简易FIR滤波器)。在MPEG-4AVC(H.264)编码标准中，亮度被定义为使用左右或上下的周边3个像素的6-TAP(在FIR处理中称为6次滤波器)FIR滤波器和2-TAP线形插值处理的组合处理。图14的装置进行水平方向和垂直方向相同的6-TAPFIR滤波器的1／2像素位置的插值处理。图15的装置进行2-TAP线形插值的1／4像素位置的插值处理。
另外，在图11、图12、图14和图15中，为了避免说明的复杂化，仅对一维的水平方向或垂直方向进行说明。实际上需要进行二维的处理，在水平方向和垂直方向双方为非整数像素地址值的情况下，在水平方向和垂直方向这两个方向上进行插值处理。
在图14的装置中，通过6-TAPFIR处理来计算0.5像素小数位置的像素Pix(n+0.5)。此时需要的像素为Pix(n-2)～Pix(n+3)。图16是用于说明图14的装置的插值处理的图。在计算8×8像素的左上方的像素(图16中的黑色圆点)的情况下，使用13×13像素的水平方向6个像素和垂直方向6个像素的合计36个像素(图16中的涂黑的方形)。
在图15的装置中，计算0.25像素小数位置的像素Pix(n+0.25)。此时需要的像素为Pix(n)和Pix(n+1)。
针对二维矩形区域的起点Pix(xa,ya)～终点Pix(xb,yb)，对6-TAPFIR插值处理所需要的像素进行说明。根据像素坐标xa、ya、xb、yb是整数还是非整数，确定周边各方向3个像素的必要性，确定应该访问的像素数据的区域。例如当设目标像素块为8×8的整数像素数块时，如果xa为整数，则xb也为整数，如果xa为非整数，则xb也是具有与xa相同的小数部的非整数。同样，如果ya为整数，则yb也为整数，如果ya为非整数，则yb也是具有与ya相同的小数部的非整数。其中，xa、xb、ya、yb为0以上的值，不是负数。
如果要访问的图像数据的坐标为整数像素坐标，则不需要访问周边像素，能够减少访问量。为了访问所需最小限度的图像数据而提高效率，在整数像素坐标的情况下，不访问周边3个像素。例如在起点Pix(xa,ya)～终点Pix(xb,yb)的图像访问中，在通过6-TAPFIR插值处理求出非整数坐标的像素值的情况下，x坐标和y坐标均为非整数的情况下所需要的区域为起点Pix(xa-2,ya-2)～终点Pix(xb+3,yb+3)。在xa为非整数、ya为整数的情况下，针对x，访问左右周边3个像素，进行13个像素的访问。但是，针对y，不访问上下周边3个像素，进行8个像素的访问。即，在非整数像素仅为x坐标的情况下，通过将访问的区域的起点坐标设为(xa-2,ya)、终点坐标为(xb+3,yb)，能够使要访问的单元个数成为最小限度。同样，在非整数像素仅为y坐标的情况下，通过将访问的区域的起点坐标设为(xa,ya-2)、终点坐标为(xb,yb+3)，能够使要访问的单元个数成为最小限度。
并且，针对非整数像素坐标的情况下的起点坐标和终点坐标的修正以及Modulo运算，可以在x方向和y方向的各查询表中设置整数坐标和非整数坐标的切换控制。图10的装置具有这种切换控制。存储器访问装置利用除法查询表求出与起点坐标对应的单元地址和与终点坐标对应的单元地址，依次访问从起点单元到终点单元的各单元。
图17是示出x和y为非整数坐标的例子的图。单元尺寸为5×5像素，块尺寸为8×8，起点坐标为(27.5,52.5)，终点坐标为(34.5,59.5)。该情况下，起点的应该访问的单元地址为((27.5-2)／5，(52.5-2)／5)=(25.5／5,50.5／5)=(5，10)。终点的应该访问的单元地址为((34.5+3)／5，(59.5+3)／5)=(37.515,62.5／5)=(7，12)。即，由于起点单元地址为(5，10)、终点单元地址为(7，12)，所以，访问(5，10)、(6，10)、(7，10)、(5，11)、(6，11)、(7，11)、(5，12)、(6，12)、(7，12)的合计9个单元。此时的访问可以是(5，10)、(6，10)、(7，10)、(5，11)、(6，11)、(7，11)、(5，12)、(6，12)、(7，12)的顺序，也可以是(5，10)、(5，11)、(5，12)、(6，10)、(6，11)、(6，12)、(7，10)、(7，11)、(7，12)的顺序。
并且，在Modulo运算的查询表14、16中，对应于与非整数坐标对应地修正的单元地址，对包含修正起点像素和修正终点像素的单元进行Modulo运算，其中，该非整数坐标与这些值对应。在该例子中，输出(0,0)作为针对修正起点坐标的整数部(25,50)的Modulo运算的结果，输出(2,2)作为针对修正终点坐标整数部(37,62)的Modulo运算的结果。
而且，关于各个x坐标和y坐标，在非整数坐标的小数部为0的情况下，向插值装置输入00作为控制信号，在非整数坐标的小数部为0.25的情况下，向插值装置输入01作为控制信号，在非整数坐标的小数部为0.5的情况下，向插值装置输入10作为控制信号，在非整数坐标的小数部为0.75的情况下，向插值装置输入11作为控制信号。校正装置进行对应于这些值的单元的像素访问和插值处理。
图18是示出x为非整数坐标、y为整数坐标的例子的图。单元尺寸为5×5像素，起点坐标为(27.5,52)，终点坐标为(34.5,59)。该情况下，起点的应该访问的单元地址为((27.5-2)／5,52／5)=(25.5／5,52／5)=(5，10)。终点的应该访问的单元地址为((34.5+3)／5,59／5)=(37.5／5,59／5)=(7，11)。即，访问(5，10)～(7，11)的合计6个单元。此时，在5的除法查询表10、12中，针对起点坐标整数部(27,52)和终点坐标整数部(34,59)的输入，通过非整数控制信号，起点输出针对(25,50)的除法结果的(5，10)，终点输出针对(37,59)的除法结果的(7，11)。由于起点单元地址为(5，10)、终点单元地址为(7，11)，所以，访问(5，10)、(6，10)、(7，10)、(5，11)、(6，11)、(7、11)的合计6个单元。与x和y为非整数坐标的情况相比，在x为整数坐标、y为非整数坐标的情况下，从9个单元访问减少为6个单元访问。
在x和y为整数坐标的情况下，单元访问进一步减少。图19是示出x和y为整数坐标的例子的图。起点为(27,52)，终点为(34,59)。该情况下，起点单元地址为(5，10)，终点的单元地址为(6，11)，访问(5，10)、(5，11)、(6，10)、(6，11)的4个单元即可。
在本实施例中，对周边3个像素进行插值处理，但是，这是国际标准H.264的亮度成分为非整数像素的情况下的插值处理。在起点Pix(xa,ya)～终点Pix(xb,yb)的图像访问中，在通过2-TAPFIR插值处理求出非整数坐标的像素值的情况下，x坐标和y坐标均为非整数的情况下所需要的区域为起点Pix(xa,ya)～终点Pix(xb+1，yb+1)。
在色差成分为非整数像素的情况下，通过周边1个像素进行插值处理即可。同样，在MPEG-2的情况下，也通过周边1个像素进行插值处理即可。该情况下，针对由块的起点坐标(xa,ya)和终点坐标(xb,yb)表示的矩形区域，利用周边各方向分别使用了1个像素的插值处理，进行包含非整数坐标的周边的区域访问。因此，对属于起点坐标(xa,ya)、终点坐标(xb+1，yb+1)的范围的单元的SDRAM地址进行突发访问即可。
在使用周边各方向1个像素进行插值处理的情况下，当设单元尺寸为5×5像素、块尺寸为8×8、像素起点坐标为(27.5,52.5)、终点坐标为(34.5,59.5)时，起点的应该访问的单元地址为(27.5／5,52.5／5)=(25／5,50／5)=(5，10)。终点的应该访问的单元地址为((34.5+1)／5，(59.5+1)／5)=(35.5／5,60.5／5)=(7，12)。即，访问单元地址为(5，10)～(7，12)的合计9个单元。
并且，在Modulo运算的查询表14、16中，对应于与非整数坐标对应地修正的单元地址，对包含修正起点像素和修正终点像素的单元进行Modulo运算，该非整数坐标与这些值对应。在该例子中，输出(2,2)作为针对修正起点坐标整数部(27,52)的Modulo运算的结果，输出(0,0)作为针对修正终点坐标整数部(35,60)的Modulo运算的结果。
另外，在非整数像素仅为xa的情况下，如果设访问的区域的起点坐标为(xa,ya)、终点坐标为(xb+1，yb)，则能够使访问的单元个数成为最小限度。并且，在非整数像素仅为ya的情况下，如果设访问的区域的起点坐标为(xa,ya)、终点坐标为(xb,yb+1)，则能够使访问的单元个数成为最小限度。并且，针对非整数像素坐标的情况下的起点坐标和终点坐标的修正以及Modulo运算，可以在x方向和y方向的各查询表中设置整数坐标和非整数坐标的切换控制。这样，针对规定像素进行周边像素的插值处理即可。
以上对图像处理中的SDRAM的读出(向图像处理装置转送SDRAM的图像数据)动作进行了说明。另一方面，在进行了图像处理后针对SDRAM进行写入(向SDRAM转送由图像处理装置进行了处理后的图像数据)动作的情况下，成为不同动作。在所述MPEG图像编码和其它一股的图像处理中，图像存储器设左上端像素坐标为(0,0)，右下端像素坐标为最大像素坐标。例如在HD(HighDefinition)图像中，帧表示一张图像，其尺寸为1920×1080。图20是示出HD图像的图。该图像作为配置了240×135个8×8块而得到的图像进行处理。或者，为了简便而设尺寸为1920×1088，假设配置了120×68个16×16块而得到的图像，切出1920×1080进行图像显示。而且，像素坐标当然由整数值表现。
图21是用于说明将针对SDRAM的写入动作作为读出动作的相反动作来进行的情况的图。一股地，从左上端块朝向右下端块进行图像处理。因此，在将处理后的图像块写入SDRAM中时，在作为读出动作的相反动作来进行时，如图21所示，进行写入动作直到不属于处理对象块的像素(块的外侧像素)为止。在将图21的5×5单元(2)的像素写入SDRAM时，阴影部分的单元内像素不属于进行图像处理的8×8块。在对不属于块的像素进行改写的动作中，如果是已经处理的图像数据，则成为与处理内容不同的图像数据。并且，如果是将要处理的图像数据，则改写为非期望的图像数据。
作为解决这种写入动作中的不良情况的方法，存在以下2个方法。
(1)设置尺寸比SDRAM访问用的块存储器大的内部存储器。然后，在处理前的访问时，在对SDRAM进行读出访问的图像数据中，在存储器中保持处理对象外的像素数据，在写入动作中，仅对处理对象的像素数据进行改写，以与读出访问相反的动作进行相同尺寸的写入动作。
(2)如上所述，在SDRAM中，块从左上端排列，所以，确定整数个单元和整数个块一致的矩形区域，一并将该矩形区域写入SDRAM。例如，在上述例子中，单元尺寸为5×5，块尺寸为8×8，所以，在40×40的区域中，单元为8×8个而一致，块为5×5个而一致。
在方法(1)中，在写入动作中，成为比块尺寸多的区域的写入动作，写入访问效率降低。另一方面，在方法(2)中，需要40×40这样的较大的内部存储器，但是，写入动作的效率较高。
当针对写入SDRAM的任意块的包含起点坐标的单元至包含终点坐标的单元的区域进行写入时，在仅为一个块的情况下，应该写入的块为8×8的矩形区域，但是，在写入动作中，成为由多个5×5的单元的矩形区域构成的矩形区域。因此，写入比一股应该写入的区域大的区域，将非期望的数据写入不应该写入的区域。
同时，针对非期望的区域的写入动作使写入动作的效率降低。为了避免该问题，设定对应该写入的块进行了排列这样的条件。例如，设定为从左上端起依次排列了应该写入的块。在单元尺寸为5×5像素、块尺寸为8×8的情况下，使用5和8的最小公倍数40，一并写入40×40像素区域。由此，5×5个块与8×8个单元一致，能够避免写入非期望的像素数据。
图22是示出方法(2)的装置的图。在上述读出动作中，来自图像处理装置的像素地址为起点坐标Pix(xa,ya)和终点坐标Pix(xb,yb)，但是，在该方法中，起点坐标始终为8的倍数的整数值，终点坐标始终为起点坐标与39相加而得到的值。例如，如果起点坐标为Pix(40,80)，则终点坐标为Pix(79,119)。图22的40×40图像存储器能够使用图4的单元存储器来实现。即，将单元存储器的尺寸作为40×40图像(8×8单元)的存储器，从读出动作改变数据转送方向，由此，能够进行写入动作。
另外，在本实施例中，存储器访问装置进行突发访问的存储器为SDRAM，但是，不限于SDRAM，也可以是其它存储器。

Claims (3)

1.一种存储器访问装置，其通过使针对存储有图像帧的存储器的1次突发访问中得到的比特数除以每1个像素的比特数并向下取整，求出每1次突发访问的像素数，将具有该像素数以下的像素数的矩形区域作为单元配置在所述图像帧内，使用所述单元访问所述存储器，读出所述图像帧的一部分的块的数据，其特征在于，该存储器访问装置具有：
第1查询表，其输出所述块的像素地址的水平成分除以所述单元的水平成分的像素数时的商；
第2查询表，其输出所述块的像素地址的垂直成分除以所述单元的垂直成分的像素数时的商；
第3查询表，其输出所述块的像素地址的水平成分除以所述单元的水平成分的像素数时的余数；以及
第4查询表，其输出所述块的像素地址的垂直成分除以所述单元的垂直成分的像素数时的余数，
所述存储器访问装置将所述第1查询表的输出值和所述第2查询表的输出值用作用于对所述存储器进行突发访问的所述单元的地址，将所述第3查询表的输出值和所述第4查询表的输出值用作所述单元内的像素地址。
2.根据权利要求1所述的存储器访问装置，其特征在于，
在访问的水平方向或垂直方向的像素坐标为非整数像素精度的情况下，针对由所述块的起点坐标和终点坐标表示的矩形区域，进行与所述非整数像素精度的方向的规定像素数对应的访问和插值处理。
3.根据权利要求1或2所述的存储器访问装置，其特征在于，
在以突发访问的方式将图像处理后的图像帧保存到所述存储器的写入动作中，确定图像处理后的所述图像帧的整数个单元和整数个块一致的矩形区域，一并将该矩形区域写入所述存储器。
CN201180068837.4A 2011-03-10 2011-03-10 存储器访问装置 Expired - Fee Related CN103403757B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/055605 WO2012120674A1 (ja) 2011-03-10 2011-03-10 メモリアクセス装置

Publications (2)

Publication Number Publication Date
CN103403757A CN103403757A (zh) 2013-11-20
CN103403757B true CN103403757B (zh) 2016-01-27

Family

ID=46797672

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180068837.4A Expired - Fee Related CN103403757B (zh) 2011-03-10 2011-03-10 存储器访问装置

Country Status (6)

Country Link
US (1) US9430992B2 (zh)
EP (1) EP2685422B1 (zh)
JP (1) JP5614490B2 (zh)
CN (1) CN103403757B (zh)
CA (1) CA2819354C (zh)
WO (1) WO2012120674A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016134005A (ja) * 2015-01-20 2016-07-25 オリンパス株式会社 画像処理装置
CN110136045B (zh) * 2019-04-18 2022-12-20 电子科技大学 一种基于两图像互置乱隐藏及恢复的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5404448A (en) * 1992-08-12 1995-04-04 International Business Machines Corporation Multi-pixel access memory system
CN101206908A (zh) * 2006-12-22 2008-06-25 富士通株式会社 存储器设备、存储器控制器和存储器系统
JP2008176765A (ja) * 2007-10-05 2008-07-31 Fujitsu Ltd メモリ装置，メモリコントローラ及びメモリシステム
JP2009223758A (ja) * 2008-03-18 2009-10-01 Ricoh Co Ltd 画像処理装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7330209B2 (en) * 1999-12-20 2008-02-12 Texas Instruments Incorporated Digital still camera system and complementary-color-filtered array interpolation method
EP1111904A3 (en) * 1999-12-20 2005-03-16 Texas Instruments Incorporated Digital camera system and method
US7970859B2 (en) * 2006-11-09 2011-06-28 Raritan Americas, Inc. Architecture and method for remote platform control management
JP2010183401A (ja) 2009-02-06 2010-08-19 Panasonic Corp 画像符号化装置および、その方法
US8494288B2 (en) * 2009-09-30 2013-07-23 F. Scott Deaver Methods for digital image compression
CA2802666C (en) * 2010-06-17 2015-08-11 Ntt Electronics Corporation Image processing device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5404448A (en) * 1992-08-12 1995-04-04 International Business Machines Corporation Multi-pixel access memory system
CN101206908A (zh) * 2006-12-22 2008-06-25 富士通株式会社 存储器设备、存储器控制器和存储器系统
JP2008176765A (ja) * 2007-10-05 2008-07-31 Fujitsu Ltd メモリ装置，メモリコントローラ及びメモリシステム
JP2009223758A (ja) * 2008-03-18 2009-10-01 Ricoh Co Ltd 画像処理装置

Also Published As

Publication number Publication date
JP5614490B2 (ja) 2014-10-29
US20140139536A1 (en) 2014-05-22
CN103403757A (zh) 2013-11-20
EP2685422B1 (en) 2020-07-22
CA2819354A1 (en) 2012-09-13
EP2685422A4 (en) 2018-07-11
JPWO2012120674A1 (ja) 2014-07-07
US9430992B2 (en) 2016-08-30
CA2819354C (en) 2016-04-26
EP2685422A1 (en) 2014-01-15
WO2012120674A1 (ja) 2012-09-13

Similar Documents

Publication Publication Date Title
TWI378451B (en) Memory device, memory controller and memory system
US20100156917A1 (en) Image processing apparatus and method for managing frame memory in image processing
CN105431831A (zh) 数据存取方法和利用相同方法的数据存取装置
KR100817057B1 (ko) 동일한 픽셀 데이터 그룹에 포함되는 픽셀 데이터들을메모리의 동일한 뱅크 어드레스로 매핑하는 매핑 방법 및비디오 시스템
US8918589B2 (en) Memory controller, memory system, semiconductor integrated circuit, and memory control method
KR20070013205A (ko) 이미지 회전을 위한 방법 및 장치
KR20180002635A (ko) 그래픽 프로세싱을 위한 표면 포맷에 기초한 적응적 메모리 어드레스 스캐닝
CN106846255A (zh) 图像旋转实现方法及装置
EP2092759B1 (en) System for interleaved storage of video data
CN116010299B (zh) 一种数据处理方法、装置、设备及可读存储介质
CN103403757B (zh) 存储器访问装置
US8194752B2 (en) Method for mapping memory addresses, memory accessing apparatus and method thereof
KR101412392B1 (ko) 다중-모드 액세스가능 저장 시설
US8942474B2 (en) Method and system for interpolating index values of associated tiles in an image
US20080301400A1 (en) Method and Arrangement for Efficiently Accessing Matrix Elements in a Memory
US20140369562A1 (en) Image processor
US9454826B2 (en) Image processor for motion searches
US20040252127A1 (en) 2-D luma and chroma DMA optimized for 4 memory banks
Motten et al. Adaptive memory architecture for real-time image warping
CN101729903B (zh) 一种读取参考帧数据的方法、系统和多媒体处理器
CN102947859B (zh) 图像处理装置
JP3365293B2 (ja) Ｄｒａｍ，ロジック混載ｌｓｉを使ったキャッシュメモリ及びそれを用いたグラフィックスシステム
CN105373491A (zh) 多通道存储器
CN101483743A (zh) 一种数据存取装置和方法
KR0157494B1 (ko) 메모리 액세스방법 및 그 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160127