CN103401541B - 用于开关型充电管理芯片中驱动管与电感的短路保护电路 - Google Patents

Abstract

本发明公开了一种用于开关型充电管理芯片中驱动管与电感的短路保护电路，主要解决现有短路保护电路误检测问题。本发明包括2个高压NMOS管，下管检测单元(1)，上管检测单元(2)和逻辑驱动单元(3)；下管检测单元(1)在上驱动管导通时，对下去驱动管进行短路检测，并输出下管短路信号给逻辑驱动单元(3)；上管检测单元(2)在下驱动管导通时，对上驱动管和电感进行短路检测，并输出上管短路信号给逻辑驱动单元(3)；当短路发生时，逻辑驱动单元(3)控制上驱动管和下驱动管关断，若短路情况持续，逻辑驱动单元(3)控制高压NMOS管切断充电电源。本发明的短路检测电路与过流检测电路相互独立，提高了检测的准确性和电路的可靠性，可用于大充电电流的开关型充电管理芯片。

Description

用于开关型充电管理芯片中驱动管与电感的短路保护电路

技术领域

本发明属于电子电路技术领域，特别是一种用于开关型充电管理芯片中驱动管与电感的短路保护电路，可应用于模拟集成电路的设计。

背景技术

目前，随着科技的进步，笔记本电脑、微型计算机、数字照相机、移动电话以及各种便携式产品的迅猛发展，电子设备正向小型化、轻量化发展，这对电源产业提出了更高的要求。为了确保锂离子电池安全充电、延长电池的使用寿命，需要进一步提高锂离子电池充电技术。

充电管理芯片是各类电子设备充电器中必不可少的部分，开关型充电管理芯片由于采用了DC-DC的拓扑结构，通过控制开关管的导通与关断来传递电能，可以大大提高充电器的充电效率，减小充电器体积，因此开关型充电管理芯片被广泛应用于各种类型的充电器中。然而，充电管理芯片比普通DC-DC芯片有着更为严格的指标，对各种充电状况都要能够进行正确的检测，并做出相应的处理，以便用户能够及时发现异常。这里最常见的异常状态有开关MOS管短路和电感短路。

当开关MOS管发生短路时，不但不能给电池正常充电，而且会使电源产生很大的短路电流，这有可能烧毁前级电源模块或芯片；当电感发生短路，开关管导通时，充电电流不会逐渐增加，而是突变到很大的电流，这就有可能烧毁电池。因此如何检测开关MOS管或者电感短路是保证充电器安全工作首要解决的问题。

图1显示了一个传统的短路保护方案，此方案是将短路保护归结为过流保护。当系统正常工作时，输入电源V_IN通过采样电阻R_S给电池充电，充电电流I_C流过采样电阻R_S产生采样电压V_RS，该采样电压V_RS通过放大器进行放大得到电压信号V_A，并与开关型充电管理芯片内部产生的基准电压V_REF进行比较，当电压信号V_A比基准电压V_REF高时，比较器输出的逻辑信号V_C变成高电平，逻辑驱动单元检测到逻辑信号V_C为高电平后将驱动信号V_G置成低电平，控制开关NMOS管M1和M2关断。

这种方法虽然简单直观，但却无法区分过流还是短路，当充电电流比较大的时候容易触发短路保护，因此该短路保护方案只能应用于小电流的充电器中。

发明内容

本发明的目的在于针对上述现有短路保护电路的不足，提供了一种用于开关型充电管理芯片中驱动管与电感的短路保护电路，使短路检测与过流检测独立运行，互不干扰，且短路保护与充电电流大小无关。

为实现上述目的，本发明包括用于切断充电电源的高压NMOS管M₁和M₂，高压NMOS管M₁的漏极与充电管理芯片的输入电压V_IN相连，其源极与高压NMOS管M₂的源极相连，并连接到逻辑驱动单元3，高压NMOS管M₂的漏极输出充电电压V_HI；该逻辑驱动单元3用于产生控制信号V_G、上管驱动信号V_H和下管驱动信号V_L，控制信号V_G连接到高压NMOS管M₁和M₂的栅极控制其导通与关断，上管驱动信号V_H和下管驱动信号V_L分别用于控制上驱动管M₃和下驱动管M₄的导通与关断；其特征在于还包括下管检测单元1和上管检测单元2；

所述下管检测单元1，通过监测充电电压V_HI与充电管理芯片输入引脚SW之间的电压差对下驱动管M4进行短路检测，并输出下管短路信号V_CH给逻辑驱动单元3；

所述上管检测单元2，通过监测充电管理芯片输入引脚SW与地之间的电压差对上驱动管M₃和电感进行短路检测，并输出上管短路信号V_CL给逻辑驱动单元3。

上述的短路保护电路，其中下管检测单元1，包括箝位模块11，电平移位模块12，高压比较模块13和第一延时模块14；

所述箝位模块11，用于产生一个比充电电压V_HI低的箝位电压V₁，为电平移位模块12和高压比较模块13提供逻辑低电平；

所述电平移位模块12，对第一延时模块14输入的使能信号V_BB和使能反信号V_B进行电平移位，并输出移位后的使能信号V₂和移位后的使能反信号V₃给高压比较单元13；

所述高压比较模块13，用于比较充电电压V_HI和充电管理芯片输入引脚SW之间的电压差，并输出下管短路信号V_CH给逻辑驱动单元3；

所述第一延时模块14，对逻辑驱动单元3输入的上管驱动信号V_H进行延时，并输出使能信号V_BB和使能反信号V_B给电平移位模块12。

上述的短路保护电路，其中上管检测单元2，包括低压比较模块21和第二延时模块22；

所述第二延时模块22对逻辑驱动单元3输入的下管驱动信号V_L进行延时，并输出低压使能信号ENBB和低压使能反信号ENB给低压比较模块21；

所述低压比较模块21用于比较充电管理芯片输入引脚SW和地之间的电压，并输出上管短路信号V_CL给逻辑驱动单元3。

本发明与现有技术相比具有以下优点：

（1）本发明采用两组单独的检测单元分别对上驱动管、电感和下驱动管进行短路检测，保证检测的结果与充电电流无关，与过流检测相互独立。

（2）本发明在每个开关周期内都对驱动管与电感短路进行检测，保证了电路响应速度，提高了电路可靠性。

附图说明

图1为传统短路保护电路结构框图；

图2为本发明的结构框图；

图3为本发明下管检测单元电路原理图；

图4为本发明上管检测单元电路原理图；

图5为本发明下管检测单元中第一延时模块和上管检测单元中第二延时模块的电路原理图。

具体实施方式

以下结合附图及其实施例对本发明作进一步描述。

参照图2，本发明用于开关型充电管理芯片中驱动管与电感的短路保护电路，包括2个高压NMOS管M₁和M₂，下管检测单元1，上管检测单元2和逻辑驱动单元3。其中：

所述高压NMOS管M₁和M₂，其栅极相连并连接逻辑驱动单元3输入的控制信号V_G，其源极相连并连接到逻辑驱动单元3；高压NMOS管M₁的漏极与充电管理芯片的输入电压V_IN相连，高压NMOS管M₂的漏极输出充电电压V_HI。

所述逻辑驱动单元3，根据充电管理芯片内部产生的比较信号PWM，产生上管驱动信号V_H和下管驱动信号V_L，该上管驱动信号V_H通过上管驱动单元控制上驱动管M₃的导通与关断，下管驱动信号V_L通过下管驱动单元控制下驱动管M₄的导通与关断。该逻辑驱动单元3根据下管检测单元1输入的下管短路信号V_CH，上管检测单元2输入的上管短路信号V_CL及高压NMOS管M₁和M₂的源极电压，产生控制信号V_G，控制高压NMOS管M₁和M₂导通与关断。

所述下管检测单元1，其第一输入端连接充电电压V_HI，其第二输入端连接到充电管理芯片输入引脚SW，其第三输入端连接上管驱动信号V_H，该上管驱动信号V_H用于控制下管检测单元1的工作与否；下管检测单元1的输出端输出下管短路信号V_CH给逻辑驱动单元3。

所述上管检测单元2，其第一输入端连接到地，其第二输入端连接到充电管理芯片输入引脚SW，其第三输入端连接下管驱动信号V_L，该下管驱动信号V_L用于控制上管检测单元2的工作与否；上管检测单元2的输出端输出上管短路信号V_CL给逻辑驱动单元3。

参照图3，本发明的下管检测单元1，包括箝位模块11，电平移位模块12，高压比较模块13和第一延时模块14。

所述箝位模块11，包括4个低压PMOS管M₁₀₁～M₁₀₄，1个高压NMOS管M₁₂₄，2个低压NMOS管M₁₁₆和M₁₁₇。其中：

4个低压PMOS管M₁₀₁～M₁₀₄，其栅极分别与自身漏极相连，构成4个二极管，这4个二极管串联连接构成箝位结构，且低压PMOS管M₁₀₁的源极与充电电压V_HI相连，低压PMOS管M₁₀₄的漏极输出箝位电压V₁。取低压PMOS管M₁₀₁～M₁₀₄的尺寸相同，则该4个低压PMOS管的栅源电压差相等，因此箝位电压V₁可表示为：V₁=V_HI-4V_GS，其中V_GS表示PMOS管M₁₀₁～M₁₀₄的栅源电压差；

高压NMOS管M₁₂₄为源、漏极之间耐压值大于30V的器件，作为高压隔离，用于保护低压NMOS管M₁₁₆和M₁₁₇；该高压NMOS管M₁₂₄的漏极连接箝位电压V₁，其栅极连接充电管理芯片的内部电源VDD，其源极连接低压NMOS管M₁₁₇的漏极；

2个低压NMOS管M₁₁₆和M₁₁₇，其源极接地，其栅极相连构成有源电流镜，低压NMOS管M₁₁₆的漏极与自身栅极相连作为有源电流镜的输入，并与充电管理芯片内部产生的偏置电流I_B1相连。

所述电平移位模块12，包括2个高压PMOS管M₁₂₁和M₁₂₂，2个高压NMOS管M₁₂₅和M₁₂₆，2个低压PMOS管M₁₀₆和M₁₀₇及2个低压NMOS管M₁₀₅和M₁₀₈。其中：

2个低压PMOS管M₁₀₆和M₁₀₇，其源极连接充电电压V_HI；低压PMOS管M₁₀₆的漏极与低压PMOS管M₁₀₇的栅极相连，输出移位后的使能信号V₂，低压PMOS管M₁₀₆的栅极与低压PMOS管M₁₀₇的漏极相连，输出移位后的使能反信号V₃。

2个低压NMOS管M₁₀₅和M₁₀₈，其漏极均连接充电电压V_HI，其栅极均与箝位模块11输入的箝位电压V₁相连；低压NMOS管M₁₀₅的源极与移位后的使能信号V₂相连，低压NMOS管M₁₀₈的源极与移位后的使能反信号V₃相连；

2个高压PMOS管M₁₂₁和M₁₂₂为源、漏极之间耐压值大于30V的器件，该高压PMOS管M₁₂₁和M₁₂₂的栅极均与箝位模块11输入的箝位电压V₁相连；高压PMOS管M₁₂₁的源极连接移位后的使能信号V₂，其漏极连接到高压NMOS管M₁₂₅的漏极；高压PMOS管M₁₂₂的源极连接移位后的使能反信号V₃，其漏极连接到高压NMOS管M₁₂₆的漏极；

2个高压NMOS管M₁₂₅和M₁₂₆为源、漏极之间耐压值大于30V的器件，该高压NMOS管M₁₂₅和M₁₂₆的源极均连接到地，其栅极分别连接第一延时模块14输入的使能信号V_BB和使能反信号V_B；

由上述连接关系可知，取电平移位模块12中低压NMOS管M₁₀₅和M₁₀₈的尺寸相同，则移位后的使能信号V₂和移位后的使能反信号V₃，其逻辑高电平均等于充电电压V_HI，其逻辑低电平均等于V₁-V_GS1，其中V_GS1为低压NMOS管M₁₀₅和M₁₀₈栅源电压差。

所述高压比较模块13，包括4个低压NMOS管M₁₀₉、M₁₁₈～M₁₂₀，5个低压PMOS管M₁₁₀～M₁₁₄，2个高压PMOS管M₁₁₅和M₁₂₃，3个高压NMOS管M₁₂₇～M₁₂₉，2个反相器INV1和INV2，2个电阻R₁和R₂及电容C₁。其中：

2个高压PMOS管和3个高压NMOS管采用源、漏极之间耐压值大于30V的器件；

低压PMOS管M₁₁₂和M₁₁₃，其栅极相连；低压PMOS管M₁₁₂的源极连接到高压PMOS管M₁₂₃的源极，其漏极连接到高压NMOS管M₁₂₇的漏极；低压PMOS管M₁₁₃的漏极连接到高压NMOS管M₁₂₈的漏极，其源极连接到低压NMOS管M₁₂₀的栅极；该低压NMOS管M₁₂₀的源极连接到低压PMOS管M₁₁₂的源极，其漏极连接充电电压V_HI。

高压NMOS管M₁₂₇和M₁₂₈，其栅极均连接充电管理芯片的内部电源VDD；高压NMOS管M₁₂₇源极与低压NMOS管M₁₁₈漏极相连；高压NMOS管M₁₂₈的源极与低压NMOS管M119的漏极相连；该低压NMOS管M₁₁₈和M₁₁₉的栅极均连接充电管理芯片内部产生的偏置电流I_B1，其源极均接地。

低压NMOS管M₁₀₉的源极连接充电电压V_HI，其栅极连接箝位模块11输入的箝位电压V₁，其源极连接到低压PMOS管M₁₁₂的漏极；

高压PMOS管M₁₂₃，其漏极连接到充电管理芯片输入引脚SW，其栅极连接移位后的使能反信号V₃；

电阻R₁跨接于充电电压V_HI与低压NMOS管M₁₂₀的栅极之间。

PMOS管M₁₁₀和M₁₁₁，其源极均连接充电电压V_HI，其栅极均连接移位后的使能信号V₂；低压PMOS管M₁₁₀的漏极连接到高压PMOS管M₁₂₃的源极，低压PMOS管M₁₁₁的漏极连接到低压PMOS管M₁₁₂的漏极；

低压PMOS管M₁₁₄的源极连接到低压PMOS管M₁₁₂的源极，其栅极连接到低压PMOS管M₁₁₂的漏极，其漏极连接到高压PMOS管M₁₁₅的源极；该高压PMOS管M₁₁₅的栅极连接箝位模块11输入的箝位电压V₁，其漏极连接到高压NMOS管M₁₂₉的源极；

高压NMOS管M₁₂₉的栅极连接充电管理芯片的内部电源VDD，其源极连接到反相器INV1的输入端；该反相器INV1通过反相器INV2输出下管短路信号V_CH给逻辑驱动单元3；

电容C₁与电阻R₂并联后，跨接于反相器INV1的输入端与地之间。

上述高压比较模块13中的低压PMOS管M₁₁₂和M₁₁₃，高压NMOS管M₁₂₇和M₁₂₈，低压NMOS管M₁₁₈～M₁₂₀组成一级源极输入放大器，由公式 $I_D=-\frac{1}{2}{\mathrm{\μ}}_P{C}_{\mathrm{OX}}\frac{W}{L}{(V_{\mathrm{GS}}-V_{\mathrm{TH}})}^2$ 可知：

若低压PMOS管M₁₁₃的源极电压高于低压PMOS管M₁₁₂的源极电压，则有：

I_M113>I_M112 1）

其中，I_M113为流过低压PMOS管M₁₁₃的电流，I_M112为流过低压PMOS管M₁₁₂的电流；

取低压NMOS管M₁₁₈与M₁₁₉的尺寸相同，则有：

I_M118=I_M119=I_M113 2）

其中，I_M118为流过低压NMOS管M₁₁₈的电流，I_M119为流过低压NMOS管M₁₁₉的电流；

由电路连接关系可得出如下关系：

I_M112+I_M109=I_M118 3）

其中，I_M109为流过低压NMOS管M₁₀₉的电流；结合式1），式2）和式3）可知低压PMOS管M₁₁₂的漏极电压将会持续降低，直到式3）成立；

若低压PMOS管M₁₁₃的源极电压低于低压PMOS管M₁₁₂的源极电压，则低压PMOS管M₁₁₂的漏极电压会升高，迫使低压PMOS管M₁₁₂进入线性区。

所述第一延时模块14，其输入端A与上管驱动信号V_H相连，其输出端B和输出端C分别输出使能信号V_BB和使能反信号V_B。

参照图4，本发明的上管检测单元2，包括低压比较模块21和第二延时模块22；

所述低压比较模块21，包括9个低压PMOS管M₂₀₁～M₂₀₉，7个低压NMOS管M₂₁₀～M₂₁₆，1个高压NMOS管M₂₁₇，2个电阻R₃和R₄及反相器INV3。其中：

低压PMOS管M₂₀₁～M₂₀₈，共同构成共源共栅电流镜，其中低压PMOS管M₂₀₁～M₂₀₄的栅极相连，其源极均连接充电管理芯片的内部电源VDD，其漏极分别与低压PMOS管M₂₀₄～M₂₀₈的源极相连；该低压PMOS管M₂₀₅～M₂₀₈的栅极相连，且低压PMOS管M₂₀₅的漏极作为共源共栅电流镜的输入端连接充电管理芯片内部产生的偏置电流I_B2，低压PMOS管M₂₀₆的漏极作为共源共栅电流镜的第一输出端连接到低压NMOS管M₂₁₀的漏极，低压PMOS管M₂₀₇的漏极作为共源共栅电流镜的第二输出端连接到低压NMOS管M₂₁₁的漏极，低压PMOS管M₂₀₈的漏极作为共源共栅电流镜的第三输出端连接到低压NMOS管M₂₁₆的漏极;

低压PMOS管M₂₀₉，其源极连接充电管理芯片的内部电源VDD，其漏极连接低压NMOS管M₂₁₆的漏极，其栅极与第二延时模块22输入的低压使能信号ENBB相连；

低压NMOS管M₂₁₀和M₂₁₁，其栅极相连并连接到低压NMOS管M₂₁₀的漏极；低压NMOS管M₂₁₀的源极通过电阻R₃连接到地，低压NMOS管M₂₁₁的源极连接到高压NMOS管M₂₁₇的源极；该高压NMOS管M₂₁₇为源、漏极之间耐压值大于30V的器件，用于对充电管理芯片输入引脚SW与低压NMOS管M₂₁₁源极之间高压进行隔离；高压NMOS管M₂₁₇栅极连接充电管理芯片的内部电源VDD，其漏极通过电阻R₄连接到充电管理芯片输入引脚SW；

低压NMOS管M₂₁₂，其源极连接到地，其漏极连接到低压NMOS管M₂₁₁的源极，其栅极与第二延时单元22输入的低压使能反信号ENB相连；

低压NMOS管M₂₁₆，其栅极与低压NMOS管M₂₁₁的漏极相连，其源极接地，其漏极通过反相器INV3输出上管短路信号V_CL给逻辑驱动单元3；

低压M₂₁₃～M₂₁₅，其漏极与自身栅极相连，构成三个二极管，这三个二极管串联跨接于低压NMOS管M₂₁₆的栅极与地之间。

所述第二延时模块22，其输入端A与下管驱动信号V_L相连，其输出端B和输出端C分别输出低压使能信号ENBB和低压使能反信号ENB给低压比较模块21。

当下管驱动信号V_L为高电平时，低压使能信号ENBB为高电平，低压使能反信号ENB为低电平，低压PMOS管M₂₀₉关断，低压NMOS管M₂₁₂导通，低压比较模块21正常工作；反之，低压使能信号ENBB为低电平，低压使能反信号ENB为高电平，低压PMOS管M₂₀₉导通，反相器INV3的输入电压被拉高，低压比较模块21输出的上管短路信号V_CL恒为低电平。

参照图5，下管检测单元1中的第一延时模块14与上管检测单元2中的第二延时模块22内部结构相同，它包括2个低压PMOS管M₃₀₁和M₃₀₂，1个低压NMOS管M₃₀₃，1个电阻R₅，1个电容C₂和3个反相器INV4～INV6；其中：

反相器INV4的输入端作为第一延时模块14和第二延时模块22的输入端A，输出端连接到低压PMOS管M₃₀₁的栅极和低压NMOS管M₃₀₃的栅极；该低压PMOS管M₃₀₁的源极连接充电管理芯片的内部电源VDD，其漏极通过电阻R₅连接到低压NMOS管M₃₀₃的漏极；该低压NMOS管M₃₀₃的源极连接到地；

低压PMOS管M₃₀₂，其源极连接充电管理芯片的内部电源VDD，其栅极连接到反相器INV5的输出端，其漏极与低压NMOS管M₃₀₃的漏极相连，并连接到反相器INV5的输入端；

电容C₂跨接于反相器INV5的输入端与地之间；该反相器INV5的输出端作为第一延时模块14和第二延时模块22的输出端C；

反相器INV6的输入端与反相器INV5的输出端相连，输出端作为第一延时模块14和第二延时模块22的输出端B。

当输入端A的输入信号为高电平时，反相器INV5的输出信号为低电平，低压PMOS管M₃₀₁导通，充电管理芯片内部电源VDD通过电阻R₅给电容C₂充电，直到电容C₂上的电压达到反相器INV5的阈值电压时，反相器INV5的输出电压变低，低压PMOS管M₃₀₂导通，电容C₂上的电压迅速被充电到充电管理芯片内部电源VDD；当输入端A的输入信号为低电平时，反相器INV5的输出信号为高电平，低压NMOS管M₃₀₃导通，电容迅速放电，由于放电时间非常短，基本可以忽略不计；因此第一延时模块14和第二延时模块22只对输入电压的上升沿产生延时作用。

本发明的工作原理是：

充电管理芯片内部产生的比较信号PWM经过逻辑驱动单元3产生上管驱动信号V_H和下管驱动信号V_L两个信号。当上管驱动信号V_H为高电平时，上驱动管M₃导通，经过一小段延时时间，下管检测单元1中的高压比较模块13开始工作，该高压比较器13对充电电压V_HI和充电管理芯片输入引脚SW之间的电压差进行检测，如果下驱动管M₃发生了短路，则充电电压V_HI和充电管理芯片输入引脚SW之间的电压差将大于高压比较模块13的内部设定量，高压比较模块13输出的下管短路信号V_CH为高电平，反之下管短路信号V_CH为低电平。当下管驱动信号V_L为高电平时，下驱动管M₄导通，经过一小段延时时间后，上管检测单元2中的低压比较模块21开始工作，该低压比较模块21对充电管理芯片输入引脚SW和地之间的电压差进行检测，如果上驱动管M₄或者电感发生短路，则输入引脚SW点电压会被拉高，充电管理芯片输入引脚SW和地之间的电压差将会超过低压比较模块21内部的设定量，低压比较模块21输出的上管短路信号V_CL为高电平，反之上管短路信号V_CL为低电平。当逻辑驱动单元3检测到上管短路信号V_CL为高电平或下管短路信号V_CH为高电平，将立即关闭关断上驱动管M₃和下驱动管M₄，在下个周期时重新打开。如果连续7个周期都检测到了短路信号，则将控制信号V_G置低，切断充电电源，直到短路被排除后重新对充电管理芯片进行上电复位。

以上仅是本发明的一个最佳实例，不构成对本发明的任何限制，显然在本发明的构思下，可以对其电路进行不同的变更与改进，但这些均在本发明的保护之列。

Claims (6)

1.一种用于开关型充电管理芯片中驱动管与电感的短路保护电路，包括用于切断充电电源的高压NMOS管M₁和M₂，高压NMOS管M₁的漏极与充电管理芯片的输入电压V_IN相连，其源极与高压NMOS管M₂的源极相连，并连接到逻辑驱动单元(3)，高压NMOS管M₂的漏极输出充电电压V_HI；该逻辑驱动单元(3)用于产生控制信号V_G、上管驱动信号V_H和下管驱动信号V_L，控制信号V_G连接到高压NMOS管M₁和M₂的栅极控制其导通与关断，上管驱动信号V_H和下管驱动信号V_L分别用于控制上驱动管M₃和下驱动管M₄的导通与关断；其特征在于还包括下管检测单元(1)和上管检测单元(2)；

所述下管检测单元(1)，通过监测充电电压V_HI与充电管理芯片输入引脚SW之间的电压差对下驱动管M₄进行短路检测，并输出下管短路信号V_CH给逻辑驱动单元(3)；该下管检测单元(1)，包括箝位模块(11)，电平移位模块(12)，高压比较模块(13)和第一延时模块(14)；其中箝位模块(11)，用于产生一个比充电电压V_HI低的箝位电压V₁，为电平移位模块(12)和高压比较模块(13)提供逻辑低电平；电平移位模块(12)，对第一延时模块(14)输入的使能信号V_BB和使能反信号V_B进行电平移位，并输出移位后的使能信号V₂和移位后的使能反信号V₃给高压比较模块(13)；高压比较模块(13)，用于比较充电电压V_HI和充电管理芯片输入引脚SW之间的电压差，并输出下管短路信号V_CH给逻辑驱动单元(3)；第一延时模块(14)，对逻辑驱动单元(3)输入的上管驱动信号V_H进行延时，并输出使能信号V_BB和使能反信号V_B给电平移位模块(12)；

所述上管检测单元(2)，通过监测充电管理芯片输入引脚SW与地之间的电压差对上驱动管M3和电感进行短路检测，并输出上管短路信号V_CL给逻辑驱动单元(3)；该上管检测单元(2)，包括低压比较模块(21)和第二延时模块(22)；其中第二延时模块(22)对逻辑驱动单元(3)输入的下管驱动信号V_L进行延时，并输出低压使能信号ENBB和低压使能反信号ENB给低压比较模块(21)；低压比较模块(21)用于比较充电管理芯片输入引脚SW和地之间的电压，并输出上管短路信号V_CL给逻辑驱动单元(3)。

2.根据权利要求1所述的短路保护电路，其特征在于下管检测单元(1)中的箝位模块(11)，包括4个低压PMOS管M₁₀₁～M₁₀₄，1个高压NMOS管M₁₂₄，2个低压NMOS管M₁₁₆和M₁₁₇；

所述2个低压NMOS管M₁₁₆和M₁₁₇，其栅极相连构成有源电流镜，低压NMOS管M₁₁₆的漏极与自身栅极相连作为有源电流镜的输入，并与充电管理芯片内部产生的偏置电流I_B1相连，低压NMOS管M₁₁₇的漏极与高压NMOS管M₁₂₄的源极相连；

所述4个低压PMOS管M₁₀₁～M₁₀₄，其栅极分别与自身漏极相连，构成4个二极管，这4个二极管串联连接构成箝位结构，且低压PMOS管M₁₀₁的源极与充电电压V_HI相连，低压PMOS管M₁₀₄的漏极输出箝位电压V₁；

所述高压NMOS管M₁₂₄为源、漏极之间耐压值大于30V的器件，该高压NMOS管M₁₂₄的漏极连接箝位电压V₁，其栅极连接充电管理芯片的内部电源VDD。

3.根据权利要求1所述的短路保护电路，其特征在于下管检测单元(1)中的电平移位模块(12)，包括2个高压PMOS管M₁₂₁和M₁₂₂，2个高压NMOS管M₁₂₅和M₁₂₆，2个低压PMOS管M₁₀₆和M₁₀₇及2个低压NMOS管M₁₀₅和M₁₀₈；

所述2个低压PMOS管M₁₀₆和M₁₀₇，其源极连接充电电压V_HI；低压PMOS管M₁₀₆的漏极与低压PMOS管M₁₀₇的栅极相连，输出移位后的使能信号V₂，低压PMOS管M₁₀₆的栅极与低压PMOS管M₁₀₇的漏极相连，输出移位后的使能反信号V₃；

所述2个低压NMOS管M₁₀₅和M₁₀₈，其漏极均连接充电电压V_HI，其栅极均与箝位模块(11)输入的箝位电压V₁相连；低压NMOS管M₁₀₅的源极与移位后的使能信号V₂相连，低压NMOS管M₁₀₈的源极与移位后的使能反信号V₃相连；

所述2个高压PMOS管M₁₂₁和M₁₂₂为源、漏极之间耐压值大于30V的器件，该高压PMOS管M₁₂₁和M₁₂₂的栅极均与箝位模块(11)输入的箝位电压V₁相连；高压PMOS管M₁₂₁的源极连接移位后的使能信号V₂，其漏极连接到高压NMOS管M₁₂₅的漏极；高压PMOS管M₁₂₂的源极连接移位后的使能反信号V₃，其漏极连接到高压NMOS管M₁₂₆的漏极；

所述2个高压NMOS管M₁₂₅和M₁₂₆为源、漏极之间耐压值大于30V的器件，该高压NMOS管M₁₂₅和M₁₂₆的源极均连接到地，其栅极分别连接第一延时模块(14)输入的使能信号V_BB和使能反信号V_B。

4.根据权利要求1所述的短路保护电路，其特征在于下管检测单元(1)中的高压比较模块(13)，包括4个低压NMOS管M₁₀₉、M₁₁₈～M₁₂₀，5个低压PMOS管M₁₁₀～M₁₁₄，2个高压PMOS管M₁₁₅和M₁₂₃，3个高压NMOS管M₁₂₇～M₁₂₉，2个反相器INV1和INV2，2个电阻R₁和R₂及电容C₁；

所述2个高压PMOS管和3个高压NMOS管为源、漏极之间耐压值大于30V的器件；

所述低压PMOS管M₁₁₂和M₁₁₃，其栅极相连；低压PMOS管M₁₁₂的源极连接到高压PMOS管M₁₂₃的源极，其漏极连接到高压NMOS管M₁₂₇的漏极；低压PMOS管M₁₁₃的源极连接到低压NMOS管M₁₂₀的栅极，其漏极连接到高压NMOS管M₁₂₈的漏极；

所述高压NMOS管M₁₂₇和M₁₂₈，其栅极均连接充电管理芯片的内部电源VDD；高压NMOS管M₁₂₇源极与低压NMOS管M₁₁₈漏极相连；高压NMOS管M₁₂₈的源极与低压NMOS管M₁₁₉的漏极相连；该低压NMOS管M₁₁₈和M₁₁₉的栅极均连接充电管理芯片内部产生的偏置电流I_B1，其源极均接地；

所述高压PMOS管M₁₂₃，其漏极连接到充电管理芯片输入引脚SW，其栅极连接移位后的使能反信号V₃；

所述电阻R₁一端与充电电压V_HI相连，另一端与低压NMOS管M₁₂₀的栅极相连；该低压NMOS管M₁₂₀的源极连接到低压PMOS管M₁₁₂的源极，其漏极连接充电电压V_HI；

所述低压PMOS管M₁₁₀和M₁₁₁，其源极均连接充电电压V_HI，其栅极均连接移位后的使能信号V₂；低压PMOS管M₁₁₀的漏极连接到高压PMOS管M₁₂₃的源极，低压PMOS管M₁₁₁的漏极连接到低压PMOS管M₁₁₂的漏极；

所述低压NMOS管M₁₀₉的源极连接充电电压V_HI，其栅极连接箝位模块(11)输入的箝位电压V₁，其源极连接到低压PMOS管M₁₁₀的漏极；

所述低压PMOS管M₁₁₄的源极连接到低压PMOS管M₁₁₂的源极，其栅极连接到低压PMOS管M₁₁₂的漏极，其漏极连接到高压PMOS管M₁₁₅的源极；该高压PMOS管M₁₁₅的栅极连接箝位模块(11)输入的箝位电压V₁，其漏极连接到高压NMOS管M₁₂₉的源极；

所述高压NMOS管M₁₂₉的栅极连接充电管理芯片的内部电源VDD，其源极连接到反相器INV1的输入端；该反相器INV1通过反相器INV2输出下管短路信号V_CH给逻辑驱动单元(3)；

所述电容C₁与电阻R₂并联后，跨接于反相器INV1的输入端与地之间。

5.根据权利要求1所述的短路保护电路，其特征在于上管检测单元(2)中的低压比较模块(21)，包括9个低压PMOS管M₂₀₁～M₂₀₉，7个低压NMOS管M₂₁₀～M₂₁₆，1个高压NMOS管M₂₁₇，2个电阻R₃和R₄及反相器INV3；

所述低压PMOS管M₂₀₁～M₂₀₈，共同构成共源共栅电流镜，其中低压PMOS管M₂₀₁～M₂₀₄的栅极相连，其源极均连接充电管理芯片的内部电源VDD，其漏极分别与低压PMOS管M₂₀₄～M₂₀₈的源极相连；该低压PMOS管M₂₀₅～M₂₀₈的栅极相连，且低压PMOS管M₂₀₅的漏极作为共源共栅电流镜的输入端连接充电管理芯片内部产生的偏置电流I_B2，低压PMOS管M₂₀₆的漏极作为共源共栅电流镜的第一输出端连接到低压NMOS管M₂₁₀的漏极，低压PMOS管M₂₀₇的漏极作为共源共栅电流镜的第二输出端连接到低压NMOS管M₂₁₁的漏极，低压PMOS管M₂₀₈的漏极作为共源共栅电流镜的第三输出端连接到低压NMOS管M₂₁₆的漏极；

所述低压PMOS管M₂₀₉，其源极连接充电管理芯片的内部电源VDD，其漏极连接低压NMOS管M₂₁₆的漏极，其栅极与第二延时模块(22)输入的低压使能信号ENBB相连；

所述低压NMOS管M₂₁₀和M₂₁₁，其栅极相连并连接到低压NMOS管M₂₁₀的漏极；低压NMOS管M₂₁₀的源极通过电阻R₃连接到地，低压NMOS管M₂₁₁的源极连接到高压NMOS管M₂₁₇的源极；该高压NMOS管M₂₁₇为源、漏极之间耐压值大于30V的器件，其栅极连接充电管理芯片的内部电源VDD，其漏极通过电阻R₄连接到充电管理芯片输入引脚SW；

所述低压NMOS管M₂₁₂，其源极连接到地，其漏极连接到低压NMOS管M211的源极，其栅极与第二延时模块(22)输入的低压使能反信号ENB相连；

所述低压NMOS管M₂₁₆，其栅极与低压NMOS管M₂₁₁的漏极相连，其源极接地，其漏极通过反相器INV3输出上管短路信号V_CL给逻辑驱动单元(3)；

所述低压M₂₁₃～M₂₁₅，其漏极与自身栅极相连，构成三个二极管，这三个二极管串联跨接于低压NMOS管M₂₁₆的栅极与地之间。

6.根据权利要求1所述的短路保护电路，其特征在于下管检测单元(1)中的第一延时模块(14)与上管检测单元(2)中的第二延时模块(22)内部结构相同，它包括2个低压PMOS管M₃₀₁和M₃₀₂，1个低压NMOS管M₃₀₃，1个电阻R₅，1个电容C₂和3个反相器INV4～INV6；

所述反相器INV4的输入端作为第一延时模块(14)和第二延时模块(22)的输入端A，输出端连接到低压PMOS管M₃₀₁的栅极和低压NMOS管M₃₀₃的栅极；该低压PMOS管M₃₀₁的源极连接充电管理芯片的内部电源VDD，其漏极通过电阻R₅连接到低压NMOS管M₃₀₃的漏极；该低压NMOS管M₃₀₃的源极连接到地；

所述低压PMOS管M₃₀₂，其源极连接充电管理芯片的内部电源VDD，其栅极连接到反相器INV5的输出端，其漏极与低压NMOS管M₃₀₃的漏极相连，并连接到反相器INV5的输入端；

所述电容C₂跨接于反相器INV5的输入端与地之间；该反相器INV5的输出端作为第一延时模块(14)和第二延时模块(22)的输出端C；

所述反相器INV6的输入端与反相器INV5的输出端相连，输出端作为第一延时模块(14)和第二延时模块(22)的输出端B。