CN103400596A - 用于WOx阻变存储器的写电路 - Google Patents
用于WOx阻变存储器的写电路 Download PDFInfo
- Publication number
- CN103400596A CN103400596A CN2013101905571A CN201310190557A CN103400596A CN 103400596 A CN103400596 A CN 103400596A CN 2013101905571 A CN2013101905571 A CN 2013101905571A CN 201310190557 A CN201310190557 A CN 201310190557A CN 103400596 A CN103400596 A CN 103400596A
- Authority
- CN
- China
- Prior art keywords
- voltage
- writing
- switching
- circuit
- bipolarity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
根据本发明实施例的用于WOx阻变存储器的写电路，阻变单元的上电极经过列译码与写电压切换模块中的第一切换电路相连，阻变单元的源极直接与写电压切换模块中的第二切换电路相连，其中，第一切换电路包括四条切换支路，对应的电压值分别为单极性置位操作电压、单极性复位操作电压，0V和双极性置位操作电压，其中，第二切换电路包括两条切换支路，对应的电压值分别为0V和双极性负位操作电压。本发明将单双极性两种操作特性写电路集成在一起，在不增加芯片面积的同时，实现两种写操作皆可操作的目的，使得存储单元置位与复位操作成功率提高一倍。
Description
技术领域
本发明属于阻变存储器设计技术领域，尤其涉及一种用于WOx阻变存储器的写电路。
背景技术
阻变存储器（RRAM）由于其存储单元结构简单、工作速度快、功耗低、信息保持稳定、具有不挥发性、而且易于实现三维立体集成和多值存储等优势，已经成为存储器的研究热点。阻变存储器中变阻材料的阻值可以通过对其上下电极施加电压或者电流的不同而改变，呈现出低阻和高阻两种状态，用这两种状态来存储逻辑‘0’和逻辑‘1’。对阻变单元的写操作存在置位(set)和复位(reset)两个过程，其中置位过程是将变阻由高阻状态变成低阻状态，复位过程是将变阻由低阻状态变成高阻状态，而根据操作特性的不同又分为单极性(Unipolar)和双极性(Bipolar)。
目前针对于阻变存储器电路设计只能单独实现其中的一种操作方式，尚无同时实现两种操作特性的电路设计。如台湾清华大学与上海复旦大学阻变存储器研究小组的工作中，只是针对于不同的阻变材料实现了双极性写操作，而有研究表明对于WOx阻变材料（钨氧化物阻变材料）而言同时具备双极性和单极性两种操作特性，这就需要提出同时实现两种操作特性的写电路。
发明内容
本发明旨在至少在一定程度上解决上述技术问题之一或至少提供一种有用的商业选择。为此，本发明的目的在于提出一种用于WOx阻变存储器的单极性与双极性集成操作的写电路。
根据本发明实施例的用于WOx阻变存储器的写电路，阻变单元的上电极经过列译码与写电压切换模块中的第一切换电路相连，所述阻变单元的源极直接与所述写电压切换模块中的第二切换电路相连，其中，所述第一切换电路包括四条切换支路，对应的电压值分别为单极性置位操作电压、单极性复位操作电压，0V和双极性置位操作电压，其中，所述第二切换电路包括两条切换支路，对应的电压值分别为0V和双极性负位操作电压。
本发明将单双极性两种操作特性写电路集成在一起，在不增加芯片面积的同时，实现两种写操作皆可操作的目的，使得存储单元置位与复位操作成功率提高一倍。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1为WOx阻变材料阻变特性示意图；
图2为本发明实施例的用于WOx阻变存储器写电路操作流程图；
图3为本发明实施例的用于WOx阻变存储器写电路结构示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
WOx阻变材料同时具备双极性和单极性两种操作特性，这就需要同时实现两种操作特性的写电路的提出。对于1T1R结构的存储单元，双极性操作特性的置位操作是将置位操作电压（Vset）电压加在变阻材料的上电极（Bit-Line），而将晶体管的源极（Source-Line）接0V，复位操作是将复位操作电压（Vreset）电压加在晶体管的源极，而将变阻材料的上电极接0V。单极操作特性的置位复位操作是将晶体管的源极接0V，通过在变阻的上电极加置位电压（Vset）和复位电压（Vreset）电压实现置位和复位操作。
而对于WOx变阻材料而言，同时可实现单极性操作和双极性操作，如图1所示，WOx阻变材料发生双极性特性变化的操作电压相对较低，范围约在-1.5V-1.5V。而发生单极性特性变化的操作电压相对价高，范围约在2V-3V。可以看出两种操作的操作条件相隔较近，导致离散性较大的存储阵列对写策略提出加大难题。而通过集成两种操作的写电路，即若双极性操作无法使阻变材料进行变阻的时候通过单极性操作使得阻变材料发生变阻，从而将擦写成功率提高了两倍。
图2为本发明实施例的用于WOx阻变存储器写电路操作流程图。设计极性选择模块，根据逻辑信号的不同，选择不同大小和方向的操作电压施加于存储阵列中。具体地，首先判断逻辑信号BP的高低：逻辑信号BP为高，进行双极性操作；逻辑信号BP为低，进行单极性操作。接着判断数据信号：DATA数据为‘1’进行置位操作，DATA数据为‘0’，进行复位操作。例如，首先对存储单元进行双极性操作，存储单元为低阻状态，若通过双极性复位操作策略无法成功至高时，可启动单极性操作写电路，将操作条件提高从而达到单极性复位操作的操作条件，利用WOx阻变材料的特有特性，实现复位操作使存储单元至高阻，从而提高置位复位操作成功率。
图3为本发明实施例的用于WOx阻变存储器写电路结构示意图，主要包括写电路电压切换模块、列译码及多个阻变单元。通过图2所涉及的逻辑控制信号，有选择性的导通相应的支路，将所需电压施加于存储阵列单元的上下两端，从而进行基本的置位与复位操作。
具体地，用于WOx阻变存储器的写电路，其中的阻变单元的上电极经过列译码与写电压切换模块中的第一切换电路相连，阻变单元的源极直接与写电压切换模块中的第二切换电路相连，其中，第一切换电路包括四条切换支路，对应的电压值分别为单极性置位操作电压、单极性复位操作电压，0V和双极性置位操作电压，其中，第二切换电路包括两条切换支路，对应的电压值分别为0V和双极性负位操作电压。
综上所述，本发明将单双极性两种操作特性写电路集成在一起，在不增加芯片面积的同时，实现两种写操作皆可操作的目的，使得存储单元置位与复位操作成功率提高一倍。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在不脱离本发明的原理和宗旨的情况下在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (1)
1.一种用于WOx阻变存储器的写电路，其特征在于，阻变单元的上电极经过列译码与写电压切换模块中的第一切换电路相连，所述阻变单元的源极直接与所述写电压切换模块中的第二切换电路相连，
其中，所述第一切换电路包括四条切换支路，对应的电压值分别为单极性置位操作电压、单极性复位操作电压，0V和双极性置位操作电压，
其中，所述第二切换电路包括两条切换支路，对应的电压值分别为0V和双极性负位操作电压。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2013101905571A CN103400596A (zh) | 2013-05-21 | 2013-05-21 | 用于WOx阻变存储器的写电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2013101905571A CN103400596A (zh) | 2013-05-21 | 2013-05-21 | 用于WOx阻变存储器的写电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103400596A true CN103400596A (zh) | 2013-11-20 |
Family
ID=49564201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2013101905571A Pending CN103400596A (zh) | 2013-05-21 | 2013-05-21 | 用于WOx阻变存储器的写电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103400596A (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120281452A1 (en) * | 2011-01-25 | 2012-11-08 | Huo Zongliang | Resistive random memory cell and memory |
| CN103021458A (zh) * | 2012-12-06 | 2013-04-03 | 华中科技大学 | 一种阻变存储器的写前读电路及其操作方法 |
-
2013
- 2013-05-21 CN CN2013101905571A patent/CN103400596A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120281452A1 (en) * | 2011-01-25 | 2012-11-08 | Huo Zongliang | Resistive random memory cell and memory |
| CN103021458A (zh) * | 2012-12-06 | 2013-04-03 | 华中科技大学 | 一种阻变存储器的写前读电路及其操作方法 |
Non-Patent Citations (2)
| Title |
|---|
| 于杰、张文俊、焦斌: "基于WOx阻变材料的RRAM电路设计", 《固体电子学研究与进展》 * |
| 郭存壮: "阻变存储器电路设计", 《中国优秀硕士学位论文全文数据库信息科技辑》 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Gupta et al. | Resistive random access memory: a review of device challenges | |
| US8345472B2 (en) | Three-terminal ovonic threshold switch as a current driver in a phase change memory | |
| EP2787507B1 (en) | Resistive memory cells and their programming, reading and operating methods | |
| CN102623045B (zh) | 阻变型随机存储单元及存储器 | |
| US8094482B2 (en) | Nonvolatile memory apparatus and nonvolatile data storage medium | |
| US8687406B2 (en) | Semiconductor memory device and method of controlling the same | |
| CN105431906A (zh) | 用于交叉点存储器结构的电压控制 | |
| US8912517B2 (en) | Resistive switching memory | |
| US9281059B2 (en) | Thyristor memory cell integrated circuit | |
| CN102709306B (zh) | 基于忆阻器和晶体管的存储器及实现多阻态的方法 | |
| CN103460295A (zh) | 半导体存储器装置 | |
| US8705266B2 (en) | Semiconductor device and method for controlling the same | |
| WO2022015537A1 (en) | Data-based polarity write operations | |
| Sun et al. | Overcoming the dilemma between RESET current and data retention of RRAM by lateral dissolution of conducting filament | |
| CN103325414A (zh) | 一种rram存储器读电路 | |
| Ho et al. | Threshold vacuum switch (TVS) on 3D-stackable and 4F 2 cross-point bipolar and unipolar resistive random access memory | |
| CN103886897B (zh) | 混合存储器 | |
| JP5406782B2 (ja) | 不揮発性半導体記憶装置 | |
| KR20120063136A (ko) | 반도체 메모리 장치 및 그 구동방법 | |
| He et al. | A novel operation scheme enabling easy integration of selector and memory | |
| US9111611B2 (en) | Memory system | |
| US20140091856A1 (en) | 2-terminal switching device | |
| CN103198860B (zh) | 一种rram写电路 | |
| CN110827897B (zh) | 忆阻器的防过写电路及方法 | |
| CN116114022A (zh) | 消除阈值电压漂移的存储器单元编程 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20131120 |