CN103379730A - 马达控制用多层电路基板 - Google Patents

马达控制用多层电路基板 Download PDF

Info

Publication number
CN103379730A
CN103379730A CN2013101431645A CN201310143164A CN103379730A CN 103379730 A CN103379730 A CN 103379730A CN 2013101431645 A CN2013101431645 A CN 2013101431645A CN 201310143164 A CN201310143164 A CN 201310143164A CN 103379730 A CN103379730 A CN 103379730A
Authority
CN
China
Prior art keywords
effect transistor
field
mutually
circuit board
directly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013101431645A
Other languages
English (en)
Inventor
内田修弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JTEKT Corp
Original Assignee
JTEKT Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JTEKT Corp filed Critical JTEKT Corp
Publication of CN103379730A publication Critical patent/CN103379730A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P6/00—Arrangements for controlling synchronous motors or other dynamo-electric motors using electronic commutation dependent on the rotor position; Electronic commutators therefor
    • H02P6/08—Arrangements for controlling the speed or torque of a single motor
    • H02P6/085—Arrangements for controlling the speed or torque of a single motor in a bridge configuration
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Inverter Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

马达控制用多层印刷线路板（5）具有：多层印刷线路板（6），其具有被层叠的多个导体层（62、63、64）；上段FET（20A），其与导体层（62、63）连接并控制马达；下段FET（20B），其与导体层（63、64）连接，且被配置于在导体层(62、63、64)被层叠的层叠方向上与上段FET（20A）重叠的位置并控制马达；以及散热机构(91、92)，其被配置于多层印刷线路板（6）上，且被配置于在层叠方向上与上段FET（20A）以及下段FET（20B）的至少一个重叠的位置。

Description

马达控制用多层电路基板
技术领域
本发明涉及具有多层印刷线路板、第1场效应晶体管、第2场效应晶体管、和散热机构的马达控制用多层电路基板。
背景技术
日本特开2011－83063中记载的LTCC（Low_Temperature Co-firedCeramic：低温共烧陶瓷）多层基板具有CPU（Central_Processing_Unit:中央处理器）以及多个FET（Field_Effect_Transistor：场效应晶体管）。CPU进行FET的开/关切换控制。多个FET在LTCC的多层基板的一个表面上位于相互隔开规定间隔的位置。
马达控制用多层电路基板例如安装在车载用的马达控制装置，配置在有限的空间，所以希望一种面积较小的多层印刷线路板。可是，在多层印刷线路板的表面上安装多个场效应晶体管时，需要确保用于安装场效应晶体管的空间，所以减小多层印刷线路板的面积较难。
发明内容
本发明提供一种能够减小多层印刷线路板的面积的马达控制用多层电路基板。
本发明的方式要旨在于，具有：多层印刷线路板，其具有被层叠的多个导体层；第1场效应晶体管，其用于控制马达，并与上述导体层连接；第2场效应晶体管，其用于控制马达，并与上述导体层连接，且被配置于在上述导体层被层叠的层叠方向上与上述第1场效应晶体管重叠的位置；以及散热机构，其被配置于上述多层印刷线路板上，且被配置于在上述层叠方向上与上述第1场效应晶体管以及上述第2场效应晶体管的至少一方重叠的位置。
在上述马达控制用多层电路基板中，在导体层被层叠的层叠方向上第1场效应晶体管以及第2场效应晶体管重叠。因此，与在多层印刷线路板上第1场效应晶体管以及第2场效应晶体管并列配置的情况相比，能够减小多层印刷线路板的面积。另外，通过在上述层叠方向上与第1场效应晶体管以及第2场效应晶体管的至少一方重叠的散热机构，能够将由第1场效应晶体管以及第2场效应晶体管的至少一方产生的热量散出。
（2）上述方式的马达控制用多层电路基板中，也可以是上述第1场效应晶体管以及上述第2场效应晶体管的至少一方内置在上述多层印刷线路板中。
在上述马达控制用多层电路基板中，多层印刷线路板内置第1场效应晶体管以及第2场效应晶体管的至少一方，所以无需在多层印刷线路板的表面上配置第1场效应晶体管以及第2场效应晶体管。因此，能够提高配置于多层印刷线路板的表面上的散热机构的设计以及配置的自由度。
上述方式的马达控制用多层电路基板中，也可以是上述第1场效应晶体管以及上述第2场效应晶体管双方内置在上述多层印刷线路板中。
在上述马达控制用多层电路基板中，多层印刷线路板内置第1场效应晶体管以及第2场效应晶体管双方，所以无需在多层印刷线路板的表面上配置第1场效应晶体管以及第2场效应晶体管。因此，能够进一步提高配置于多层印刷线路板的表面上的散热机构的设计以及配置的自由度。
上述方式的马达控制用多层电路基板中，也可以是上述第1场效应晶体管以及上述第2场效应晶体管通过串联配线相互串联连接，上述第1场效应晶体管作为与上述第2场效应晶体管相比被配置于高电位侧的开关元件发挥作用，上述第2场效应晶体管作为与上述第1场效应晶体管相比被配置于低电位侧的开关元件发挥作用。
在上述马达控制用多层电路基板中，在上述层叠方向上第1场效应晶体管以及第2场效应晶体管重叠，所以能够缩短使高电位侧的开关元件与低电位侧的开关元件相互串联连接的串联配线。
上述方式的马达控制用多层电路基板中，也可以是上述第1场效应晶体管以及上述第2场效应晶体管分别是在一个面具有栅极端子以及源极端子，在另一个面具有漏极端子的功率MOSFET，上述第1场效应晶体管所具有的源极端子被配置于在上述层叠方向上与上述第2场效应晶体管所具有的漏极端子重叠的位置。
在上述马达控制用多层电路基板中，第1场效应晶体管的源极端子被配置于与第2场效应晶体管的漏极端子重叠的位置，所以能够缩短从第1场效应晶体管的源极端子至第2场效应晶体管的漏极端子的距离。因此，能够进一步缩短上述串联配线。
上述方式的马达控制用多层电路基板中，也可以是上述散热机构经由绝缘体被配置于上述多层印刷线路板的两面。
上述马达控制用多层电路基板具备经由绝缘体被配置于多层印刷线路板的两面的散热机构，所以与在多层印刷线路板的一个面配置散热机构相比，能够提高散热效果。
根据本发明的方式能够提供一种可减小多层印刷线路板的面积的马达控制用多层电路基板。
以下参照附图对本发明的例示性实施例的特征优点、技术、工业意义进行描述，其中相同的数字表示相同的要素。
附图说明
图1是表示本发明的实施方式的马达控制装置的整体构成的构成图。
图2是表示实施方式的马达控制用多层电路基板的剖面构造的剖面图。
图3是表示构成实施方式的马达控制用多层电路基板的各印刷线路板的剖面构造的剖面图。
具体实施方式
参照图1，对车载用的马达控制装置1进行说明。马达控制装置1具有逆变器电路10、旋转角传感器30、以及控制电路40。马达控制装置1使用来自电源2的电力来使马达3驱动。
电源2例如由车载用的蓄电池或者发电装置构成。电源2作为直流电源发挥作用。电源2经由逆变器电路10向马达3供给电力。
马达3例如由电动动力转向装置的辅助用马达，或者电动油压动力转向装置的油泵用马达构成。马达3具有定子3A以及转子3B。
定子3A具有U相线圈3U、V相线圈3V、以及W相线圈3W。U相线圈3U、V相线圈3V、以及W相线圈3W通过在中性点一并连接的Y接线相互连接。
转子3B具有N极和S极。N极和S极沿着转子3B的旋转方向交替地设置。转子3B通过由定子3A产生的旋转磁场而相对于定子3A旋转。
逆变器电路10将从电源2供给的直流电流变换为三相电流，并供给给定子3A的各线圈3U、3V、3W。逆变器电路10具有多个场效应晶体管20（以下，称为“FET20”）、漏极用配线10、上段栅极用配线12、串联配线13、下段栅极用配线、以及源极用配线15。FET20分别由功率MOSFET（Metal-Oxide Semiconductor Field-Effect Transistor：金属氧化物半导体场效应晶体管）构成。
各FET20具有构成漏极的漏极端子20D、构成栅极的栅极端子20G、以及构成源极的源极端子20S。在MOSFET中栅极-沟道间被绝缘。沟道是漏极-源极间的电流通路。在N沟道型的FET20中漏极端子20D相对于源极端子20S配置在高电位侧。
逆变器电路10的FET20具有两个U相直接连接用FET21、22。U相直接连接用FET21、22通过串联配线13U相互串联连接。U相直接连接用FET21作为与U相直接连接用FET22相比配置在高电位侧的开关元件发挥作用。因此，U相直接连接用FET22作为与U相直接连接用FET21相比配置在低电位侧的开关元件发挥作用。
另外，逆变器电路10的FET20具有两个V相直接连接用FET23、24。V相直接连接用FET23、24通过串联配线13V相互串联连接。V相直接连接用FET23作为与V相直接连接用FET24相比配置在高电位侧的开关元件发挥作用。因此，V相直接连接用FET24作为与V相直接连接用FET23相比配置在低电位侧的开关元件发挥作用。
另外，逆变器电路10的FET20具有两个W相直接连接用FET25、26。W相直接连接用FET25、26通过串联配线13W相互串联连接。W相直接连接用FET25作为与W相直接连接用FET26相比配置在高电位侧的开关元件发挥作用。因此，W相直接连接用FET26作为与W相直接连接用FET25相比配置在低电位侧的开关元件发挥作用。
漏极用配线11将电源2、U相直接连接用FET21、V相直接连接用FET23、以及W相直接连接用FET25连接起来。逆变器电路10的漏极用配线11具有U相直接连接用FET21用的漏极用配线11U、V相直接连接用FET23用的漏极用配线11V、以及W相直接连接用FET25用的漏极用配线11W。
上段栅极用配线12将控制电路40和U相直接连接用FET21、V相直接连接用FET23、以及W相直接连接用FET25连接起来。逆变器电路10的上段栅极用配线12具有U相直接连接用FET21用的上段栅极用配线12U、V相直接连接用FET23用的上段栅极用配线12V、以及W相直接连接用FET25用的上段栅极用配线12W。
串联配线13将逆变器电路10、马达3的各线圈3U、3V、3W连接起来。逆变器电路10的串联配线13具有U相用的串联配线13U、V相用的串联配线13V、以及W相用的串联配线13W。
下段栅极用配线14将控制电路40和U相直接连接用FET22、V相直接连接用FET24、以及W相直接连接用FET26连接起来。逆变器电路10的下段栅极用配线14具有U相直接连接用FET22用的下段栅极用配线14U、V相直接连接用FET24用的下段栅极用配线14V、以及W相直接连接用FET26用的下段栅极用配线14W。
源极用配线15将U相直接连接用FET22、V相直接连接用FET24、以及W相直接连接用FET26、和基准电位点连接起来。逆变器电路10的源极用配线15具有U相直接连接用FET22用的源极用配线15U、V相直接连接用FET24用的源极用配线15V、以及W相直接连接用FET26用的源极用配线15W。
对各FET21～26的连接所涉及的构成进行详细地说明。U相直接连接用FET21的漏极端子20D通过漏极用配线11U与电源2电连接。U相直接连接用FET21的栅极端子20G通过上段栅极用配线12U与控制电路40电连接。U相直接连接用FET21的源极端子20S以及U相直接连接用FET22的漏极端子20D通过串联配线13U相互电连接。U相直接连接用FET22的栅极端子20G通过下段栅极用配线14U与控制电路40电连接。U相直接连接用FET22的源极端子20S通过源极用配线15U与基准电位点连接。
串联配线13U与U相线圈3U电连接。因此，在逆变器电路10上的U相直接连接用FET21、22之间电连接有马达3的U相线圈3U。
V相直接连接用FET23的漏极端子20D通过漏极用配线11V与电源2电连接。V相直接连接用FET23的栅极端子20G通过上段栅极用配线12V与控制电路40电连接。V相直接连接用FET23的源极端子20S以及V相直接连接用FET24的漏极端子20D通过串联配线13V相互电连接。V相直接连接用FET24的栅极端子20G通过下段栅极用配线14V与控制电路40电连接。V相直接连接用FET24的源极端子20S通过源极配线15V与基准电位点连接。
串联配线13V与V相线圈3V电连接。因此，在逆变器电路10上的V相直接连接用FET23、24之间电连接有马达3的V相线圈3V。
W相直接连接用FET25的漏极端子20D通过漏极用配线11W与电源2电连接。W相直接连接用FET25的栅极端子20G通过上段栅极用配线12W与控制电路40电连接。W相直接连接用FET25的源极端子20S以及W相直接连接用FET26的漏极端子20D通过串联配线13W相互电连接。W相直接连接用FET26的栅极端子20G通过下段栅极用配线14W与控制电路40电连接。W相直接连接用FET26的源极端子20S通过源极用配线15W与基准电位点连接。
串联配线13W与W相线圈3W电连接。因此，在逆变器电路10上的W相直接连接用FET25、26之间电连接有马达3的W相线圈3W。
旋转角传感器30检测马达3的旋转角。旋转角传感器30将马达3的旋转角的检测结果输出给控制电路40。控制电路40基于马达3的旋转角的检测结果来控制各FET21～26的开关，控制逆变器电路10。
对马达控制装置1进行说明。马达控制装置1利用控制电路40对逆变器电路10进行控制，从而控制供给给马达3的电力。通过向马达3供给电力使定子3A产生旋转磁场，由此转子3B旋转。控制电路40基于转子3B的旋转角的检测结果来对逆变器电路10进行反馈控制。
参照图2，对具有图1的逆变器电路10的马达控制用多层电路基板5（以下，称为“电路基板5”）进行说明。图2是包括U相直接连接用FET21、22的部分的电路基板5的剖面图。图1的V相直接连接用FET23以及W相直接连接用FET25也在电路基板5中与U相直接连接用FET21同样地被配置，所以将FET21、23、25作为“上段FET20A”，作为U相直接连接用FET21的上段FET20A的说明兼具V相直接连接用FET23以及W相直接连接用FET25的说明。另外，图1的V相直接连接用FET24以及W相直接连接用FET26也在电路基板5中与U相直接连接用FET22同样地被配置，所以将FET22、24、26作为“下段FET20B”，作为U相直接连接用FET22的下段FET20B的说明兼具V相直接连接用FET24以及W相直接连接用FET26的说明。
电路基板5具有多层印刷线路板6、上段FET20A、下段FET20B、绝缘体81、82、以及散热机构91、92。多层印刷线路板6具有绝缘体61、多个导体层62、63、64、以及多个通孔71、72、73、74。
绝缘体61支承导体层62、63、64。多个导体层62、63、64在多层印刷线路板6的厚度方向上重叠。被层叠的导体层62、63、64作为配置在绝缘体61的内部的内层的导体层发挥作用。导体层62包括漏极用配线11。导体层63包括上段栅极用配线12以及串联配线13。导体层64包括下段栅极用配线14以及源极用配线15。
通孔71、72、73、74作为用于连接层间的层间连接部件发挥作用。通孔71将上段FET20A、和导体层63的上段栅极用配线12相互连接起来。通孔72将上段FET20A、和导体层63的串联配线13相互连接起来。通孔73将下段FET20B、和导体层64的下段栅极用配线14相互连接起来。通孔74将下段FET20B、和导体层64的源极用配线15相互连接起来。
上段FET20A以及下段FET20B由裸芯片构成。上段FET20A以及下段FET20B在一个面具有栅极端子20G以及源极端子20S，在另一个面具有漏极端子20D。在导体层62、63、64被层叠的层叠方向上、即、多层印刷线路板6的厚度方向上，上段FET20A以及下段FET20B被配置在重叠的位置上。
上段FET20A被配置于导体层62上。上段FET20A的漏极端子20D与导体层62的漏极用配线11连接。上段FET20A的栅极端子20G经由通孔71与导体层63的上段栅极用配线12连接。上段FET20A的源极端子20S经由构成串联配线13的通孔72与构成串联配线13的导体层63连接。
下段FET20B被配置于导体层63上。下段FET20B的漏极端子20D与导体层63的串联配线13连接。下段FET20B的栅极端子20G经由通孔73与导体层64的下段栅极用配线14连接。下段FET20B的源极端子20S经由构成源极用配线15的通孔74与构成源极用配线15的导体层64连接。
绝缘体81、82防止多层印刷线路板6的表面上的电路（未图示）的短路。绝缘体81、82例如由陶瓷等的热传导率高的绝缘材料形成。绝缘体81被配置于多层印刷线路板6的两面中的、离上段FET20A以及下段FET20B中的上段FET20A近的面。绝缘体82被配置于多层印刷线路板6的两面中的、离上段FET20A以及下段FET20B中的下段FET20B近的面。
散热机构91、92将由上段FET20A以及下段FET20B产生的热量散出。散热机构91、92例如由冷却器、散热片等构成。在导体层62、63、64被层叠的层叠方向上，散热机构91、92被配置于与上段FET20A以及下段FET20B重叠的位置。
对电路基板5的制造方法进行说明。如图3所示，准备基板6A、热可塑性树脂片61B、上段FET20A、基板6B、热可塑性树脂片61D、下段FET20B、基板6C、以及热可塑性树脂片61F。
对准备的基板6A、热可塑性树脂片61B、上段FET20A、基板6B、热可塑性树脂片61D、下段FET20B、基板6C、以及热可塑性树脂片61F的构成进行说明。基板6A具有热可塑性树脂片61A以及漏极用配线11。漏极用配线11形成在热可塑性树脂片61A上。在经由上段FET20A层叠基板6A与基板6B时，热可塑性树脂片61B埋入基板6A与基板6B之间。基板6B具有热可塑性树脂片61C、上段栅极用配线12、串联配线13、以及通孔71、72。上段栅极用配线12以及串联配线13形成在热可塑性树脂片61C上。通孔71、72贯通热可塑性树脂片61C。通孔71以上段栅极用配线12为底面、通孔72以串联配线13为底面。在经由下段FET20B层叠基板6B与基板6C时，热可塑性树脂片61D埋入基板6B与基板6C之间。基板6C具有热可塑性树脂片61E、下段栅极用配线14、源极用配线15、以及通孔73、74。下段栅极用配线14以及源极用配线15形成在热可塑性树脂片61E上。通孔73、74贯通热可塑性树脂片61E。通孔73以下段栅极用配线14为底面、通孔74以源极用配线15为底面。热可塑性树脂片61F被层叠在基板6C上时，覆盖热可塑性树脂片61E上的下段栅极用配线14以及源极用配线15。
层叠上述的基板6A、热可塑性树脂片61B、上段FET20A、基板6B、热可塑性树脂片61D、下段FET20B、基板6C、以及热可塑性树脂片61F。
而且，一边对基板6A、热可塑性树脂片61B、上段FET20A、基板6B、热可塑性树脂片61D、下段FET20B、基板6C、以及热可塑性树脂片61F进行加热一边进行冲压，来制成多层印刷线路板6。在该热冲压工序中被加热的热可塑性树脂片61A、61B、61C、61D、61E熔融，之后通过停止加热而进行固化。利用固化的热可塑性树脂片61A、61B、61C、61D、61E来形成图2的绝缘体61。
之后，在多层印刷线路板6的表面上经由绝缘体81、82配置散热机构91、92，从而获得电路基板5。电路基板5安装于车载用的马达控制装置。
对实施方式的作用进行说明。因上段FET20A与下段FET20B重叠，因此在多层印刷线路板6中产生上段FET20A与下段FET20B的重叠部分X（参照图2）。因此，能够从上段FET20A与下段FET20B在一个面并列配置的多层印刷线路板中消除重叠部分X的面积。
另外，在上段FET20A产生的热量传递到安装在多层印刷线路板6的一个表面上的散热机构91，在下段FET20B产生的热量传递到安装在多层印刷线路板6的另一个表面上的散热机构92。
本实施方式的电路基板5取得以下的效果。（1）在导体层62、63、64被层叠的方向上，U相直接连接用FET21与U相直接连接用FET22重叠。因此，与在多层印刷线路板6的表面上并列配置U相直接连接用FET21与U相直接连接用FET22的情况相比，能够减小多层印刷线路板6的面积。另外，通过在上述层叠方向上与U相直接连接用FET21重叠的散热机构91，能够将由U相直接连接用FET21产生的热量散出，通过在上述层叠方向上与U相直接连接用FET22重叠的散热机构92，能够将由U相直接连接用FET22产生的热量散出。
（2）在导体层62、63、64被层叠的方向上，V相直接连接用FET23与V相直接连接用FET24重叠。因此，与在多层印刷线路板6的表面上并列配置V相直接连接用FET23与V相直接连接用FET24的情况相比，能够减小多层印刷线路板6的面积。另外，通过在上述层叠方向上与V相直接连接用FET23重叠的散热机构91，能够将由V相直接连接用FET23产生的热量散出，通过在上述层叠方向上与V相直接连接用FET24重叠的散热机构92，能够将由V相直接连接用FET24产生的热量散出。
（3）在导体层62、63、64被层叠的方向上，W相直接连接用FET25与W相直接连接用FET26重叠。因此，与在多层印刷线路板6的表面上并列配置W相直接连接用FET25与W相直接连接用FET26的情况相比，能够减小多层印刷线路板6的面积。另外，通过在上述层叠方向上与W相直接连接用FET25重叠的散热机构91，能够将由W相直接连接用FET25产生的热量散出，通过在上述层叠方向上与W相直接连接用FET26重叠的散热机构92，能够将由W相直接连接用FET26产生的热量散出。
（4）U相直接连接用FET21以及U相直接连接用FET22双方内置在多层印刷线路板6。因此，无需在多层印刷线路板6的表面上配置U相直接连接用FET21以及U相直接连接用FET22。因此，能够进一步提高配置于多层印刷线路板6的表面上的散热机构91、92的设计以及配置的自由度。
（5）V相直接连接用FET23以及V相直接连接用FET24双方内置在多层印刷线路板6。因此，无需在多层印刷线路板6的表面上配置V相直接连接用FET23以及V相直接连接用FET24。因此，能够进一步提高配置于多层印刷线路板6的表面上的散热机构91、92的设计以及配置的自由度。
（6）W相直接连接用FET25以及W相直接连接用FET26双方内置在多层印刷线路板6。因此，无需在多层印刷线路板6的表面上配置W相直接连接用FET25以及W相直接连接用FET26。因此，能够进一步提高配置于多层印刷线路板6的表面上的散热机构91、92的设计以及配置的自由度。
（7）在上述层叠方向上U相直接连接用FET21以及U相直接连接用FET22重叠，所以能够例如由通孔构成将高电位侧的开关元件与低电位侧的开关元件相互串联连接的串联配线13U，所以能够缩短串联配线13U。
（8）在上述层叠方向上V相直接连接用FET23以及V相直接连接用FET24重叠，能够例如由通孔构成将高电位侧的开关元件与低电位侧的开关元件相互串联连接的串联配线13V，所以能够缩短串联配线13V。
（9）在上述层叠方向上W相直接连接用FET25以及W相直接连接用FET26重叠，能够例如由通孔构成将高电位侧的开关元件与低电位侧的开关元件相互串联连接的串联配线13W，所以能够缩短串联配线13W。
（10）在上述层叠方向上，U相直接连接用FET21的源极端子20S被配置于与U相直接连接用FET22的漏极端子20D重叠的位置，所以能够缩短从U相直接连接用FET21的源极端子20S至U相直接连接用FET22的漏极端子20D的距离。因此，能够进一步缩短串联配线13U。
（11）在上述层叠方向上，V相直接连接用FET23的源极端子20S被配置于与V相直接连接用FET24的漏极端子20D重叠的位置，所以能够缩短从V相直接连接用FET23的源极端子20S至V相直接连接用FET24的漏极端子20D的距离。因此，能够进一步缩短串联配线13V。
（12）在上述层叠方向上，W相直接连接用FET25的源极端子20S被配置于与W相直接连接用FET26的漏极端子20D重叠的位置，所以能够缩短从W相直接连接用FET25的源极端子20S至W相直接连接用FET26的漏极端子20D的距离。因此，能够进一步缩短串联配线13W。
（13）散热机构91、92经由绝缘体81、82配置于多层印刷线路板6的两面。因此，与只在多层印刷线路板6的一个面配置散热机构的构成相比，能够提高散热效果。
本发明包括上述实施方式以外的实施方式。以下，表示作为本发明的其他实施方式的上述实施方式的变形例。此外，以下的各变形例也能够相互组合。
在实施方式的电路基板5中，FET21～26是功率MOSFET。另一方面，在变形例的电路基板5中，FET21～26是接合型FET。在实施方式的电路基板5中，上段FET20A与下段FET20B重叠。另一方面，在变形例的电路基板5中，例如U相直接连接用FET21与V相直接连接用FET23被配置于重叠的位置。即、可以使重叠的FET20相互串联连接。
在实施方式的电路基板5中，上段FET20A以及下段FET20B双方都内置在多层印刷线路板6中。另一方面，在变形例的电路基板5中，上段FET20A以及下段FET20B的任意一个内置在多层印刷线路板6中。另外，在变形例的电路基板5中，上段FET20A以及下段FET20B双方都不内置在多层印刷线路板6中而安装在多层印刷线路板6的表面。
在实施方式的电路基板5中，在多层印刷线路板6的两面配置散热机构91、92。另一方面，在变形例的电路基板5中，在多层印刷线路板6的任意一个面配置散热机构。

Claims (6)

1.一种马达控制用多层电路基板（5），其特征在于，具有：
多层印刷线路板（6），其具有被层叠的多个导体层（62、63、64）；
第1场效应晶体管（20A），其与所述导体层（62、63）连接并控制马达（3）；
第2场效应晶体管（20B），其与所述导体层（63、64）连接，且被配置于在所述导体层被层叠的层叠方向上与所述第1场效应晶体管重叠的位置并控制马达；以及
散热机构（91、92），其被配置于所述多层印刷线路板上，且被配置于在所述层叠方向上与所述第1场效应晶体管以及所述第2场效应晶体管的至少一方重叠的位置。
2.根据权利要求1所述的马达控制用多层电路基板，其特征在于，
所述第1场效应晶体管以及所述第2场效应晶体管的至少一方内置在所述多层印刷线路板中。
3.根据权利要求1或者2所述的马达控制用多层电路基板，其特征在于，
所述第1场效应晶体管以及所述第2场效应晶体管双方内置在所述多层印刷线路板中。
4.根据权利要求1或者2所述的马达控制用多层电路基板，其特征在于，
所述第1场效应晶体管以及所述第2场效应晶体管通过串联配线（13）相互串联连接，
所述第1场效应晶体管作为与所述第2场效应晶体管相比被配置于高电位侧的开关元件发挥作用，
所述第2场效应晶体管作为与所述第1场效应晶体管相比被配置于低电位侧的开关元件发挥作用。
5.根据权利要求4所述的马达控制用多层电路基板，其特征在于，
所述第1场效应晶体管以及所述第2场效应晶体管分别是在一个面具有栅极端子（20G）以及源极端子（20S），在另一个面具有漏极端子（20D）的功率MOSFET，
所述第1场效应晶体管所具有的源极端子被配置于在所述层叠方向上与所述第2场效应晶体管所具有的漏极端子重叠的位置。
6.根据权利要求1或者2所述的马达控制用多层电路基板，其特征在于，
所述散热机构经由绝缘体（81、82）被配置于所述多层印刷线路板的两面。
CN2013101431645A 2012-04-23 2013-04-23 马达控制用多层电路基板 Pending CN103379730A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-097910 2012-04-23
JP2012097910A JP2013225622A (ja) 2012-04-23 2012-04-23 モーター制御用多層回路基板

Publications (1)

Publication Number Publication Date
CN103379730A true CN103379730A (zh) 2013-10-30

Family

ID=48182749

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013101431645A Pending CN103379730A (zh) 2012-04-23 2013-04-23 马达控制用多层电路基板

Country Status (4)

Country Link
US (1) US8994120B2 (zh)
EP (1) EP2658113A3 (zh)
JP (1) JP2013225622A (zh)
CN (1) CN103379730A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104811097A (zh) * 2014-01-24 2015-07-29 日本电产三协株式会社 马达驱动装置
CN105576997A (zh) * 2016-02-04 2016-05-11 中国第一汽车股份有限公司 一种车用集成电机的逆变器总成

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104392980B (zh) * 2014-11-27 2019-02-15 深圳先进技术研究院 一种芯片封装结构
WO2023179845A1 (en) * 2022-03-22 2023-09-28 Huawei Digital Power Technologies Co., Ltd. Semiconductor power entity and method for producing such entity by hybrid bonding

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101038885A (zh) * 2006-03-15 2007-09-19 日月光半导体制造股份有限公司 内埋元件的基板制造方法
US20090189291A1 (en) * 2008-01-24 2009-07-30 Infineon Technologies Ag Multi-chip module
DE102008040906A1 (de) * 2008-07-31 2010-02-04 Robert Bosch Gmbh Leiterplatine mit elektronischem Bauelement
US20110108971A1 (en) * 2009-11-10 2011-05-12 Infineon Technologies Ag Laminate electronic device
WO2011083578A1 (ja) * 2010-01-08 2011-07-14 トヨタ自動車株式会社 半導体モジュール

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4039202B2 (ja) * 2002-10-16 2008-01-30 日産自動車株式会社 積層型半導体装置およびその組み立て方法
WO2005086978A2 (en) * 2004-03-11 2005-09-22 International Rectifier Corporation Embedded power management control circuit
JP4283753B2 (ja) * 2004-10-26 2009-06-24 パナソニックエレクトロニックデバイス山梨株式会社 電気部品内蔵多層プリント配線板及びその製造方法
JP2006165175A (ja) * 2004-12-06 2006-06-22 Alps Electric Co Ltd 回路部品モジュールおよび電子回路装置並びに回路部品モジュールの製造方法
DE102007036045A1 (de) 2007-08-01 2009-02-05 Siemens Ag Elektronischer Baustein mit zumindest einem Bauelement, insbesondere einem Halbleiterbauelement, und Verfahren zu dessen Herstellung
JP2011083063A (ja) 2009-10-02 2011-04-21 Mitsuba Corp 駆動制御装置、およびモータユニット
JP5273095B2 (ja) * 2010-05-24 2013-08-28 株式会社デンソー 半導体装置
JP2012009828A (ja) 2010-05-26 2012-01-12 Jtekt Corp 多層回路基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101038885A (zh) * 2006-03-15 2007-09-19 日月光半导体制造股份有限公司 内埋元件的基板制造方法
US20090189291A1 (en) * 2008-01-24 2009-07-30 Infineon Technologies Ag Multi-chip module
DE102008040906A1 (de) * 2008-07-31 2010-02-04 Robert Bosch Gmbh Leiterplatine mit elektronischem Bauelement
US20110108971A1 (en) * 2009-11-10 2011-05-12 Infineon Technologies Ag Laminate electronic device
WO2011083578A1 (ja) * 2010-01-08 2011-07-14 トヨタ自動車株式会社 半導体モジュール

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104811097A (zh) * 2014-01-24 2015-07-29 日本电产三协株式会社 马达驱动装置
CN104811097B (zh) * 2014-01-24 2017-10-03 日本电产三协株式会社 马达驱动装置
CN105576997A (zh) * 2016-02-04 2016-05-11 中国第一汽车股份有限公司 一种车用集成电机的逆变器总成
CN105576997B (zh) * 2016-02-04 2019-06-07 中国第一汽车股份有限公司 一种车用集成电机的逆变器总成

Also Published As

Publication number Publication date
US20130277761A1 (en) 2013-10-24
EP2658113A2 (en) 2013-10-30
US8994120B2 (en) 2015-03-31
JP2013225622A (ja) 2013-10-31
EP2658113A3 (en) 2015-01-07

Similar Documents

Publication Publication Date Title
US10604173B2 (en) Load drive device
US6843335B2 (en) Power conversion apparatus and mobile object incorporating thereof
JP2021097589A (ja) 電気自動車またはハイブリッド自動車の、パワーエレクトロニクスのトラクションインバータのハーフブリッジモジュール
CN107249965B (zh) 一体型电动助力转向装置
US8120171B2 (en) Power drive unit including a heat sink and a fastener
US9326368B2 (en) Electronic control unit and electric power steering apparatus having the same
US8338942B2 (en) Power semiconductor module with connection elements electrically insulated from one another
CN104752368B (zh) 电子控制装置
WO2013018343A1 (ja) 半導体モジュール及びそれを搭載したインバータ
CN103379730A (zh) 马达控制用多层电路基板
US9622383B2 (en) Heat radiation structure of electric device and method for manufacturing the same
US9117789B2 (en) Semiconductor device
CN105340368A (zh) 电路和用于制造用以驱控负载的电路的方法
US9978670B2 (en) Semiconductor module and semiconductor driving device
WO2018096596A1 (ja) 回転電動機
CN105576997A (zh) 一种车用集成电机的逆变器总成
US11664288B2 (en) Method of manufacturing semiconductor device
CN110073587A (zh) 电容器单元、电动压缩机
US11051432B2 (en) Electronic module, in particular an electronic power module for hybrid vehicles or electric vehicles
JP2013041939A (ja) 半導体モジュール及びそれを搭載したインバータ
KR20200010404A (ko) 전압 변환기, 이러한 전압 변환기를 포함하는 전기 시스템 및 이러한 전압 변환기를 제조하는 방법
GB2463916A (en) Electronic machine with power electronics
JP2016195179A (ja) スイッチング素子ユニット
US11825594B2 (en) Semiconductor device having electric component built in circuit board
CN219718576U (zh) 基板构造及电动压缩机

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20131030

WD01 Invention patent application deemed withdrawn after publication