CN103378081A - 半导体发光装置及其制造方法 - Google Patents

半导体发光装置及其制造方法 Download PDF

Info

Publication number
CN103378081A
CN103378081A CN2013101203136A CN201310120313A CN103378081A CN 103378081 A CN103378081 A CN 103378081A CN 2013101203136 A CN2013101203136 A CN 2013101203136A CN 201310120313 A CN201310120313 A CN 201310120313A CN 103378081 A CN103378081 A CN 103378081A
Authority
CN
China
Prior art keywords
light
emitting diode
doped layer
epitaxial structure
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013101203136A
Other languages
English (en)
Inventor
卢怡安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PHOSTEK Inc
Original Assignee
PHOSTEK Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PHOSTEK Inc filed Critical PHOSTEK Inc
Publication of CN103378081A publication Critical patent/CN103378081A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

一种半导体发光装置及其制造方法。半导体发光装置包括一基板及一第一磊晶结构位于该基板之上。第一磊晶结构包括一第一掺杂层、一第一发光层、及一第二掺杂层。第一掺杂层包括一第一掺杂型,第二掺杂层包括一第二掺杂型。一第二磊晶结构包括一第三掺杂层、一第二发光层、及一第四掺杂层。一黏着层位于第一磊晶结构和第二磊晶结构之间。至少一柱体位于黏着层中。本发明提供了一种具有较小尺寸的光学引擎,并且降低了光源系统的制造成本。

Description

半导体发光装置及其制造方法
技术领域
本发明是有关于一种半导体发光元件,且特别是有关于一种发光二极管(LED)模块及其制造方法。
背景技术
美国专利第7,575,340号由Kung等所发明的专利案以该案内容为参考文献涵盖于本发明内容中,该案描述利用气体放电灯(gas discharge lamp)作为光学引擎(optical engine)的传统光线投影机(light projector)及其缺陷,以及如何利用发光二极管(light-emitting diode,LED)模块作为光源系统(light source system)中的光学引擎而可以克服其中部分的问题。但传统使用气体放电灯光源的投影机(光学系统)可能较为昂贵且具有较短的寿命。且气体放电灯光源亦可放出紫外光,则需要将光学放电灯隔离开来以免受到紫外光的损害。由于光学放电灯所使用的能量及其使用汞,也通常不被视作对环境保护(environmental friendly)或是绿色产品(green product)。
为了解决以上光学放电灯的问题,美国专利第7,575,340号专利案的图1描述了一种使用三个发光二极管模块12、14、和16作为光学引擎的光源系统10。然而,此光源系统的三个发光二极管模块是分别单独设置的(例如三组分别是红光、蓝光、以及绿光发光二极管模块)。此三个分别设置的发光二极管模块放出的光合并而形成光源系统(例如是光线投影系统)所放出的光,然而,使用多组发光二极管模块以及多个相对应的元件,例如各需要一个二极管透镜盖(diode lens cap)以及一个主透镜单元(primary lens unit),如此一来,则整个装置的体积可能较大也较昂贵。
发明内容
本发明提出一种半导体发光装置及其制造方法,以解决现有发光装置体积大的缺陷。
为实现上述目的,一实施例中,半导体发光装置包括一基板及一第一磊晶结构,该第一磊晶结构位于该基板之上。第一磊晶结构包括一第一掺杂层、一第一发光层及一第二掺杂层。第一掺杂层包括一第一掺杂型,第二掺杂层包括一第二掺杂型。一第二磊晶结构包括一第三掺杂层、一第二发光层及一第四掺杂层。一黏着层位于第一磊晶结构和第二磊晶结构之间。至少一柱体位于黏着层中。
其中,该第一磊晶结构的该第一发光层位于该第一掺杂层之上且该第二掺杂层位于该第一发光层之上,该第二磊晶结构的该第二发光层位于该第三掺杂层之上且该第四掺杂层位于该第二发光层之上,该黏着层位于该第一磊晶结构的该第二掺杂层和该第二磊晶结构的该第三掺杂层之间。
其中,该第三掺杂层包括该第一掺杂型,该第四掺杂层包括该第二掺杂型,其中该第一掺杂型包括一n型掺质,该第二掺杂型包括一p型掺质。
其中,该第三掺杂层包括该第二掺杂型,该第四掺杂层包括该第一掺杂型,其中该第一掺杂型包括一n型掺质,该第二掺杂型包括一p型掺质。
其中,该至少一柱体包括一导电性材料或一绝缘性材料。
其中,该至少一柱体的一高度决定该黏着层的一厚度。
其中,该至少一柱体电性耦合于该第一磊晶结构的该第二掺杂层和该第二磊晶结构的该第三掺杂层。
其中,该黏着层接合该第二磊晶结构的一表面,该表面包括一粗化表面。
其中,更包括一电极图案位于该第二磊晶结构的一上表面上,其中该至少一柱体系位于该电极图案的多个电极之下。
其中,更包括一第一电极和一第二电极,该第一电极耦合于该第四掺杂层,该第二电极耦合于该第一掺杂层。
而且,为实现上述目的,一实施例中,一种半导体发光装置的制造方法包括以下步骤。提供一第一磊晶结构于一第一基板之上,第一磊晶结构包括一第一掺杂层、一第一发光层及一第二掺杂层,第一掺杂层包括一第一掺杂型,第二掺杂层包括一第二掺杂型。形成至少一柱体于第一磊晶结构之上。提供一第二磊晶结构于一第二基板之上,第二磊晶结构包括一第三掺杂层、一第二发光层及一第四掺杂层。接合(bonding)第二磊晶结构至一第三基板。自第二磊晶结构移除第二基板。通过一黏着层接合第一磊晶结构至第二磊晶结构,其中至少一柱体位于黏着层中。
其中,更包括自该第二磊晶结构移除该第三基板。
其中,更包括自该第一磊晶结构移除该第一基板。
其中,在接合该第一磊晶结构至该第二磊晶结构之前,更包括粗化该第二磊晶结构的一表面。
其中,更包括:形成一第一电极耦合于该第四掺杂层;以及形成一第二电极耦合于该第一掺杂层。
为实现上述目的,一实施例中,一种半导体发光装置的制造方法包括以下步骤。提供一第一磊晶结构于一第一基板之上,第一磊晶结构包括一第一掺杂层、一第一发光层及一第二掺杂层,第一掺杂层包括一第一掺杂型,第二掺杂层包括一第二掺杂型。提供一第二磊晶结构于一第二基板之上,第二磊晶结构包括一第三掺杂层、一第二发光层及一第四掺杂层。接合第二磊晶结构至一第三基板。自第二磊晶结构移除第二基板。形成至少一柱体于第二磊晶结构之上。通过一黏着层接合第一磊晶结构至第二磊晶结构,至少一柱体位于黏着层中。
本发明提供了一种具有较小尺寸的光学引擎,并且降低了光源系统的制造成本。
附图说明
图1绘示一种传统利用三个发光二极管模块作为光学引擎的光源系统的示意图。
图2绘示一实施例的一种水平式发光二极管的侧视示意图。
图3绘示一实施例的发光二极管的基板、n型掺杂层、p型掺杂层、以及发光层的简化侧视示意图。
图4绘示一实施例的底发光二极管具有柱体形成于其上以应用于堆栈发光二极管模块的侧视示意图。
图5绘示一实施例的顶发光二极管(top LED)用于堆栈发光二极管模块(stacked LED module)中的侧视示意图。
图6绘示一实施例的顶发光二极管的基板自其底部移除以暴露出顶发光二极管的底表面的侧视示意图。
图7绘示一实施例的顶发光二极管接合至底发光二极管的侧视示意图。
图8绘示一实施例的暂时基板与黏着层自顶发光二极管移除以形成堆栈发光二极管模块的侧视示意图。
图9绘示一实施例的电极形成于堆栈发光二极管模块上的侧视示意图。
图10绘示一实施例的堆栈发光二极管模块150具有四个电极形成于其上的侧视示意图。
图11绘示一实施例的堆栈发光二极管模块的各个电极位于或邻近于堆栈发光二极管模块的多个角落其中的一的示意图。
图12绘示一实施例的堆栈发光二极管模块具有三个发光二极管的侧视示意图。
图13绘示一实施例的顶发光二极管接合至导电性基板的侧视示意图。
图14绘示一实施例的顶发光二极管接合至导电性基板而其它基板系自顶发光二极管的底部移除的侧视示意图。
图15绘示一实施例的顶发光二极管接合至底发光二极管和导电性基板的侧视示意图。
图16绘示一实施例的基板自底发光二极管移除以形成堆栈发光二极管模块的侧视示意图。
图17绘示一实施例的顶发光二极管上的电极图案显示其下的柱体位置的俯视示意图。
其中,附图标记:
10:光源系统
12、14、16:发光二极管模块
100:发光二极管
100A:底发光二极管
100B:顶发光二极管
100C:中发光二极管
102、102A、102B:基板
104、104A、104B:磊晶结构
108、108A、108B:n型掺杂层
110、110A、110B:p型掺杂层
112、112A、112B:发光层
116:柱体
120:暂时基板
122、124、124A、124B:黏着层
150、150’、150’’:堆栈发光二极管模块
152、154、156、158、160、162:电极
164、166:对角线
170:电极图案
180:导电性基板
具体实施方式
以下结合附图和具体实施例对本发明进行详细描述,但不作为对本发明的限定。
本文中的“耦合(coupled)”是指物体或元件之间直接地连接或不直接地连接(例如一个或以上的介于两者之间的连接元件(intervening connections))。
图2绘示一实施例的一种水平式发光二极管100的侧视示意图。发光二极管100包括磊晶结构104,位于基板102上。一实施例中,磊晶结构104通过薄膜沉积工艺(thin film deposition process)形成于基板102上,例如是磊晶成长工艺(epitaxial growth process)。一实施例中,基板102的材质包括蓝宝石(sapphire)、锗(germanium,Ge)、碳化硅(silicon carbide,SiC)、砷化镓(galliumarsenide,GaAs)、氧化锌(zinc oxide,ZnO)、或氧化锂铝(lithium aluminum oxide,γ-LiAlO2)。一实施例中,基板102是极性基板(polar substrate)、半极性基板(semi-polar substrate)、或非极性基板(non-polar substrate)。当基板102是蓝宝石基板或碳化硅基板时,第三族氮化物(group-III nitride)可以磊晶成长于基板102上,例如是氮化镓(GaN)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)、以及氮化铝铟镓(AlInGaN)。一实施例中,基板102是图案化基板,例如是图案化的蓝宝石基板。一实施例中,基板102包括一反射层位在基板的上表面。反射层可包括分布式布拉格反射镜(distributed Bragg reflector,DBR)、全向性反射镜(omni-directional reflector,ODR)、银、铝、钛、以及/或其它反射性金属。
一实施例中,在磊晶成长工艺中,第三族氮化物材料磊晶成长于基板102上以形成n型掺杂层108及p型掺杂层110。一实施例中,发光层112位于n型掺杂层108和p型掺杂层110之间。一实施例中,磊晶结构104包括未掺杂层114,未掺杂层114位于基板102和n型掺杂层108之间。
一实施例中,一导电层形成于p型掺杂层110的顶端。导电层可以例如是通过一沉积工艺(deposition process)形成于p型掺杂层110的顶端。实施例中,导电层是一实质上透明的导电层。举例来说,导电层可以包括铟锡氧化物(ITO)。实施例中,导电层用以帮助p型掺杂层110的电流散布(current spreading)。
当施加电能至磊晶结构104时,位于n型掺杂层108和p型掺杂层110的交界处的发光层112产生电子空穴捕捉现象(electron-hole capture phenomenon)。如此一来,发光层112中的电子会掉入一较低的能阶且以光子模式放出能量。实施例中,发光层112是一个单一量子井(single quantum well,SQW)结构或多重量子井(multiple quantum well,MQW)结构,能够局限电子和空穴在空间中的移动。因此,电子和空穴碰撞的机率提高,使得电子空穴捕捉现象较容易发生,进而提高发光效率。
当施加电压在n型掺杂层108和p型掺杂层110之间,电流会从流经耦合于n型掺杂层108的电极和耦合于p型掺杂层110的电极之间且水平分布在磊晶结构104中。于是,许多光子由磊晶结构104里的光电效应(photoelectric effect)而产生。发光二极管100因为电流水平分布在磊晶结构104中而发光。
图3绘示一实施例的发光二极管100的基板102、n型掺杂层108、p型掺杂层110、以及发光层112的简化侧视示意图。实施例中,发光二极管100是一水平式发光二极管。举例来说,发光层112可以发出蓝光、绿光、或红光。
一实施例中,两个发光二极管100可以合并(例如是堆栈)而形成一个发光二极管模块且发出具有相同波长的光束。一实施例中,两个发光二极管100可以合并(例如是堆栈)而形成一个发光二极管模块且发出具有两个分别具有不同波长的光束。举例来说,一个绿光发光二极管可以和蓝光发光二极管形成一个发光二极管模块,如此一来,发光二极管发出彼此分开的绿色光束与蓝色光束。第4~10图绘示一实施例中以两个发光二极管100形成一个堆栈发光二极管模块的多个步骤的制造流程。图4绘示一实施例的底发光二极管(bottomLED)100A用于堆栈发光二极管模块(stacked LED module)中的侧视示意图。实施例中,底发光二极管100A包括基板102A和磊晶结构104A。磊晶结构104A包括n型掺杂层108A、p型掺杂层110A、以及发光层112A。基板102A可以是蓝宝石基板,发光层112A可以是绿光发光层。由此,实施例中,底发光二极管100A是绿光发光二极管。实施例中,基板102A包括一反射层位于基板的上表面。反射层可包括分布式布拉格反射镜、全向性反射镜、银、铝、钛、以及/或其它反射性金属。
一实施例中,如图4所示,一个以上的柱体116形成于磊晶结构104A的顶端(例如是p型掺杂层110A的顶端)。一实施例中,一导电层(例如是铟锡氧化物(ITO)层)形成于p型掺杂层110A的顶端,而一个以上的柱体116形成于导电层上。柱体116可以例如是通过一个或多个沉积工艺(deposition process)形成。一实施例中,柱体116例如是以p型掺杂层110A的一部份而形成(例如柱体是在p型掺杂层成长或沉积完成之后,由p型掺杂层的材料而形成)。一实施例中,柱体116由金属或导电材料沉积于p型掺杂层110A上而制成。举例来说,柱体116可以由铟锡氧化物制成。柱体116系由金属或导电材料制成且欧姆接触(ohmic contact)于p型掺杂层110A,可以增加p型掺杂层的电流分布。一实施例中,柱体116系由绝缘材料(例如是氧化硅)而制成。
实施例中,底发光二极管100A的顶表面是平坦的。形成的柱体116可以具有实质上与底发光二极管100A的平坦顶表面相似的高度。此实施例中,底发光二极管100A的基板102A可以是一个图案化基板并且/或者n型掺杂层108A的底表面或未掺杂层为图案化。图案化基板102A及/或n型掺杂层108A的底表面或未掺杂层可以提高堆栈发光二极管模块的光萃取(light extraction)。
一实施例中,底发光二极管100A的顶表面为粗化(例如p型掺杂层110A的顶表面为粗化)。粗化底发光二极管100A的顶表面可以提高堆栈发光二极管模块的光萃取。然而,具有粗化的顶表面可能使得形成于p型掺杂层110A上的多个柱体116之间具有不同的高度。
实施例中,顶发光二极管的顶表面可以接合至一个暂时基板以形成发光二极管模块。图5绘示一实施例的顶发光二极管100B用于堆栈发光二极管模块中的侧视示意图。实施例中,顶发光二极管100B包括基板102B和磊晶结构104B。磊晶结构104B包括n型掺杂层108B、p型掺杂层110B、以及发光层112B。基板102B可以是蓝宝石基板,发光层112B可以是蓝光发光层。由此,实施例中,顶发光二极管100B是蓝光发光二极管。
实施例中,顶发光二极管100B的顶表面(相对于基板102B的表面)通过黏着层122耦合于(例如是接合至)暂时基板120。暂时基板120可以是玻璃基板或陶瓷基板。黏着层122的材质可以包括环氧树脂黏胶、蜡、旋涂式玻璃(spin-on-glass,SOG)、光刻胶、单体、高分子(例如是聚亚酰胺(polyimide))、苯环丁烯(benzocyclobutene,BCB)、或任何现有可用来将氮化镓层连接至陶瓷层或玻璃层的黏胶材质。
将顶发光二极管100B接合至暂时基板120之后,如图6所示,自顶发光二极管100B的底部移除基板102B以暴露出顶发光二极管100B的底表面。基板102B可以以例如是激光剥离(laser lift-off,LLO)工艺移除。移除基板102B则暴露出n型掺杂层108B的底表面。一实施例中,当基板102B与n型掺杂层108B之间有一个未掺杂层,则也移除未掺杂层以暴露出n型掺杂层。n型掺杂层108B暴露出来使得可以利用多个电极与n型掺杂层电性连接。一实施例中,如图6所示,n型掺杂层108B暴露出的底表面系粗化。举例来说,底表面可以通过一湿式蚀刻工艺粗化。
移除基板102B之后,如图7所示,顶发光二极管100B接合至底发光二极管100A。为了接合顶发光二极管100B至底发光二极管100A,n型掺杂层108B暴露出的底表面可以接合至底发光二极管100A的p型掺杂层110A的上表面(例如是顶发光二极管相对于基板102A的顶表面)。实施例中,顶发光二极管100B暴露出的底表面结合至形成于底发光二极管100A的p型掺杂层110A上的导电层的上表面。导电层可以包括例如铟锡氧化物。实施例中,顶发光二极管100B通过黏着层124接合至底发光二极管100A。实施例中,黏着层124是具有低折射率的黏胶材质(例如折射率大约为1.5)。举例来说,黏着层124的材质可以包括环氧树脂黏胶、蜡、旋涂式玻璃、光刻胶、单体、高分子(例如是聚亚酰胺)、或苯环丁烯。利用黏着层124将顶发光二极管100B接合至底发光二极管100A,使得多个发光二极管之间不需使用基板而能够彼此接合。发光二极管之间不设有基板可以提高堆栈发光二极管模块的光萃取。
柱体116具有的高度为黏着层124的期望(选定)厚度。柱体(形成于p型掺杂层110A上)接触顶发光二极管100B的n型掺杂层108B的表面,如此一来柱体定义掺杂层之间的距离。在利用黏着层124的连接工艺步骤中,柱体116维持住p型掺杂层110A和n型掺杂层108B之间的距离。实施例中,在利用黏着层124的连接工艺步骤中,柱体116维持住形成于p型掺杂层110A上的导电层和n型掺杂层108B之间的距离。因此,柱体116的高度决定黏着层124的厚度。实施例中,n型掺杂层108B的表面系粗化提供多个突峰(peak),可以增加柱体116和n型掺杂层108B之间的接触面积。一实施例中,柱体116形成于顶发光二极管100B的接合面(bonding surface),而非底发光二极管100A。举例来说,柱体116可以在基板102B移除后形成于顶发光二极管100B的接合面。一实施例中,柱体116由基板102B形成(例如经由移除基板的多个部分)。
顶发光二极管100B和底发光二极管100A接合之后,如图8所示,自顶发光二极管移除暂时基板120和黏着层122以形成堆栈发光二极管模块150。移除暂时基板120和黏着层122的方式例如是激光剥离工艺、酸蚀刻工艺、或其它适合的蚀刻工艺。形成具有柱体116在黏着层122中的堆栈发光二极管模块150,使得接合/堆栈工艺步骤中可以具有高对位误差(alignment tolerance),甚至可以不需对位。举例来说,对于应用垫对垫(pad-to-pad)接合技术的堆栈发光二极管工艺来说,可以改善对位误差。
实施例中,堆栈发光二极管模块150形成以提供具有单一波长的光。举例来说,实施例中,底发光二极管100A和顶发光二极管100B发出相同波长的光以提供高电压堆栈发光二极管模块。一实施例中,底发光二极管100A的发出的光和顶发光二极管100B的发出的光组合以发出具有单一波长的光。此实施例中,底发光二极管100A和顶发光二极管100B堆栈设置且经由两个串连的电极而供应电源。黏着层124中的柱体116可以是导电性柱体(例如是金属柱体或者是铟锡氧化物柱体),因此,可以使p型掺杂层110A电性耦合于n型掺杂层108B。
图9绘示一实施例的堆栈发光二极管模块150具有两个电极形成于其上的侧视示意图。移除暂时基板120和黏着层122后,如图9所示,形成电极152、154于堆栈发光二极管模块150上。电极152、154例如是接合垫(bonding pad),用以连接至堆栈发光二极管模块150中的多个掺杂层。电极152、154可以通过一次或多次蚀刻工艺(例如是感应耦合等离子蚀刻(inductively coupled plasma,ICP))后再进行一次或多次电极材料(例如是金属)沉积的步骤而形成。举例来说,一次或多次的蚀刻工艺可以用来移除部分顶发光二极管100B的多个膜层,而形成一接触垫用以使电极152接触于n型掺杂层108A。蚀刻工艺之后,电极材料可以形成(沉积)在接触垫上,如此一来电极152、154分别欧姆接触于其下的膜层。一实施例中,电极154形成于p型掺杂层110B上,且p型掺杂层并未被蚀刻。一实施例中,电极154形成于一导电层上,而导电层形成于p型掺杂层110B上。电极152可以欧姆接触于n型掺杂层108B,电极154可以欧姆接触于p型掺杂层110B(或者是形成于p型掺杂层110B上的导电层)。实施例中,电极152、154提供电能给底发光二极管100A和顶发光二极管100B。
实施例中,形成的堆栈发光二极管模块150发出具有多重波长(multiplewavelengths)的光。于此,底发光二极管100A和顶发光二极管100B可发出具有不同波长的光。举例来说,发光层112A发出的光具有的波长可较长(例如是绿光),发光层112B发出的光具有的波长可较短(例如是蓝光)。此实施例中,底发光二极管100A和顶发光二极管100B系堆栈且经由两组电极提供电源,此两组电源并联设置且彼此之间物理性及电性隔离(physically and electricallyisolated),则可以分别独立地被施加偏压(biased)。黏着层124中的柱体116可以是绝缘柱体(例如是碳化硅)以抑制p型掺杂层110A和n型掺杂层108B可能经由柱体而产生的电性耦合。
图10绘示一实施例的堆栈发光二极管模块150具有四个电极形成于其上的侧视示意图。移除暂时基板120和黏着层122后,形成电极156、158、160及162于堆栈发光二极管模块150上。电极156、158、160及162例如是接合垫,用以连接至堆栈发光二极管模块150中的多个掺杂层。电极156、158、160及162可以通过一次或多次蚀刻工艺(例如是感应耦合等离子蚀刻(inductivelycoupled plasma,ICP))后再进行一次或多次电极材料(例如是金属)沉积的步骤而形成。举例来说,一次或多次的蚀刻工艺可以用来移除部分顶发光二极管100B和底发光二极管100A的多个膜层,而形成多个接触垫用以使电极接触于p型掺杂层110A、110B(或形成于p型掺杂层上的导电层)以及n型掺杂层108A、108B。蚀刻工艺之后,电极材料可以形成(沉积)在接触垫上,如此一来电极156、158、160及162分别欧姆接触于其下的膜层。举例来说,电极156欧姆接触于n型掺杂层108A,电极158欧姆接触于p型掺杂层110A(或形成于p型掺杂层110A上的导电层),电极160欧姆接触于n型掺杂层108B,电极162欧姆接触于p型掺杂层110B(或形成于p型掺杂层110B上的导电层)。实施例中,电极156、158提供电能给底发光二极管100A,电极160、162提供电能给顶发光二极管100B。
实施例中,如图10所示,电极156、158、160及162形成为面向同一个方向。举例来说,电极156、158、160及162的顶表面可以面向远离基板102A的方向(例如电极的接触垫位于堆栈发光二极管模块150的上表面)。由于电极156、158、160及162的(暴露的)顶表面面向远离基板102A的方向,堆栈发光二极管模块150可以由同一侧连接至(例如是接合至)电极156、158、160及162。电极156、158、160及162连接至堆栈发光二极管模块150的上表面上可以缩减以堆栈发光二极管模块所制成的光学装置的尺寸。
实施例中,电极156、158为物理性地(physically)及电性地(electrically)隔离(isolated)于电极160、162,使得底发光二极管100A和顶发光二极管100B可以分别独立地被控制(controlled)。举例而言,电极156、158、160及162可以分别位于堆栈发光二极管模块150的四个角落的其中之一。图11绘示一实施例的堆栈发光二极管模块150的各个电极156、158、160及162位于或邻近于堆栈发光二极管模块的多个角落其中之一的示意图。
如图11所示,电极156位于或邻近于底发光二极管100A的一个第一角落,电极158位于或邻近于底发光二极管的相对于第一角落的一个第二角落。电极160和162分别位于或邻近于顶发光二极管100B的一个第三角落和一个第四角落。于此,电极156和158位于底发光二极管100A延对角线164相对的两个角落,而电极160和162位于顶发光二极管100B的延对角线166相对的两个角落。如图11所示,对角线164与对角线166相交(cross)。
将底发光二极管100A和顶发光二极管100B的各个电极设置于相交的不同对角在线,可以使得底发光二极管100A和顶发光二极管100B的磊晶结构分别独立地被控制(controlled)。举例来说,底发光二极管100A的磊晶结构104A和顶发光二极管100B的磊晶结构104B可以分别独立地被施加偏压(biased)。分别独立地对磊晶结构104A和磊晶结构104B施加偏压使得发光层112A和发光层112B可以分别独立地被控制。如此一来,实施例中,发光层112A和发光层112B发出的具有不同波长的光则分别独立地被控制。一实施例中,发光层112A发出的光具有的波长较长,发光层112B发出的光具有的波长较短。例如发光层112A可发出绿光,发光层112B可发出蓝光,两者分别独立地被控制。
由于底发光二极管100A和顶发光二极管100B可以分别独立地被控制,堆栈发光二极管模块150发出的光可以具有波长范围介于底发光二极管的发光的波长至顶发光二极管的发光的波长之间。举例来说,在使用过程中的任意时点,堆栈发光二极管模块150发出的光可以具有底发光二极管100A的发光的波长、顶发光二极管100B的发光的波长、或是根据施加于此两者的偏压而产生的两者发光波长的组合。
实施例中,堆栈发光二极管模块150包括三个发光二极管(例如是一个底发光二极管、一个中发光二极管、以及一个顶发光二极管)。此三个发光二极管发出的光可以具有相同的波长或不同的波长(例如红光、蓝光、和/或绿光的波长)。此三个发光二极管可以经由并联或串联的方式供应电源,以提供一个可发出单一波长光的高电压发光二极管模块(串联方式供电),或者是提供一个可发出具有多重波长光的发光二极管模块(并联方式供电)。图12绘示一实施例的堆栈发光二极管模块150’具有三个发光二极管(底发光二极管100A、中发光二极管(middle LED)100C、以及顶发光二极管100B)的侧视示意图。如图12所示,底发光二极管100A、中发光二极管100C以及顶发光二极管100B堆栈设置且经由串联的电极152、154供应电源。然实际应用时,底发光二极管100A、中发光二极管100C以及顶发光二极管100B亦可以堆栈设置且经由并联的三个电极供应电源(各个电极对应各个发光二极管),且电极彼此之间物理性及电性隔离(如第10~11图所示的堆栈发光二极管模块)。
如图12所示,底发光二极管100A、中发光二极管100C以及顶发光二极管100B堆栈设置,底发光二极管经由黏着层124A接合至中发光二极管,中发光二极管经由黏着层124B接合至顶发光二极管。经由黏着层124A接合底发光二极管100A和中发光二极管100C的方式,可以例如是经由如本发明实施例中所描述的形成具有两个发光二极管的堆栈发光二极管模块150的多个步骤(例如如第4~8图所示的实施例)而完成。类似的步骤也可应用至接合中发光二极管100C和顶发光二极管100B,其中接合系经由黏着层124B以及例如是应用顶发光二极管的一暂时基板。
一实施例中,黏着层124A、124B中的柱体116为导电性柱体(例如是铟锡氧化物或金属),可以增进p型掺杂层110A和110C中的电流分布。一实施例中,导电层(例如是铟锡氧化物)形成于p型掺杂层110A和110C上。同时应用导电性柱体与导电层可以更进一步增进p型掺杂层110A和110C中的电流分布。形成具有柱体116在黏着层124A、124B中的堆栈发光二极管模块150’使得接合/堆栈工艺步骤中可以具有高对位误差(alignment tolerance),甚至可以不需对位。举例来说,对于应用垫对垫接合技术的堆栈发光二极管工艺来说,可以改善对位误差。
实施例中,如图4~8所示的实施例描述的方式形成的堆栈发光二极管模块150可以上下颠倒翻转且耦合至一个导电性基板。于此,颠倒翻转后的堆栈发光二极管模块具有一个NPNP(一个n型掺杂层设置于一个p型掺杂层之上,再设置在一个n型掺杂层之上,再设置在一个p型掺杂层之上)结构,此结构相对于如图8所示的堆栈发光二极管模块150具有的PNPN(一个p型掺杂层设置于一个n型掺杂层之上,再设置在一个p型掺杂层之上,再设置在一个n型掺杂层之上)结构。图13~16绘示一实施例中以两个发光二极管形成一个NPNP堆栈发光二极管模块的多个步骤的制造流程。
实施例中,顶发光二极管的顶表面接合于一个导电性基板以形成NPNP堆栈发光二极管模块。图13绘示一实施例的顶发光二极管100B接合至导电性基板180的侧视示意图。实施例中,顶发光二极管100B包括基板102B和磊晶结构104B。磊晶结构104B包括n型掺杂层108B、p型掺杂层110B及发光层112B。基板102B可以是蓝宝石基板,发光层112B可以是蓝光发光层。于此实施例中,顶发光二极管100B是一蓝光发光二极管。
实施例中,顶发光二极管100B的顶表面(p型掺杂层110B的表面)耦合于(例如是接合至)导电性基板180。导电性基板180可以例如是金属基板或硅基板。导电性基板180可以经由共晶接合(eutectic bonding)的方式接合至p型掺杂层110B。一实施例中,导电性基板180例如是经由共晶接合工艺(electroplatingprocess)形成于p型掺杂层110B上。
顶发光二极管100B接合至导电性基板180后,如图14所示,自顶发光二极管的底部移除基板102B以暴露出顶发光二极管的底表面。基板102B可以以例如是激光剥离工艺移除。移除基板102B则暴露出n型掺杂层108B的底表面。一实施例中,当基板102B与n型掺杂层108B之间有一个未掺杂层,也移除未掺杂层以暴露出n型掺杂层。一实施例中,如图14所示,n型掺杂层108B暴露出的底表面系粗化。举例来说,底表面可以通过一湿式蚀刻工艺粗化。
移除基板102B之后,如图15所示,顶发光二极管100B系接合至底发光二极管100A(如图4所示)。为了接合顶发光二极管100B至底发光二极管100A,n型掺杂层108B暴露出的底表面可以接合至底发光二极管100A的p型掺杂层110A的上表面(例如是底发光二极管相对于基板102A的顶表面)。实施例中,n型掺杂层108B暴露出的底表面可以接合至形成于底发光二极管100A的p型掺杂层110A上表面上的导电层。实施例中,顶发光二极管100B经由黏着层124及其中的柱体116接合至底发光二极管100A。
顶发光二极管100B接合至底发光二极管100A后,如图16所示,基板102A可以自底发光二极管移除以形成堆栈发光二极管模块150’’。基板102B可以以例如是激光剥离工艺、酸蚀刻工艺、或其它适合的蚀刻制成移除。堆栈发光二极管模块150’’可以如图16所示上下颠倒翻转以形成一个NPNP堆栈发光二极管模块,其中导电性基板180位于堆栈发光二极管模块的底部。可以如本发明实施例所述的方式形成一个以上的电极于堆栈发光二极管模块150’’上,以提供电源至底发光二极管100A及顶发光二极管100B。实施例中,底发光二极管100A及顶发光二极管100B堆栈设置且经由串联方式供应电源。底发光二极管100A及顶发光二极管100B可以发出具有相同波长的光,以提供一个高电压堆栈发光二极管模块。黏着层124中的柱体116可以是导电性柱体(例如是铟锡氧化物或金属柱体),如此可使得p型掺杂层110A电性耦合于n型掺杂层108B。
实施例中,形成的堆栈发光二极管模块150’’发出具有多重波长的光。底发光二极管100A和顶发光二极管100B可发出具有不同波长的光。举例来说,发光层112A发出的光具有的波长可较长(例如是绿光),发光层112B发出的光具有的波长可较短(例如是蓝光)。此实施例中,底发光二极管100A和顶发光二极管100B堆栈且经由两组电极提供电源,此两组电源并联设置且彼此之间为物理性及电性隔离,则可以分别独立地被施加偏压。黏着层124中的柱体116可以是绝缘柱体(例如是碳化硅)以抑制p型掺杂层110A和n型掺杂层108B可能经由柱体而产生的电性耦合。
实施例中,底发光二极管100A和顶发光二极管100B两者其中之一可以在接合之前上下颠倒翻转,以形成具有PNNP结构或者是NPPN结构的堆栈发光二极管模块。举例来说,底发光二极管100A和顶发光二极管100B两者其中之一可以上下颠倒翻转且在接合至另一个发光二极管之前先接合至一个暂时基板。然实际应用时,形成PNNP结构或者是NPPN结构的步骤应亦包括形成其它本文内虽未描述但已为领域内所熟知的元件。不过,形成的PNNP结构或者是NPPN结构至少包括一个具有柱体(例如是柱体116)于其中的黏着层。一实施例中,位于PNNP结构或者是NPPN结构的黏着层中的柱体系为绝缘性柱体(例如是碳化硅柱体),以抑制接合层间的电性耦合,以及使得电源可以并联方式提供至结构中的各个发光二极管。一实施例中,位于PNNP结构或者是NPPN结构的黏着层中的柱体系为导电性柱体,使得接合层间系电性耦合,并提供共同电极(common electrodes)。
实施例中,柱体116设置在形成于顶发光二极管100B之上的一电极图案(electrode pattern)之下。图17绘示一实施例的顶发光二极管100B上的电极图案170显示其下的柱体116位置的俯视示意图。由于电极图案本身会遮蔽光线,因此,将柱体116设置于电极图案170的多个电极之下,可降低光线被柱体遮蔽的数量。并且,将柱体只设置于电极图案170的多个电极之下,可以减少柱体的使用量,并且减少因为柱体设置在顶发光二极管100B的其它区域之下会造成的光线遮蔽。
图4~16绘示实施例中以两个或三个发光二极管形成的堆栈发光二极管模块的一个或多个步骤的制造流程,然实际应用时,其中描述的一个或多个步骤亦可用来形成多层堆栈发光二极管模块于单一基板或多层基板上。举例来说,以上描述的步骤可以应用在例如是芯片对芯片(wafer-to wafer)的接合上,其中多层(multiple)底发光二极管形成于第一芯片上,而第一芯片接合至具有多层顶发光二极管形成于其上的第二芯片或暂时基板。
实施例中,一个或多个堆栈发光二极管模块可以应用于光线投影系统。举例来说,经由并联方式供应电源的堆栈发光二极管模块可以应用于类似如图1所示的光源系统10的光线(光源)投影系统中的光学引擎或是光学引擎的一部份。应用堆栈发光二极管模块于光线投影系统,经由结合具有两个不同波长的光源在单一发光二极管模块(例如是堆栈发光二极管模块150)中,可以缩减整个系统的尺寸。结合具有两个不同波长的光源以及缩减光线投影系统的尺寸,可以降低制造及操作光线投影系统的成本。
本发明并不限定于上述系统,而可对之进行更动。另外,在此所使用的用语仅用以描述特定的实施例,而非用于限定本发明。此处所使用的单数形式“一”及“该”也用以包含复数形式,除非在文中已清楚指明另有其它含义。举例而言,用语“一装置”包含了二个或以上的装置的组合,并且,用语“一材料”包含了多种材料的混合物。
综上所述,实施例所提出的细部结构和工艺步骤仅为举例说明之用,并非对本发明欲保护的范围做限缩。本领域技术人员在不脱离本发明的精神和范围内,当可作各种的更动与润饰,例如可简单置换元件与材料、改变工艺的步骤顺序、以及单独应用本发明中所揭露的各个单独的技术特征。因此,本发明的保护范围当视后附的权利要求书为准。

Claims (16)

1.一种半导体发光装置,其特征在于,包括:
一基板;
一第一磊晶结构,位于该基板之上,该第一磊晶结构包括一第一掺杂层、一第一发光层及一第二掺杂层,其中该第一掺杂层包括一第一掺杂型,该第二掺杂层包括一第二掺杂型;
一第二磊晶结构,包括一第三掺杂层、一第二发光层及一第四掺杂层;
一黏着层位于该第一磊晶结构和该第二磊晶结构之间;以及
至少一柱体位于该黏着层中。
2.根据权利要求1所述的半导体发光装置,其特征在于,该第一磊晶结构的该第一发光层位于该第一掺杂层之上且该第二掺杂层位于该第一发光层之上,该第二磊晶结构的该第二发光层位于该第三掺杂层之上且该第四掺杂层位于该第二发光层之上,该黏着层位于该第一磊晶结构的该第二掺杂层和该第二磊晶结构的该第三掺杂层之间。
3.根据权利要求1所述的半导体发光装置,其特征在于,该第三掺杂层包括该第一掺杂型,该第四掺杂层包括该第二掺杂型,其中该第一掺杂型包括一n型掺质,该第二掺杂型包括一p型掺质。
4.根据权利要求1所述的半导体发光装置,其特征在于,该第三掺杂层包括该第二掺杂型,该第四掺杂层包括该第一掺杂型,其中该第一掺杂型包括一n型掺质,该第二掺杂型包括一p型掺质。
5.根据权利要求1所述的半导体发光装置,其特征在于,该至少一柱体包括一导电性材料或一绝缘性材料。
6.根据权利要求1所述的半导体发光装置,其特征在于,该至少一柱体的一高度决定该黏着层的一厚度。
7.根据权利要求1所述的半导体发光装置,其特征在于,该至少一柱体电性耦合于该第一磊晶结构的该第二掺杂层和该第二磊晶结构的该第三掺杂层。
8.根据权利要求1所述的半导体发光装置,其特征在于,该黏着层接合该第二磊晶结构的一表面,该表面包括一粗化表面。
9.根据权利要求1所述的半导体发光装置,其特征在于,更包括一电极图案位于该第二磊晶结构的一上表面上,其中该至少一柱体系位于该电极图案的多个电极之下。
10.根据权利要求1所述的半导体发光装置,其特征在于,更包括一第一电极和一第二电极,该第一电极耦合于该第四掺杂层,该第二电极耦合于该第一掺杂层。
11.一种半导体发光装置的制造方法,其特征在于,包括:
提供一第一磊晶结构于一第一基板之上,该第一磊晶结构包括一第一掺杂层、一第一发光层及一第二掺杂层,其中该第一掺杂层包括一第一掺杂型,该第二掺杂层包括一第二掺杂型;
形成至少一柱体于该第一磊晶结构之上;
提供一第二磊晶结构于一第二基板之上,该第二磊晶结构包括一第三掺杂层、一第二发光层及一第四掺杂层;
接合该第二磊晶结构至一第三基板;
自该第二磊晶结构移除该第二基板;以及
通过一黏着层接合该第一磊晶结构至该第二磊晶结构,其中该至少一柱体位于该黏着层中。
12.根据权利要求11所述的制造方法,其特征在于,更包括自该第二磊晶结构移除该第三基板。
13.根据权利要求11所述的制造方法,其特征在于,更包括自该第一磊晶结构移除该第一基板。
14.根据权利要求11所述的制造方法,其特征在于,在接合该第一磊晶结构至该第二磊晶结构之前,更包括粗化该第二磊晶结构的一表面。
15.根据权利要求11所述的制造方法,其特征在于,更包括:
形成一第一电极耦合于该第四掺杂层;以及
形成一第二电极耦合于该第一掺杂层。
16.一种半导体发光装置的制造方法,其特征在于,包括:
提供一第一磊晶结构于一第一基板之上,该第一磊晶结构包括一第一掺杂层、一第一发光层及一第二掺杂层,其中该第一掺杂层包括一第一掺杂型,该第二掺杂层包括一第二掺杂型;
提供一第二磊晶结构于一第二基板之上,该第二磊晶结构包括一第三掺杂层、一第二发光层及一第四掺杂层;
接合该第二磊晶结构至一第三基板;
自该第二磊晶结构移除该第二基板;
形成至少一柱体于该第二磊晶结构之上;以及
通过一黏着层接合该第一磊晶结构至该第二磊晶结构,其中该至少一柱体位于该黏着层中。
CN2013101203136A 2012-04-27 2013-04-09 半导体发光装置及其制造方法 Pending CN103378081A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/458,149 2012-04-27
US13/458,149 US20130285010A1 (en) 2012-04-27 2012-04-27 Stacked led device with posts in adhesive layer

Publications (1)

Publication Number Publication Date
CN103378081A true CN103378081A (zh) 2013-10-30

Family

ID=49462972

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013101203136A Pending CN103378081A (zh) 2012-04-27 2013-04-09 半导体发光装置及其制造方法

Country Status (3)

Country Link
US (2) US20130285010A1 (zh)
CN (1) CN103378081A (zh)
TW (1) TW201344956A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107258014A (zh) * 2015-02-18 2017-10-17 皇家飞利浦有限公司 具有多个堆叠的发光设备的设备
CN111149223A (zh) * 2019-12-31 2020-05-12 重庆康佳光电技术研究院有限公司 一种复合型双波长led芯片及其制作方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10862006B2 (en) * 2018-08-17 2020-12-08 Seoul Viosys Co., Ltd. Light emitting device
US11637219B2 (en) 2019-04-12 2023-04-25 Google Llc Monolithic integration of different light emitting structures on a same substrate
US11398462B2 (en) * 2019-09-18 2022-07-26 Seoul Viosys Co., Ltd. Light emitting device for display and light emitting package having the same
US11817435B2 (en) * 2019-10-28 2023-11-14 Seoul Viosys Co., Ltd. Light emitting device for display and LED display apparatus having the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243703A (ja) * 2002-02-18 2003-08-29 Sharp Corp 半導体発光素子
US20080190479A1 (en) * 2007-02-13 2008-08-14 Epistar Corporation Optoelectronical semiconductor device
US7858999B2 (en) * 2007-09-21 2010-12-28 Bridgelux, Inc. Light-emitting chip device with high thermal conductivity
CN102263180A (zh) * 2010-05-24 2011-11-30 Lg伊诺特有限公司 发光器件、制造发光器件的方法以及发光器件封装

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6512248B1 (en) * 1999-10-19 2003-01-28 Showa Denko K.K. Semiconductor light-emitting device, electrode for the device, method for fabricating the electrode, LED lamp using the device, and light source using the LED lamp
JP2002016311A (ja) * 2000-06-27 2002-01-18 Sharp Corp 窒化ガリウム系発光素子
US6784462B2 (en) * 2001-12-13 2004-08-31 Rensselaer Polytechnic Institute Light-emitting diode with planar omni-directional reflector
US7102175B2 (en) * 2003-04-15 2006-09-05 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device and method for fabricating the same
US7119372B2 (en) * 2003-10-24 2006-10-10 Gelcore, Llc Flip-chip light emitting diode
KR100809227B1 (ko) * 2006-10-27 2008-03-05 삼성전기주식회사 질화물 반도체 발광소자 및 제조 방법
US7834373B2 (en) * 2006-12-12 2010-11-16 Hong Kong Applied Science and Technology Research Institute Company Limited Semiconductor device having current spreading layer
JP5223102B2 (ja) * 2007-08-08 2013-06-26 豊田合成株式会社 フリップチップ型発光素子
TWI369009B (en) * 2007-09-21 2012-07-21 Nat Univ Chung Hsing Light-emitting chip device with high thermal conductivity
KR101332794B1 (ko) * 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
TWI394296B (zh) * 2008-09-09 2013-04-21 Bridgelux Inc 具改良式電極結構之發光元件
US7952106B2 (en) * 2009-04-10 2011-05-31 Everlight Electronics Co., Ltd. Light emitting diode device having uniform current distribution and method for forming the same
TWI479689B (zh) * 2009-04-16 2015-04-01 Nat Univ Chung Hsing Double - sided Coarse Vertical Guided Light Emitting Diodes and Their Making Methods
US9178116B2 (en) * 2010-06-25 2015-11-03 Toyoda Gosei Co. Ltd. Semiconductor light-emitting element
KR101138951B1 (ko) * 2010-08-23 2012-04-25 서울옵토디바이스주식회사 발광다이오드
US8410515B2 (en) * 2010-08-31 2013-04-02 Micron Technology, Inc. Solid state lighting devices with point contacts and associated methods of manufacturing
US8664684B2 (en) * 2010-08-31 2014-03-04 Micron Technology, Inc. Solid state lighting devices with improved contacts and associated methods of manufacturing
JP5652234B2 (ja) * 2011-02-07 2015-01-14 日亜化学工業株式会社 半導体発光素子
US8574938B2 (en) * 2011-07-19 2013-11-05 Ncku Research And Development Foundation Using isolated epitaxial structures in glue bonding for multiple group-III nitride LEDS on a single substrate
TWD152514S (zh) * 2012-02-15 2013-03-21 晶元光電股份有限公司 發光二極體陣列

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243703A (ja) * 2002-02-18 2003-08-29 Sharp Corp 半導体発光素子
US20080190479A1 (en) * 2007-02-13 2008-08-14 Epistar Corporation Optoelectronical semiconductor device
US7858999B2 (en) * 2007-09-21 2010-12-28 Bridgelux, Inc. Light-emitting chip device with high thermal conductivity
CN102263180A (zh) * 2010-05-24 2011-11-30 Lg伊诺特有限公司 发光器件、制造发光器件的方法以及发光器件封装

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107258014A (zh) * 2015-02-18 2017-10-17 皇家飞利浦有限公司 具有多个堆叠的发光设备的设备
CN111149223A (zh) * 2019-12-31 2020-05-12 重庆康佳光电技术研究院有限公司 一种复合型双波长led芯片及其制作方法

Also Published As

Publication number Publication date
US20140070261A1 (en) 2014-03-13
US20130285010A1 (en) 2013-10-31
TW201344956A (zh) 2013-11-01

Similar Documents

Publication Publication Date Title
TWI548121B (zh) 半導體發光裝置、發光二極體陣列及其製造方法
US20130264587A1 (en) Stacked led device using oxide bonding
US8293550B2 (en) Light emitting device, light emitting system having the same, and fabricating method of the light emitting device and the light emitting system
CN102208512B (zh) 发光二极管
US10333031B2 (en) Light emitting element and lighting device
CN103119735B (zh) 晶片级发光二极管封装件及其制造方法
CN103378081A (zh) 半导体发光装置及其制造方法
CN104332482A (zh) 发光器件
KR102573587B1 (ko) 반도체 소자 및 이를 포함하는 표시 장치
US20210351229A1 (en) Light emitting device for display and display apparatus having the same
KR20180065700A (ko) 발광 소자
CN104882461A (zh) 发光二极管及其制造方法
KR20220048467A (ko) 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
KR102474953B1 (ko) 반도체 소자
TWI753106B (zh) 半導體裝置
KR102385209B1 (ko) 반도체 소자
KR20190038104A (ko) 반도체 소자
KR20190050201A (ko) 반도체 소자 어레이 및 그 제조방법
KR102367758B1 (ko) 반도체 소자
US10014259B2 (en) Light emitting device, light emitting device package comprising light emitting device, and light emitting apparatus comprising light emitting device package
KR102415244B1 (ko) 반도체 소자
KR102462718B1 (ko) 반도체 소자
JP2024515638A (ja) Ledディスプレイ用ユニットピクセルおよびそれを有するディスプレイ装置
KR20190119852A (ko) 반도체 소자
KR20160059128A (ko) 발광 소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB03 Change of inventor or designer information

Inventor after: Lu Yian

Inventor after: Liu Heng

Inventor before: Lu Yian

COR Change of bibliographic data

Free format text: CORRECT: INVENTOR; FROM: LU YIAN TO: LU YIAN LIU HENG

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20131030