CN103377996A

CN103377996A - 形成双镶嵌结构的方法

Info

Publication number: CN103377996A
Application number: CN2012101335874A
Authority: CN
Inventors: 张海洋; 王冬江
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2012-04-28
Filing date: 2012-04-28
Publication date: 2013-10-30
Anticipated expiration: 2032-04-28
Also published as: CN103377996B

Abstract

一种形成双镶嵌结构的方法，包括：提供基底，在所述基底上形成含碳介质层；在所述的介质层上形成第一图形化的掩膜层，定义互连沟槽的位置；在所述介质层及第一图形化的掩膜层上形成第二图形化的掩膜层，定义通孔的位置；以所述第二图形化的掩膜层为掩膜刻蚀介质层，形成通孔，在刻蚀时，介质层中的碳被损耗；去除第二图形化的掩膜层，在所述通孔中通入CH4等离子体以补充介质层中被损耗的碳；以所述第一图形化的掩膜层为掩膜刻蚀介质层，形成互连沟槽；去除第一图形化的掩膜层；填充导电材料形成双镶嵌结构。CH4等离子体的处理步骤，补充在刻蚀和去除第二图形化的掩膜层工艺中的介质层的碳损耗，进而达到修复受损伤介质层的目的。

Description

形成双镶嵌结构的方法

技术领域

本发明涉及半导体技术领域，尤其是一种形成双镶嵌结构的方法。

背景技术

随着半导体制造工艺的发展，半导体器件的工艺节点在摩尔定律的驱动下已经进入到45nm，甚至达到32nm，朝着更小值迈进。在半导体工艺迅速发展的要求下，半导体器件的集成度越来越高，相应地，其特征尺寸越来越小，这就导致芯片互连线的线宽减小，使得互连线电阻增大。而且，相邻互连线之间的间距的缩小，导致产生了更大的寄生电容，从而增加了RC信号延迟，降低了芯片速度，减弱其电学性能。因此，半导体器件的高集成度的发展趋势，对减小半导体器件的RC延迟提出了更高要求。现有技术中，为了减小由于寄生电容引起的RC延迟，低-K材料、超低-K材料作为器件的层间介质层得到广泛应用。现有技术中，多选用含碳氧化硅（SiCO），或者多孔含碳氧化硅（p-SiCOH）等作为低-K介质层材料，选用黑钻石作为超低-K介质层材料。但是，在现有技术中，在刻蚀层间介质层后，通常采取在一定条件下对半导体基底通入O₂气体的灰化工艺去除光刻胶层，其中的氧基会与低-K材料介质层或者超低-K材料介质层中的碳结合生成CO₂或者CO气体而造成介质层中的碳损耗，使得介质层的介电常数上升，继而增加半导体器件的RC延迟。这就提出了该如何保证低-K材料或超低-K材料的稳定性，减小甚至消除因介质层的碳损耗而造成的介质层损伤的问题。

因此，在现有技术中，为了解决上述问题，减小对低-K材料介质层，超低-K材料介质层的损伤，利用CO₂气体的灰化去胶工艺取代了O₂气体的去胶方法。例如，2007年3月29日公开的特开JP2007080850A号日本专利文献，该专利文献公开了：一种等离子体灰化方法，使用图案化的可蚀刻膜为掩膜，对处理室内的被处理体，实施蚀刻低介电常数膜一部分的处理之后，在上述处理室内除去上述抗蚀刻膜，包括：第一灰化工艺，向上述处理室内供给至少包含CO₂气体的反应生成物除去处理气体，施加等离子体发生用高频电力，产生反应生成物除去处理气体的等离子体，除去附着在上述处理室内壁上的反应生成物；和第二灰化工艺，向上述处理室内供给灰化处理气体，施加等离子体发生用高频电力，产生上述灰化处理气体的等离子体，除去上述抗蚀刻膜。所述的抗蚀刻膜即为光刻胶，或者硬掩膜，所述的灰化处理气体中至少包含CO₂气体。根据所述专利文献，能够提供一种减小对在被处理体上形成的低-K材料介质层，或超低-K材料介质层的损伤的混合灰化方法。与包含O₂气体的处理气体的情况相比，该文献的方法能够在很大程度上降低对低介电常数膜造成的损伤。

现有技术中形成双镶嵌结构的方法包括：参考图1，提供半导体基底10，在半导体基底10内形成有器件结构，在该半导体基底10上形成有含碳介质层12，可选用低-K材料介质层、或超低-K材料介质层。其中，所述基底10与介质层12之间具有垫衬层11。参考图2，在介质层12上形成图形化的硬掩膜层13，定义互连沟槽16的位置。参考图3，在介质层12和图形化的硬掩膜层13上形成图形化的光刻胶层14，所述图形化的光刻胶层14定义通孔15的位置。参考图4，以图形化的光刻胶层14为掩膜刻蚀介质层12，形成通孔15，在刻蚀时，介质层12中的碳被损耗，该形成通孔的过程并未刻蚀垫衬层11。而且，在使用干法刻蚀工艺刻蚀图形化的光刻胶层时，通常会选择通入O₂气体改善刻蚀速率，以获得对硅的高选择比。参考图5，利用CO₂气体的灰化去胶工艺去除图形化的光刻胶层14。参考图6，进一步以图形化的硬掩膜层13为掩膜刻蚀介质层12，形成互连沟槽16；以光刻胶层14为掩膜刻蚀介质层时，介质层12也可能没有被刻穿，在该步骤以图形化的硬掩膜层13为掩膜刻蚀介质层12时，将通孔所在位置下方的介质层刻穿并进一步刻穿垫衬层11。参考图7，去除所述图形化的硬掩膜层13。参考图8，填充金属材料形成双镶嵌结构。

现有技术的形成双镶嵌结构的方法，利用CO₂气体的灰化工艺去除图形化的光刻胶层，可以在一定程度上抑制低-K或者超低-K材料介质层的碳损耗，减小对介质层的损伤。但是，在刻蚀过程中的刻蚀气体包含O₂，O₂中的氧会与介质层中的碳结合而流失，造成了介质层的碳损耗，这在后续的工艺中并没有得到修复。而且由于CO₂中氧的存在，介质层中的碳还是会与氧结合而流失，从而造成对介质层的损伤，引起介电常数的上升，增加半导体器件的RC延迟，并进一步减弱半导体芯片性能。

发明内容

本发明解决的问题是现有技术中形成双镶嵌结构的方法易造成介质层中的碳损耗。

为解决上述问题，本发明提供一种形成双镶嵌结构的方法，包括：

提供基底，在所述基底上形成含碳介质层；

在所述的介质层上形成第一图形化的掩膜层，定义互连沟槽的位置；

在所述介质层及第一图形化的掩膜层上形成第二图形化的掩膜层，定义通孔的位置；

以所述第二图形化的掩膜层为掩膜刻蚀介质层，形成通孔，在刻蚀时，介质层中的碳被损耗，该形成通孔的过程并未刻蚀基底。

去除第二图形化的掩膜层，在所述通孔中通入CH₄等离子体以补充介质层中被损耗的碳；

以所述第一图形化的掩膜层为掩膜刻蚀介质层，形成互连沟槽，该形成互连沟槽的过程未刻蚀到通孔底部的基底；

去除第一图形化的掩膜层；

在所述通孔和互连沟槽中填充导电材料形成双镶嵌结构。

可选的，所述去除第二图形化的掩膜层，在所述通孔中通入CH₄等离子体以补充介质层中被损耗的碳，包括：

在去除第二图形化的掩膜层之后，在所述通孔中通入CH₄等离子体以补充介质层中被损耗的碳；

或者，在去除第二图形化的掩膜层之前，在所述通孔中通入CH₄等离子体以补充介质层中被损耗的碳。

可选的，在去除部分厚度的第二图形化的掩膜层之后，在所述通孔中通入CH₄等离子体以补充介质层中被损耗的碳；重复所述去除部分厚度的第二图形化的掩膜层和通入CH₄等离子体的步骤，直至完全去除第二图形化的掩膜层。

可选的，在去除第一图形化的掩膜层后，在所述通孔中通入CH₄等离子体以补充介质中被损耗的碳。

可选的，所述第二图形化的掩膜层的材料为光刻胶。

可选的，在所述第二图形化的掩膜层为光刻胶时，利用灰化工艺去除图形化的光刻胶层，使用的气体为CO₂气体或者CO₂与CO气体的混合气体。

可选的，在通入CH₄等离子体时，在所述通孔中通入N₂等离子体。

可选的，在所述通孔中通入CH₄等离子体和N₂等离子体的步骤包括：在基底所在的反应腔内通入CH₄气体和N₂气体，对所述CH₄气体和N₂气体进行等离化，获得CH₄等离子体和N₂等离子体，并对所述CH₄等离子体和N₂等离子体施加偏压，使所述CH₄等离子体和N₂等离子体通入通孔内。

可选的，所述对CH₄气体和N₂气体进行等离化时，使用频率为2MHz-60MHz，功率为100W-500W的射频发生器等离化CH₄气体。

可选的，基底所在的反应腔内的压强范围：10-100mTorr，N₂气体的流动速率为：100-500sccm，CH₄气体的流动速率为：10-200sccm。

可选的，所述介质层为单层结构或叠层结构。

可选的，所述单层结构的介质层的材料为低-K材料或者超低-K材料；所述叠层结构的介质层中至少其中一层的材料为低-K材料或者超低-K材料。

可选的，所述叠层结构的介质层包括：依次位于所述基底上的超低-K材料介质层、位于超低-K材料介质层上的低-K材料介质层、及位于低-K材料介质层上的氧化硅层。

可选的，在介质层与基底之间具有垫衬层，并在所述形成互连沟槽的过程中进一步刻蚀垫衬层。

可选的，所述第一图形化的掩膜层为图形化的硬掩膜层。

可选的，所述硬掩膜层的材料使用氮化钛或者氮化硼。

可选的，在所述介质层上形成硬掩模层的方法，包括：

在所述介质层上形成硬掩膜层；

在所述硬掩膜层上形成图形化的光刻胶层；

以所述图形化的光刻胶层为掩膜刻蚀硬掩模层，形成图形化的硬掩膜层。

可选的，利用干法刻蚀工艺刻蚀所述硬掩膜层。

与现有技术相比，本发明具有以下优点：本发明的形成双镶嵌结构的方法，采取形成通孔后，去除第二图形化的掩膜层，在所述通孔中通入CH₄等离子体以补充介质层中被损耗的碳。该步骤可以选择在完全去除第二图形化的掩膜层之后，在所述通孔中通入CH₄等离子体，或者在去除第二图形化的掩膜层之前，在所述通孔中通入CH₄等离子体。由于CH₄等离子体中的碳原子会与介质层表面的硅以悬挂键的形式紧密结合，而附于介质层的表面，成为介质层的一部分，补充被损耗的碳以达到对介质层的修复作用。

在具体实施例中，所述去除第二图形化的掩膜层，在所述通孔中通入CH₄等离子体以补充介质层被损耗的碳的步骤还包括：在去除部分厚度的第二图形化的掩膜层之后，在所述通孔中通入CH₄等离子体以补充介质层中被损耗的碳；重复所述去除部分厚度的第二图形化的掩膜层和通入CH₄等离子体的步骤，直至完全去除第二图形化的掩膜层。该实施例分多次去除第二图形化的掩膜层，每去除一次掩膜层之后，即对受损伤的介质层进行修复，这样可以缩短碳的损耗和碳的补充之间的间隔时间，防止碳损耗经过一定时间后无法进行补充，因此该实施例可以更好地补充在刻蚀和去除第二图形化的掩膜层工艺中介质层的碳损耗，以达到更好地修复受损介质层的目的。

在具体实施例中，通入CH₄等离子体时，在通孔中也通入N₂等离子体，该N₂等离子体可以进一步清除在以第二图形化的掩膜层为掩膜刻蚀介质层的过程中所残留在通孔中的聚合物，优化器件的电学性能。

在具体实施例中，还可以包括：去除第一图形化的掩膜层后，在所述通孔中通入CH₄等离子体以补充介质层中被损耗的碳。该步骤可以补充在去除第一图形化的掩膜层过程中造成的对介质层的碳损耗，以达到进一步修复受损介质层的目的。

在具体实施例中，第二图形化的掩膜层材料为光刻胶，采用灰化工艺去除所述图形化的光刻胶层，灰化工艺中使用的气体包括CO₂气体或者CO₂与CO的混合气体。选择CO₂气体或其与CO的混合气体，可在一定程度上减小对介质层的损伤，优化器件的电学性能。

附图说明

图1-图8是现有技术中形成双镶嵌结构的方法是剖面结构示意图；

图9是本发明具体实施例的形成双镶嵌结构的方法的流程示意图；

图10为本发明具体实施例中通孔和互连沟槽的布局示意图；

图11-图18是本发明具体实施例的形成双镶嵌结构的方法的沿图8中A-A'方向的剖面结构示意图。

具体实施方式

为了使本领域技术人员更好地理解本发明，下面结合附图详细说明本发明的具体实施方式。

图9是本发明具体实施例的形成双镶嵌结构的方法的流程示意图。参考图7，本发明具体实施方式的形成双镶嵌结构的方法包括：

步骤S91，提供基底，在所述基底上形成含碳介质层；

步骤S92，在所述介质层上形成第一图形化的掩膜层，定义互连沟槽的位置；

步骤S93，在所述介质层及第一图形化的掩膜层上形成第二图形化的掩膜层，定义通孔的位置；

步骤S94，以所述第二图形化的掩膜层为掩膜刻蚀介质层，形成通孔，在刻蚀时，介质层中的碳被损耗；

步骤S95，去除第二图形化的掩膜层，在所述通孔中通入CH₄等离子体，以补充介质层中被损耗的碳；

步骤S96，以所述第一图形化的掩膜层为掩膜刻蚀介质层，形成互连沟槽。

步骤S97，去除第一图形化的掩膜层；

步骤S98，在所述通孔和互连沟槽中填充导电材料形成双镶嵌结构。

图11～图18为本发明具体实施例的形成双镶嵌结构的方法的沿图9中A-A'方向的剖面结构示意图，为了使本领域技术人员可以更好地理解本发明具体实施方式的形成双镶嵌结构的方法，下面结合具体实施例并结合参考图10～图18详细说明本发明具体实施方式的形成双镶嵌结构的方法。

结合图9和图11，执行步骤S91，提供基底20，在所述基底20上形成含碳介质层22，在基底20与介质层22之间具有垫衬层21以起到应力缓冲作用及刻蚀阻挡层作用。垫衬层21选用的材料可以为SiO₂，SiCN或SiC。但需要说明的是，本发明中，当含碳介质层22和基底20之间的应力匹配时，可以无需在介质层22和基底20之间形成垫衬层21。另外，所述含碳介质层22可为单层结构，或者叠层结构。采用单层结构介质层时，介质层选用低-K材料或者超低-K材料；采用叠层结构介质层时，叠层结构的介质层中至少其中一层的材料为低-K材料或者超低-K材料。在图11所示的具体实施例中，介质层22为叠层结构，该叠层结构的介质层22包括依次位于垫衬层21上的超低-K材料介质层221、位于超低-K材料介质层221上的低-K材料介质层222、及位于低-K材料介质层222上的氧化硅层223。其中，低-K介质层222可以选用含碳氧化硅（SiCO），或者多孔含碳氧化硅（p-SiCOH）等，超低-K介质层221可以选用黑钻石等。可选地，基底20的材料为单晶硅、单晶锗或者单晶锗硅，III-V族元素化合物、单晶碳化硅绝缘体上硅（SiI）结构。半导体基底20中可以形成有器件结构(图中为标出)，例如MOS晶体管。

结合图9、图10和图12，执行步骤S92，在所述含碳介质层22上形成第一图形化的掩膜层23，第一图形化的掩膜层23定义互连沟槽26的位置。参考图12所示的具体实施例，所述第一图形化的掩膜层23的材料可选用硬掩膜层，例如金属硬掩膜层包括TiN或者BN。在选择硬掩膜层时，形成所述图形化的硬掩膜层23的方法包括：在所述氧化硅层223上形成硬掩膜层；在所述硬掩膜层上形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜刻蚀硬掩膜层，形成图形化的硬掩膜层23。通常使用干法刻蚀工艺刻蚀硬掩膜层，形成图形化的硬掩膜23。

结合图9、图10和图13，执行步骤S93，在所述含碳介质层22及第一图形化的掩膜层23上形成第二图形化的掩膜层24，定义通孔25的位置。如图13所示的实施例中，所述第二图形化的掩膜层24的材料可以选择光刻胶，在所述氧化硅层223及第一图形化的掩膜层23上形成图形化的光刻胶层24。所述形成图形化的光刻胶层24的方法为旋涂（spin-on coating）、喷涂（spraycoating）、滴涂（dip coating）、刷涂（brush coating）或者蒸发，可以根据实际情况选择相应的方法。在该具体实施例中，采用旋转涂胶方法在所述硅片上涂上液相光刻胶材料，光刻胶层的厚度需要保证，在之后的刻蚀工艺中受保护介质层不受侵蚀，并起到掩膜作用；然后通过对准和曝光等一系列工艺过程得到图形化的光刻胶层24。

结合图9、图10和图14，执行步骤S94，以所述第二图形化的掩膜层24为掩膜刻蚀含碳介质层22，形成通孔25，在刻蚀时，介质层22中的碳被损耗。参考图14所示的具体实施例，在形成通孔25的过程中并未刻蚀到垫衬层21，另外，图14所示中，介质层22被刻穿，但介质层22也可能未被刻穿。其中，使用干法刻蚀工艺刻蚀含碳介质层22，并通过调整干法刻蚀的工艺参数来获得形貌良好的通孔25，通孔25有较小的侧壁倾角，甚或垂直的侧壁。例如，为了提高刻蚀速率和刻蚀选择比，会在刻蚀气体中加入O₂气体，这就造成低-K介质层222、超低-K介质层221中的碳与氧原子结合生成CO₂或CO气体而流失，即造成介质层中的碳被损耗而使得介质层受到损伤。

结合图9、图10和图15，执行步骤S95，去除第二图形化的掩膜层24，在所述通孔25中通入CH₄等离子体以补充介质层中被损耗的碳。参考图14所示的实施例，所述刻蚀工艺造成了含碳介质层，即超低-K介质层221、低-K介质层222中的碳损耗；而且，在图15所示的具体实施例中，第二图形化的掩膜层24为光刻胶层时，使用灰化处理工艺，处理工艺中使用的气体为O₂气体、或者CO₂气体、或者CO₂与CO的混合气体，气体中所包含的氧原子会与含碳介质层中的碳结合生成CO₂气体或者CO气体，这样也会造成介质层中的碳损耗。介质层的碳损耗造成介质层的介电常数上升，使得半导体器件的RC延迟增强，影响到半导体器件成品的电学性能。因此，就需要对碳损进行进一步地补充，以修复受损伤的介质层，减小半导体器件的RC延迟。

在该实施例中，当在第二图形化的掩膜层24为光刻胶层时，去除第二图形化的掩膜层24，在所述通孔25中通入CH₄等离子体以补充介质层22中被损耗的碳的步骤包括：在去除第二图形化的掩膜层24之后，在所述通孔25中通入CH₄等离子体；或者在去除第二图形化的掩膜层24之前，在所述通孔25中通入CH₄等离子体等离子体。CH₄等离子体中的碳原子与含碳介质层22的表面以悬挂键（悬挂键是指介质层表面的硅原子有一个未配对的电子，即有一个未饱和的化学键）的形式紧密结合，而成为介质层22的一部分，以补充介质层22中损耗的碳，达到修复介质层的目的。进一步地，在通入CH₄等离子体时，还可以在所述通孔中通入N₂等离子体，清除在前述刻蚀过程中的残留在通孔底部的聚合物。

在本发明的实施例中，当在第二图形化的掩膜层24为光刻胶层时，去除第二图形化的掩膜层24，在所述通孔25中通入CH₄等离子体以补充介质层22被损耗的碳的步骤也可以包括：去除部分厚度的第二图形化的掩膜层24之后，在所述通孔25中通入CH₄等离子体以补充介质层24被损耗的碳；接着，重复去除部分厚度的第二图形化的掩膜层24以及在通孔25中通入CH₄等离子体的步骤，直至完全去除第二图形化的掩膜层24。具体操作中，每次去除的第二图形化的掩膜层24的厚度可以根据实际需求确定。与完全去除第二图形化的掩膜层24之后，再在通孔25中通入CH₄等离子体相比，该实施例分多次去除光刻胶，每去除一次光刻胶之后，即对碳损耗进行修复，这样可以缩短碳的损耗和碳的补充之间的间隔时间，防止碳损耗经过一定时间后无法进行补充，因此该实施例可以更好的补充干法刻蚀和灰化去除光刻胶工艺中介质层22的碳损耗，达到修复介质层22的目的。进一步地，该实施例中，在每次通入CH₄等离子体时，也可以在所述通孔中通入N₂等离子体，清除在前述刻蚀过程中的残留在通孔底部的聚合物。

需要说明的是，本发明中，第二图形化的掩膜层24的材料不限于光刻胶，当第二图形化的掩膜层24选用其他材料时，且去除第二图形化的掩膜层24时，也会造成介质层22的碳损耗，可以在去除第二图形化的掩膜层24之后，在所述通孔25中通入CH₄等离子体以补充介质层22被损耗的碳；也可以采用分多次去除第二图形化的掩膜层24以及在所述通孔25中通入CH₄等离子体以更好的补充介质层22被损耗的碳。

需要说明的是，本发明中，当第二图形化的掩膜层24不是光刻胶，且去除第二图形化的掩膜层24时，不会造成介质层22的碳损耗时，可以在干法刻蚀形成通孔25之后，在去除第二图形化的掩膜层24之前，在通孔25中通入CH₄等离子体以补充介质层22中被损耗的碳。

本发明具体实施例中，在所述通孔中通入CH₄等离子体和N₂等离子体的步骤包括：在基底20所在的反应腔内通入CH₄气体和N₂气体，对所述CH₄气体和N₂气体进行等离化，获得CH₄等离子体和N₂等离子体，并对所述CH₄等离子体和N₂等离子体施加偏压，使所述CH₄等离子体和N₂等离子体通入通孔25内。在该步骤中，使用频率为2MHz-60MHz，功率为100W-500W的射频发生器等离化CH₄气体和N₂气体。所述反应腔内的压强范围为10-100mTorr，所述N₂气体的流动速率为：100-500sccm，CH₄气体的流动速率为：10-200sccm。当在通孔中通入CH₄等离子体和N₂等离子体时，在具体实施例中，可以通过电压范围为0-1000V的直流电源控制CH₄等离子体和N₂等离子体的流速。

结合图9、图10和图16，执行步骤S96，以所述第一图形化的掩膜层23为掩膜刻蚀含碳介质层22，形成互连沟槽26。参考图16所示的实施例，在形成互连沟槽26的过程中，通孔所在位置处下方的垫衬层21被刻蚀掉，如果通孔所在位置处下方的介质层22在之前的刻蚀步骤中未被刻穿，在该步骤中也被刻穿。

结合图17和图9，执行步骤S97，去除第一图形化的掩膜层23。在该步骤中，还可以包括：在去除第一图形化的掩膜层23后，在所述通孔25中通入CH₄等离子体，以进一步补充在该去除第一图形化的掩膜层过程中可能造成的对介质层的碳损伤。

结合图18和图9，执行步骤S98，在所述通孔25和互连沟槽26中填充导电材料形成双镶嵌结构。结合图10和图18所示，在所述通孔25和互连沟槽26中填充导电材料，形成双镶嵌结构。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims

1.一种形成双镶嵌结构的方法，其特征在于，包括：

提供基底，在所述基底上形成含碳介质层；

以所述第二图形化的掩膜层为掩膜刻蚀介质层，形成通孔，在刻蚀时，介质层中的碳被损耗；

以所述第一图形化的掩膜层为掩膜刻蚀介质层，形成互连沟槽；

去除所述第一图形化的掩膜层；

在所述通孔和互连沟槽中填充导电材料形成双镶嵌结构。

2.根据权利要求1所述的形成双镶嵌结构的方法，其特征在于，所述去除第二图形化的掩膜层，在所述通孔中通入CH₄等离子体以补充介质层中被损耗的碳，包括：

3.根据权利要求1述的形成双镶嵌结构的方法，其特征在于，所述去除第二图形化的掩膜层，在所述通孔中通入CH₄等离子体以补充介质层中被损耗的碳包括：

去除部分厚度的第二图形化的掩膜层之后，在所述通孔中通入CH₄等离子体以补充介质层中被损耗的碳；

重复所述去除部分厚度的第二图形化的掩膜层和通入CH₄等离子体的步骤，直至完全去除第二图形化的掩膜层。

4.根据权利要求1所述的形成双镶嵌结构的方法，其特征在于，还包括：去除第一图形化的掩膜层后，在所述通孔中通入CH₄等离子体，以补充介质层中所损耗的碳。

5.根据权利要求1所述的形成双镶嵌结构的方法，其特征在于，所述第二图形化的掩膜层的材料为光刻胶。

6.根据权利要求5所述的形成双镶嵌结构的方法，其特征在于，利用灰化去除第二图形化的掩膜层，所述灰化工艺中使用的气体为CO₂气体或者CO₂与CO气体的混合气体。

7.根据权利要求1所述的形成双镶嵌结构的方法，其特征在于，还包括：在通入CH₄等离子体时，在通孔中通入N₂等离子体。

8.根据权利要求7所述的形成双镶嵌结构的方法，其特征在于，在所述通孔中通入CH₄等离子体和N₂等离子体的步骤包括：在基底所在的反应腔内通入CH₄气体和N₂气体，对所述CH₄气体和N₂气体进行等离化，获得CH₄等离子体和N₂等离子体，并对所述CH₄等离子体和N₂等离子体施加偏压，使所述CH₄等离子体和N₂等离子体通入通孔内。

9.根据权利要求8所述的形成双镶嵌结构的方法，其特征在于，使用频率为2MHz-60MHz，功率为100W-500W的射频发生器等离化CH₄气体和N₂气体。

10.根据权利要求8所述的形成双镶嵌结构方法，其特征在于，所述反应腔内的压强范围为：10-100mTorr，所述N₂气体的流动速率为：100-500sccm，CH₄气体的流动速率为：10-200sccm。

11.根据权利要求1所述的形成双镶嵌结构的方法，其特征在于，

所述介质层为单层结构或叠层结构。

12.根据权利要求11所述的形成双镶嵌结构的方法，其特征在于，

所述单层结构的介质层的材料为低-K材料，或者超低-K材料。

13.根据权利要求11所述的形成双镶嵌结构的方法，其特征在于，所述叠层结构的介质层中，至少其中一层的材料为低-K材料或者超低-K材料。

14.根据权利要求13所述的形成双镶嵌结构的方法，其特征在于，所述叠层结构的介质层包括：依次位于所述基底上的超低-K材料介质层、位于超低-K材料介质层上的低-K材料介质层、及位于低-K材料介质层上的氧化硅层。

15.根据权利要求1所述的形成双镶嵌结构的方法，其特征在于，所述介质层与基底之间具有垫衬层。

16.根据权利要求1所述的形成双镶嵌结构的方法，其特征在于，所述第一图形化的掩膜层为图形化的硬掩膜层。

17.根据权利要求16所述的形成双镶嵌结构的方法，其特征在于，所述硬掩膜层的材料使用氮化钛或者氮化硼。

18.根据权利要求16所述的形成双镶嵌结构的方法，其特征在于，所述介质层上形成图形化的硬掩膜层的方法，包括：

在所述介质层上形成硬掩膜层；

在所述硬掩膜层上形成图形化的光刻胶层；

19.根据权利要求18所述的形成双镶嵌结构的方法，其特征在于，所述刻蚀硬掩膜层的方法为干法刻蚀工艺。