CN103377156B - 切换电路 - Google Patents

切换电路 Download PDF

Info

Publication number
CN103377156B
CN103377156B CN201210127806.8A CN201210127806A CN103377156B CN 103377156 B CN103377156 B CN 103377156B CN 201210127806 A CN201210127806 A CN 201210127806A CN 103377156 B CN103377156 B CN 103377156B
Authority
CN
China
Prior art keywords
memory
effect transistor
field effect
control chip
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210127806.8A
Other languages
English (en)
Other versions
CN103377156A (zh
Inventor
邓剑平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Shenzhen Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Hongfujin Precision Industry Shenzhen Co Ltd
Priority to CN201210127806.8A priority Critical patent/CN103377156B/zh
Priority to TW101116101A priority patent/TW201344464A/zh
Priority to US13/572,656 priority patent/US9274982B2/en
Publication of CN103377156A publication Critical patent/CN103377156A/zh
Application granted granted Critical
Publication of CN103377156B publication Critical patent/CN103377156B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Abstract

一种切换电路，用于切换一第一存储器及一第二存储器，所述切换电路包括一开关、一控制电路及一开关控制芯片，所述开关与控制电路相连，所述控制电路与第一存储器及第二存储器均相连，以根据所述开关的动作选择性的为第一存储器及第二存储器提供工作电源；所述控制电路还与开关控制芯片相连，所述开关控制芯片与一处理器芯片相连，所述控制电路还用于根据开关的动作控制所述处理器芯片与第一存储器或第二存储器之间的数据传输。上述切换电路可通过硬件来实现第一存储器及第二存储器之间的切换。

Description

切换电路
技术领域
本发明涉及一种切换电路。
背景技术
随着手持装置如平板手持电脑的普及流行，用户私密安全方面受到越来越多人的重视，特别是商务人士的机密信息，希望得到很好的保护。双系统由此产生，用户可以把资料进行分类，存放在两个独立的系统中，一个系统存放重要信息，一个系统平常普通使用，需要调用重要信息的时候，才通过切换系统调用不同的资料。但是，现在的切换均是通过软件来实现，仍然具有一定的安全隐患。
发明内容
鉴于以上内容，有必要提供一种通过硬件实现系统切换的切换电路。
一种切换电路，用于切换一第一存储器及一第二存储器，所述切换电路包括一开关、一第一控制电路、一第二控制电路及一开关控制芯片，所述开关与第一及第二控制电路相连，所述第二控制电路还与第一存储器及第二存储器均相连，以根据所述开关的动作选择性的将一第一电压源输出至第一存储器及第二存储器，且在第二控制电路选择性地将第一电压源输出至第一存储器或第二存储器之后，第一控制电路用于使得第二控制电路持续将第一电压源输出至第一存储器或第二存储器；所述第二控制电路还与开关控制芯片相连，所述开关控制芯片通过一处理器芯片与第一及第二存储器相连，所述第二控制电路还用于根据开关的动作控制所述开关控制芯片连通所述处理器芯片与第一存储器或连通所述处理器芯片与第二存储器，且在第二控制电路控制开关控制芯片连通处理器芯片与第一存储器或连通处理器芯片与第二存储器之后，所述第一控制电路还用于使得所述处理器芯片与第一存储器之间或处理器芯片与第二存储器之间持续保持连通。
上述切换电路通过第二控制电路根据开关的动作选择性的将第一电压电源输出至第一存储器或第二存储器，且在第二控制电路选择性地将第一电压源输出至第一存储器或第二存储器之后，通过第一控制电路使得第二控制电路持续将第一电压源输出至第一存储器或第二存储器；还控制处理器芯片与第一存储器或第二存储器之间的数据传输，且在第二控制电路控制开关控制芯片连通处理器芯片与第一存储器或连通处理器芯片与第二存储器之后，还通过第一控制电路使得所述处理器芯片与第一存储器之间或处理器芯片与第二存储器之间持续保持连通，从而实现了通过硬件来切换系统的功能。
附图说明
图1是本发明切换电路的较佳实施方式的方框图。
图2为图1中开关及第一控制电路的电路图。
图3及图4为图1中第二控制电路的电路图。
图5及图6为图1中开关控制芯片的电路图。
图7为图1中处理器芯片的电路图。
图8及图9为第一及第二存储器的电路图。
主要元件符号说明
第一存储器100
第二存储器200
开关10
第一控制电路11
第二控制电路12
第一子控制电路120
第二子控制电路122
开关控制芯片15
处理器芯片18
三极管Q1、Q2
场效应管Q3、Q4
电阻R1-R11、R17、R19
电容C1-C6
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面结合附图及较佳实施方式对本发明作进一步详细描述：
请参考图1，本发明切换电路用于在存放有不同数据的第一存储器100及第二存储器200之间进行切换，所述切换电路的较佳实施方式包括一开关10、一第一控制电路11、一第二控制电路12、一开关控制芯片15及一处理器芯片18。
所述开关10与第一控制电路11及第二控制电路12均相连，所述第二控制电路12还与第一存储器100及第二存储器200均相连，以根据开关10的动作选择性的将电源16传送至第一存储器100和第二存储器200。所述第二控制电路12还与开关控制芯片15相连，所述开关控制芯片15与处理器芯片18相连，所述第二控制电路12还用于根据开关10的动作控制处理器芯片18与第一存储器100或第二存储器200之间的数据传输。
请继续参考图2-4，所述开关10为一单刀双掷开关，所述第一控制电路11包括一N沟道场效应管Q1，所述第二控制电路12包括一第一子控制电路120及一第二子控制电路122。所述开关10的动端2与通过一电阻R1与一3.3V电压源VDD_RTC相连，第一不动端1与第一子控制电路120相连，第二不动端3与第二子控制电路122相连。所述开关10的动端2还与场效应管Q1的漏极相连，所述场效应管Q1的源极接地，栅极通过一电阻R2与一3.3V电压源V3.3相连，还直接通过一电容C1接地。
当所述开关10的第一不动端1与动端2相连时，所述第一子控制电路120为第一存储器100提供工作电源，且使得所述处理器芯片18与第一存储器100之间进行数据传输；当所述开关10的第二不动端3与动端2相连时，所述第二子控制电路122为第二存储器200提供工作电源，且使得所述处理器芯18片与第二存储器200之间进行数据传输。
请再次参考图3，所述第一子控制电路120包括N沟道场效应管Q2-Q5及一P沟道场效应管Q6。所述开关10的第一不动端1通过一电阻R3接地，还直接与场效应管Q2的栅极相连，所述场效应管Q2的源极接地，漏极通过一电阻R4与3.3V电压源V3.3相连，还直接与场效应管Q3的漏极相连，所述场效应管Q3的源极接地，栅极通过一电容C2接地。所述场效应管Q2的漏极还直接与场效应管Q4的栅极相连，所述场效应管Q4的源极接地，漏极通过一电阻R5与3.3V电压源V3.3相连，还通过一电容C3接地。所述场效应管Q4的漏极还直接与场效应管Q5的栅极相连，所述场效应管Q5的源极接地，漏极通过串联连接的电阻R6及R7与3.3V电压源V3.3相连，所述电阻R6与R7之间的节点与场效应管Q6的栅极相连，还通过一电容C4与场效应管Q6的源极相连，所述3.3V电压源V3.3还通过一电容C5接地。所述场效应管Q6的漏极通过一电容C6接地，还用于输出电源HDD_PWR1给第一存储器100的电源引脚VCC0及VCC1(参考图8)。一电容C7与电容C6并联连接。所述场效应管Q3的栅极还通过一电阻R8与场效应管Q6的漏极相连。
请再次参考图4，所述第二子控制电路122包括N沟道场效应管Q7-Q10及一P沟道场效应管Q11。所述开关10的第二不动端3通过一电阻R9接地，还直接与场效应管Q7的栅极相连。所述场效应管Q7的源极接地，漏极通过一电阻R10与3.3V电压源V3.3相连。所述场效应管Q7的漏极还直接与场效应管Q8的漏极相连，所述场效应管Q8的源极接地，栅极通过电容C8接地。所述场效应管Q7的漏极还直接与场效应管Q9的栅极相连，所述场效应管Q9的源极接地，漏极通过一电阻R11与3.3V电压源V3.3相连，还通过一电容C9接地。所述场效应管Q9的漏极还直接与场效应管Q10的栅极相连，所述场效应管Q10的源极接地，漏极通过串联连接的电阻R12及R13与3.3V电压源V3.3相连，所述电阻R12与R13之间的节点与场效应管Q11的栅极相连，还通过一电容C10与场效应管Q11的源极相连，所述3.3V电压源V3.3还通过一电容C11接地。所述场效应管Q11的漏极通过一电容C12接地，还用于输出电源HDD_PWR2给第二存储器200的电源引脚VCC0及VCC1(参考图9)。一电容C13与电容C12并联连接。所述场效应管Q8的栅极还通过一电阻R14与场效应管Q11的漏极相连。所述场效应管Q11的漏极还依次通过电阻R15及R16接地，所述电阻R15及R16之间的节点输出一控制信号SW。
请继续参考图5至图7，所述开关控制芯片15包括一第一控制芯片150及一第二控制芯片152，所述第一控制芯片150及第二控制芯片152的电源端VCC分别通过电阻R17及R18与3.3V电压源V3.3相连，还分别通过电容C14及C15接地，控制端S均与电阻R15及R16之间的节点相连，以接收所述控制信号SW，接地端GND1及GND2均接地，使能端OE#分别通过电阻R19及R20接地。
所述第一控制芯片150的数据端1A至4A对应与处理器芯片18的数据端T1至T4相连，所述第二控制芯片152的数据端1A至4A对应与处理器芯片18的数据端T5至T8相连。所述第一控制芯片150的数据端1B1至4B1对应与第一存储器100的数据端DQ0至DQ3相连，所述第二控制芯片152的数据端1B1至4B1对应与第一存储器100的数据端DQ4至DQ7相连。所述第一控制芯片150的数据端1B2至4B2对应与第二存储器200的数据端DQ0至DQ3相连，所述第二控制芯片152的数据端1B2至4B2对应与第二存储器200的数据端DQ4-DQ7相连。所述第一存储器100的电源引脚VCC0及VCC1与第一子控制电路120相连，以接收电源HDD_PWR1。所述第二存储器200的电源引脚VCC0及VCC1与第二子控制电路122相连，以接收电源HDD_PWR2。所述第一存储器100及第二存储器200的接地引脚VSS0及VSS1接地。所述第一存储器100、第二存储器200及处理器芯片18的其他引脚由于与本发明无关，故未示。
下面将对上述切换电路的工作原理进行说明：
本实施方式中，所述3.3V电压源VDD_RTC始终存在，所述3.3V电压源V3.3是在开机后从0V升到3.3V。
当用户将开关10掷向第一不动端1时，所述场效应管Q2的栅极为高电平。此时，所述场效应管Q2导通。开机之后，在3.3V电压源V3.3上升至3.3V之后的0-100ms之内(此时间可通过电阻R2和电容C1组成的RC电路的参数来决定)，场效应管Q1的栅极一直收到低电平，即场效应管Q1截止，进而使得场效应管Q2仍然保持导通，所述场效应管Q4截止，场效应管Q5导通，场效应管Q6导通。3.3V电压源V3.3将通过场效应管Q6为第一存储器100供电。同时，所述场效应管Q7不导通，进而使得所述场效应管Q11也不导通，从而使得3.3V电压源V3.3将不能通过场效应管Q11为所述第二存储器200供电，即第二存储器200将不能得电。
同时，所述场效应管Q11输出低电平信号进一步使得第一控制芯片150及第二控制芯片152的控制端S均接收到低电平信号。根据控制芯片的工作原理，当其使能端OE#及控制端S均接收低电平信号时，该控制芯片的数据端1A至4A对应与其数据端1B1至4B1连通。由于所述第一控制芯片150及第二控制芯片152的使能端OE#接地，其一直接收低电平信号，因此此时第一控制芯片150及第二控制芯片152的数据端1A至4A对应与各自的数据端1B1至4B1连通。同时由于所述第一控制芯片150及第二控制芯片152的数据端1A至4A对应与处理器芯片18的数据端T1至T8相连，第一控制芯片150及第二控制芯片152的数据端1B1至4B1则对应与第一存储器100的数据端DQ0至DQ7相连，如此则可使得第一存储器100与处理器芯片18之间实现数据交换。也就是说，此时所述处理器芯片18访问存储于第一存储器100内的数据而不访问存储于第二存储器200内的数据。
同时，当第一存储器100得电时，所述场效应管Q3的栅极也将接收到高电平信号，即所述场效应管Q3导通。此时，所述场效应管Q4的栅极将一直接收到低电平信号，而不再受场效应管Q2导通或截止的影响。因此，即使此时用户将开关10掷向第二不动端3，即场效应管Q2截止，所述场效应管Q6仍然保持导通状态，即持续为第一存储器100供电。而且，在3.3V电压源V3.3上升至3.3V且经过100ms之后，场效应管Q1的栅极接收到高电平信号，即场效应管Q1导通。此时，开关100的不动端2为低电平。因此，即使将开关100掷向第二不动端3，第一控制芯片150及第二控制芯片152的控制端S仍接收到低电平信号，即此时所述处理器芯片18访问存储于第一存储器100内的数据而不访问存储于第二存储器200内的数据。
同理，当用户将开关10掷向第二不动端3时，所述场效应管Q7的栅极为高电平。此时，所述场效应管Q7导通。开机之后，在3.3V电压源V3.3上升至3.3V之后的0-100ms之内，场效应管Q1的栅极一直收到低电平，即场效应管Q1截止，进而使得场效应管Q7仍然保持导通，所述场效应管Q9截止，场效应管Q10导通，场效应管Q11导通。3.3V电压源V3.3将通过场效应管Q11为第二存储器200供电。同时，所述场效应管Q2不导通，进而使得所述场效应管Q6也不导通，从而使得3.3V电压源V3.3将不能通过场效应管Q6为所述第一存储器100供电，即第一存储器100将不能得电。
同时，所述场效应管Q11输出高电平信号进一步使得第一控制芯片150及第二控制芯片152的控制端S均接收到高电平信号。根据控制芯片的工作原理，当其使能端OE#接收低电平信号、控制端S接收高电平信号时，该控制芯片的数据端1A至4A对应与其数据端1B2至4B2连通。由于所述第一控制芯片150及第二控制芯片152的使能端OE#接地，其一直接收低电平信号，且控制端S一直接收高电平，因此此时第一控制芯片150及第二控制芯片152的数据端1A至4A对应与各自的数据端1B2至4B2连通。同时由于所述第一控制芯片150及第二控制芯片152的数据端1A至4A对应与处理器芯片18的数据端T1至T8相连，第一控制芯片150及第二控制芯片152的数据端1B2至4B2则对应与第二存储器200的数据端DQ0至DQ7相连，如此则可使得第二存储器200与处理器芯片18之间实现数据交换。也就是说，此时所述处理器芯片18访问存储于第二存储器200内的数据而不访问存储于第一存储器100内的数据。
同时，当第二存储器200得电时，所述场效应管Q8的栅极也将接收到高电平信号，即所述场效应管Q8导通。此时，所述场效应管Q9的栅极将一直接收到低电平信号，而不再受场效应管Q7导通或截止的影响。因此，即使此时用户将开关10掷向第一不动端1，即场效应管Q7截止，所述场效应管Q11仍然保持导通状态，即持续为第二存储器200供电。而且，在3.3V电压源V3.3上升至3.3V且经过100ms之后，场效应管Q1的栅极接收到高电平信号，即场效应管Q1导通。此时，开关100的不动端2为低电平。因此，即使将开关100掷向第二不动端3，第一控制芯片150及第二控制芯片152的控制端S仍接收到高电平信号，即此时所述处理器芯片18访问存储于第二存储器200内的数据而不访问存储于第一存储器100内的数据。
当然，其他实施方式中还可包括更多的存储器，当需要在多个存储器之间进行切换时，其工作原理与在第一存储器100及第二存储器200之间进行切换的原理相同。

Claims (5)

1.一种切换电路，用于切换一第一存储器及一第二存储器，所述切换电路包括一开关、一第一控制电路、一第二控制电路及一开关控制芯片，所述开关与第一及第二控制电路相连，所述第二控制电路还与第一存储器及第二存储器均相连，以根据所述开关的动作选择性的将一第一电压源输出至第一存储器及第二存储器，且在第二控制电路选定将第一电压源输出至第一存储器或第二存储器之后，第一控制电路用于使得第二控制电路持续将第一电压源输出至选定的第一存储器或第二存储器；所述第二控制电路还与开关控制芯片相连，所述开关控制芯片通过一处理器芯片与第一及第二存储器相连，所述第二控制电路还用于根据开关的动作控制所述开关控制芯片连通所述处理器芯片与第一存储器或连通所述处理器芯片与第二存储器，且在第二控制电路控制开关控制芯片连通处理器芯片与第一存储器或连通处理器芯片与第二存储器之后，所述第一控制电路还用于使得所述处理器芯片与第一存储器之间或处理器芯片与第二存储器之间持续保持连通。
2.如权利要求1所述的切换电路，其特征在于：所述开关为一单刀双掷开关，所述第一控制电路包括一第一场效应管，所述第一场效应管的栅极通过一第一电容接地，还通过一第一电阻与一第二电压源相连，所述第一场效应管的源极接地，漏极与单刀双掷开关的动端相连；所述第二控制电路包括一第一子控制电路及一第二子控制电路，所述单刀双掷开关的动端与第二电压源相连，第一不动端与第一子控制电路相连，第二不动端与第二子控制电路相连，当所述开关的第一不动端与其动端相连时，所述第一子控制电路将第一电压源输出给第一存储器，且使得所述开关控制芯片连通处理器芯片与第一存储器；当所述开关的第二不动端与其动端相连时，所述第二子控制电路将第一电压源输出至第二存储器，且使得所述开关控制芯片连通处理器芯片与第二存储器。
3.如权利要求2所述的切换电路，其特征在于：所述第一子控制电路包括一第二至第六场效应管，所述第二场效应管的栅极与所述单刀双掷开关的第一不动端相连，源极接地，漏极通过一第二电阻与第一电压源相连，还直接与第三场效应管的漏极以及第四场效应管的栅极相连，所述第三场效应管的源极接地，所述第四场效应管的源极接地，漏极通过一第三电阻与第一电压源相连，还直接与第五场效应管的栅极相连，所述第五场效应管的源极接地，漏极与第六场效应管的栅极相连，所述第六场效应管的源极与第一电压源相连，漏极与第一存储器的电源引脚相连，所述第六场效应管的漏极还通过一第四电阻与第三场效应管的栅极相连。
4.如权利要求2所述的切换电路，其特征在于：所述第二子控制电路包括一第二至第六场效应管，所述第二场效应管的栅极与所述单刀双掷开关的第二不动端相连，源极接地，漏极通过一第二电阻与第一电压源相连，还直接与第三场效应管的漏极以及第四场效应管的栅极相连，所述第三场效应管的源极接地，所述第四场效应管的源极接地，漏极通过一第三电阻与第一电压源相连，还直接与第五场效应管的栅极相连，所述第五场效应管的源极接地，漏极与第六场效应管的栅极相连，所述第六场效应管的源极与第一电压源相连，漏极与第二存储器的电源引脚相连，所述第六场效应管的漏极还通过一第四电阻与第三场效应管的栅极相连；所述第六场效应管的漏极还通过串联连接的第五电阻及第六电阻接地，所述第五及第六电阻之间的节点与开关控制芯片相连。
5.如权利要求1所述的切换电路，其特征在于：所述开关控制芯片包括一第一控制芯片及一第二控制芯片，所述第一及第二控制芯片的控制端均与第二控制电路相连，使能端均接地，所述第一控制芯片的第一组数据端对应与所述处理器芯片的第一组数据端相连，所述第一控制芯片的第二组数据端对应与第一存储器的第一组数据端相连，所述第一控制芯片的第三组数据端对应与第二存储器的第一组数据端相连，所述第二控制芯片的第一组数据端对应与所述处理器芯片的第二组数据端相连，所述第二控制芯片的第二组数据端对应与第一存储器的第二组数据端相连，所述第二控制芯片的第三组数据端对应与第二存储器的第二组数据端相连；当所述第一控制芯片的控制端接收低电平时，所述第一控制芯片的第一组数据端对应与其第二组数据端相连，当所述第一控制芯片的控制端接收高电平时，所述第一控制芯片的第一组数据端对应与其第三组数据端相连；当所述第二控制芯片的控制端接收低电平时，所述第二控制芯片的第一组数据端对应与其第二组数据端相连，当所述第二控制芯片的控制端接收高电平时，所述第二控制芯片的第一组数据端对应与其第三组数据端相连。
CN201210127806.8A 2012-04-27 2012-04-27 切换电路 Expired - Fee Related CN103377156B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210127806.8A CN103377156B (zh) 2012-04-27 2012-04-27 切换电路
TW101116101A TW201344464A (zh) 2012-04-27 2012-05-04 切換電路
US13/572,656 US9274982B2 (en) 2012-04-27 2012-08-12 Switch circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210127806.8A CN103377156B (zh) 2012-04-27 2012-04-27 切换电路

Publications (2)

Publication Number Publication Date
CN103377156A CN103377156A (zh) 2013-10-30
CN103377156B true CN103377156B (zh) 2016-03-09

Family

ID=49462294

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210127806.8A Expired - Fee Related CN103377156B (zh) 2012-04-27 2012-04-27 切换电路

Country Status (3)

Country Link
US (1) US9274982B2 (zh)
CN (1) CN103377156B (zh)
TW (1) TW201344464A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017523581A (ja) * 2014-08-07 2017-08-17 フィリップス ライティング ホールディング ビー ヴィ ステップドライバに接続されたｌｅｄ素子の配置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6233177B1 (en) * 2000-06-22 2001-05-15 Xilinx, Inc. Bitline latch switching circuit for floating gate memory device requiring zero volt programming voltage
US6249463B1 (en) * 1999-12-08 2001-06-19 Stmicroelectronics S.R.L. Address latch enable signal control circuit for electronic memories
CN101078944A (zh) * 2007-05-11 2007-11-28 东南大学 时钟切换电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3609479A (en) * 1968-02-29 1971-09-28 Westinghouse Electric Corp Semiconductor integrated circuit having mis and bipolar transistor elements
US3703710A (en) * 1970-01-05 1972-11-21 Hitachi Ltd Semiconductor memory
JPS59226958A (ja) * 1983-06-08 1984-12-20 Pioneer Electronic Corp メモリ−装置
US6025775A (en) * 1997-06-26 2000-02-15 Erlandson; Glenn E. Driving-safety ancillary white-flash alerting-system
US5874785A (en) * 1997-12-04 1999-02-23 Continocean Tech Inc. Keyless motor vehicle starting system
CN100592244C (zh) * 2007-04-18 2010-02-24 鸿富锦精密工业（深圳）有限公司 主板电压监控装置
CN102043693B (zh) * 2009-10-19 2014-02-19 鸿富锦精密工业（深圳）有限公司 循环上电测试装置
CN102722631A (zh) * 2011-03-29 2012-10-10 鸿富锦精密工业（深圳）有限公司 切换电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6249463B1 (en) * 1999-12-08 2001-06-19 Stmicroelectronics S.R.L. Address latch enable signal control circuit for electronic memories
US6233177B1 (en) * 2000-06-22 2001-05-15 Xilinx, Inc. Bitline latch switching circuit for floating gate memory device requiring zero volt programming voltage
CN101078944A (zh) * 2007-05-11 2007-11-28 东南大学 时钟切换电路

Also Published As

Publication number Publication date
CN103377156A (zh) 2013-10-30
US20130285474A1 (en) 2013-10-31
TW201344464A (zh) 2013-11-01
US9274982B2 (en) 2016-03-01

Similar Documents

Publication Publication Date Title
CN103941597B (zh) 电源控制电路及具有该电源控制电路的电子装置
CN102047560B (zh) 具有过压保护的输出驱动器
CN104298575A (zh) 主板调试电路
CN101281421A (zh) Usb接口转接装置
CN102299687A (zh) 维持usb兼容性和掉电保护的同时提高音频放大器性能
CN104715790A (zh) 用于耐高电压驱动器的装置
EP1207458A3 (en) Data-storing device
CN103377156B (zh) 切换电路
CN103051325B (zh) 可防止反灌电的上拉电阻电路
CN105676986A (zh) 电子设备接口切换系统
CN105656176A (zh) 一种高可靠电源切换电路和电子设备
CN207150552U (zh) 模拟开关电路
CN102868209B (zh) Nfc-sd安全芯片的双电源结构及sd安全芯片
CN102722631A (zh) 切换电路
CN102902303A (zh) 计算机
CN102570970B (zh) H桥马达驱动器及电机设备
CN102723705B (zh) 一种用于usb物理层接口芯片的全端口保护电路
CN208873140U (zh) 基于mtk手机芯片的多接口usb电路
CN213426011U (zh) 电压转换装置、电源芯片及电子设备
CN204480128U (zh) 一种基于ARM Crotex-A15架构处理器的CPCI板卡
CN104298212A (zh) 一种兼容rs232和rs485的系统
CN214799529U (zh) 一种单网卡双网口切换装置
CN202042897U (zh) 用于usb物理层接口芯片的全端口保护电路
CN201590075U (zh) 一种多串口电路系统、计算机板卡及计算机
CN213754471U (zh) 电子装置、数据处理装置及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160309

Termination date: 20170427