CN213426011U - 电压转换装置、电源芯片及电子设备 - Google Patents
电压转换装置、电源芯片及电子设备 Download PDFInfo
- Publication number
- CN213426011U CN213426011U CN202022656570.XU CN202022656570U CN213426011U CN 213426011 U CN213426011 U CN 213426011U CN 202022656570 U CN202022656570 U CN 202022656570U CN 213426011 U CN213426011 U CN 213426011U
- Authority
- CN
- China
- Prior art keywords
- voltage
- nmos transistor
- output signal
- holding unit
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Logic Circuits (AREA)
Abstract
本实用新型涉及电压转换装置、电源芯片及电子设备,所述电压转换装置包括第一NMOS晶体管及电压保持单元,所述电压转换装置用于将属于第一电压范围的输入信号转换为属于第二电压范围的输出信号,所述电压保持单元的电源端用于输入第一电源电压,接地端接地,第二端用于产生所述输出信号,当产生所述输入信号的第二电源电压在维持一段时间消失时,所述电压保持单元用于维持第一端的所述输出信号的反向信号的电位,并维持第二端的输出信号的电位。本实用新型实施例提出的电压转换装置可以保持输出信号的稳定,且,利用一个电源进行工作,可以降低功耗。
Description
技术领域
本实用新型涉及电源管理技术领域,尤其涉及一种电压转换装置、电源芯片及电子设备。
背景技术
电压转换装置通常用于半导体电路中以将一个电压域中的信号电平转换成另一域中的不同电压电平。目前,相关技术中的电压转换装置通常利用双电源进行电平转换,当其中一个电源由于某些原因停止工作的情况下,相关技术中的电压转换装置无法稳定的工作,输出信号不稳定,导致根据输出信号进行动作的后级电路出现流过贯通电流的问题,并且,相关技术中的电压转换装置在实现其功能时,存在功耗较高的问题。
实用新型内容
技术问题
有鉴于此,本实用新型要解决的技术问题是,如何解决当其中一个电源由于某些原因停止工作的情况下,电压转换装置无法稳定的工作的问题。
解决方案
为了解决上述技术问题,根据本实用新型的一实施例,提供了一种电压转换装置,所述电压转换装置包括第一NMOS晶体管及电压保持单元,所述电压转换装置用于将属于第一电压范围的输入信号转换为属于第二电压范围的输出信号,其中,
所述第一NMOS晶体管的栅极用于接收输入信号,漏极电连接于所述电压保持单元的第一端,其中,所述电压保持单元的第一端的电压信号为所述输出信号的反向信号;
所述电压保持单元的电源端用于输入第一电源电压,接地端接地,第二端用于产生所述输出信号,其中,当产生所述输入信号的第二电源电压在维持一段时间消失时,所述电压保持单元用于维持第一端的所述输出信号的反向信号的电位,并维持第二端的输出信号的电位。
在一种可能的实施方式中,所述电压保持单元包括第一反相器及第二反相器,其中,所述第一反相器及所述第二反相器交叉耦合。
在一种可能的实施方式中,所述第一反相器包括第二NMOS晶体管和第一PMOS晶体管,所述第二反相器包括第三NMOS晶体管和第二PMOS晶体管,其中:
所述第二NMOS晶体管的漏极电连接于所述第一PMOS晶体管的漏极、所述第三NMOS晶体管的栅极、所述第二PMOS晶体管的栅极及所述第一NMOS晶体管的漏极,用于产生所述输出信号的反向信号,
所述第二NMOS晶体管的栅极电连接于所述第一PMOS晶体管的栅极、所述第三NMOS晶体管的漏极及所述第二PMOS晶体管的漏极,用于产生所述输出信号,
所述第二NMOS晶体管的源极电连接于所述第三NMOS晶体管的源极,用于接地,
所述第一PMOS晶体管的源极电连接于所述第二PMOS晶体管的源极,用于接收所述第一电源电压。
在一种可能的实施方式中,所述第一NMOS晶体管的源极电连接于所述第二NMOS晶体管的源极、所述第三NMOS晶体管的源极。
在一种可能的实施方式中,所述电压转换装置还包括第四NMOS晶体管、第五NMOS晶体管、第六NMOS晶体管,其中,
所述第四NMOS晶体管的漏极电连接于所述第一NMOS晶体管的源极,所述第四NMOS晶体管的栅极用于接收所述第二电源电压,所述第四NMOS晶体管的源极接地,
所述第五NMOS晶体管的漏极电连接于所述电压保持单元的第二端,所述第五NMOS晶体管的栅极用于接收所述输入信号的反向信号,
所述第六NMOS晶体管的漏极电连接于所述第五NMOS晶体管的源极,所述第六NMOS晶体管的栅极用于接收所述第二电源电压,所述第六NMOS晶体管的源极接地。
在一种可能的实施方式中,所述第一电源电压的电压高于所述第二电源电压的电压。
根据本实用新型的另一方面,提出了一种电源芯片,所述芯片包括所述的电压转换装置。
根据本实用新型的另一方面,提出了一种电子设备,所述电子设备包括所述的电源芯片。
在一种可能的实施方式中,所述电子设备包括便携式计算机、智能手持电子设备。
有益效果
本实用新型实施例提出的电压转换装置,当产生所述输入信号的第二电源电压在维持一段时间消失时,可以维持第一端的所述输出信号的反向信号的电位,并维持第二端的输出信号的电位,使得在其中一个电源停止工作时,保持输出信号的稳定,且,利用一个电源进行工作,可以降低功耗。
根据下面参考附图对示例性实施例的详细说明,本实用新型的其它特征及方面将变得清楚。
附图说明
包含在说明书中并且构成说明书的一部分的附图与说明书一起示出了本实用新型的示例性实施例、特征和方面,并且用于解释本实用新型的原理。
图1示出了根据本实用新型一实施例的电压转换装置的示意图。
图2示出了根据本实用新型一实施例的电压转换装置的示意图。
图3示出了根据本实用新型一实施例的电压转换装置的示意图。
图4及图5示出了根据本实用新型一实施例的电压转换装置工作的效果示意图。
具体实施方式
以下将参考附图详细说明本实用新型的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面,但是除非特别指出,不必按比例绘制附图。
本实用新型中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。同样,“一个”、“一”或者“该”等类似词语也不表示数量限制,而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系,当被描述对象的绝对位置改变后,则该相对位置关系也可能相应地改变。
在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。
另外,为了更好的说明本实用新型,在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解,没有某些具体细节,本实用新型同样可以实施。在一些实例中,对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述,以便于凸显本实用新型的主旨。
请参阅图1,图1示出了根据本实用新型一实施例的电压转换装置的示意图。
如图1所示,所述电压转换装置包括第一NMOS晶体管110及电压保持单元120,所述电压转换装置用于将属于第一电压范围的输入信号A转换为属于第二电压范围的输出信号Y,其中,
所述第一NMOS晶体管110的栅极用于接收输入信号A,漏极电连接于所述电压保持单元120的第一端,其中,所述电压保持单元120的第一端的电压信号Yb为所述输出信号Y的反向信号;
所述电压保持单元120的电源端用于输入第一电源电压VDDH,接地端接地,第二端用于产生所述输出信号Y,其中,当产生所述输入信号A的第二电源电压在维持一段时间消失时,所述电压保持单元120用于维持第一端的所述输出信号Y的反向信号Yb的电位,并维持第二端的输出信号Y的电位。
本实用新型实施例提出的电压转换装置,当产生所述输入信号的第二电源电压在维持一段时间消失时,可以维持第一端的所述输出信号的反向信号的电位,并维持第二端的输出信号的电位,使得在其中一个电源停止工作时,保持输出信号的稳定,且,利用一个电源进行工作,可以降低功耗。
本实用新型实施例的电压转换装置可以应用于电源芯片中,电源芯片可以应用于电子设备中。其中,所述电子设备例如可以包括手机、音箱、智能穿戴设备、数码相机、mp3、mp4、路由器、电子书、交换机、宽带猫、PSP、PS3、NDS、XBOX、U盘、数码卫星接收器等数码产品,也可以包括计算机主板、打印机的BIOS、显卡的BIOS、鼠标、显示器、光驱、硬盘、键盘、GPS终端、精密的电子仪器(比如核磁共振仪)等等。在一个示例中,第一电压范围可以是第二电源电压与地电压形成的电压范围,第二电压范围可以是第一电源电压与地电压形成的范围。
在一个示例中,电压转换装置可以为电平移位器(Level Shifter)。
在一种可能的实施方式中,所述第一电源电压的电压可以高于所述第二电源电压的电压,第一电源电压的电压高于输入信号A的逻辑1电位。
在一个示例中,当用以产生输入信号A的第二电压电源在输入信号A呈现逻辑1电位一段时间后消失,第一NMOS晶体管110会在该段时间将反相输出信号Yb的电位拉低而使输出信号Y的电位升高,而当输入信号A的电位因该第二电压电源消失而下降至该参考地时,第一NMOS晶体管110的通道会呈现高阻抗,致使电压保持单元120的输出信号Y和反相输出信号Yb仍分别维持在高电位(接近VDDH)和低电位(接近该参考地)。亦即,电压转换装置允许用以产生输入信号A的第二电压电源只维持一段短时间即可确保逻辑状态的有效传递及保持,从而降低整体电路的功耗。
在一种可能的实施方式中,电压保持单元120可以通过硬件电路实现。
请参阅图2,图2示出了根据本实用新型一实施例的电压转换装置的示意图。
在一种可能的实施方式中,所述电压保持单元120可以包括第一反相器及第二反相器,其中,所述第一反相器及所述第二反相器交叉耦合。
本实用新型实施例通过将第一反相器和第二反相器交叉耦合,可以实现电压保持单元的电位保持功能。
在一种可能的实施方式中,如图2所示,所述第一反相器包括第二NMOS晶体管121a和第一PMOS晶体管122a,所述第二反相器包括第三NMOS晶体管121b和第二PMOS晶体管122b,其中:
所述第二NMOS晶体管121a的漏极电连接于所述第一PMOS晶体管122a的漏极、所述第三NMOS晶体管121b的栅极、所述第二PMOS晶体管122b的栅极及所述第一NMOS晶体管的漏极,用于产生所述输出信号的反向信号,
所述第二NMOS晶体管121a的栅极电连接于所述第一PMOS晶体管122a的栅极、所述第三NMOS晶体管121b的漏极及所述第二PMOS晶体管122b的漏极,用于产生所述输出信号,
所述第二NMOS晶体管121a的源极电连接于所述第三NMOS晶体管121b的源极,用于接地,
所述第一PMOS晶体管122a的源极电连接于所述第二PMOS晶体管122b的源极,用于接收所述第一电源电压。
在一种可能的实施方式中,所述第一NMOS晶体管110的源极电连接于所述第二NMOS晶体管121a的源极、所述第三NMOS晶体管121b的源极。
在一个示例中,在第二电源电压的控制下,电压转换装置接收输入信号A,输入信号A的电压范围在第二电源电压与地电压之间,电压转换装置可以将属于第二电源电压与低电压之间的输入信号A转换为第一电源电压与低电压之间的输出信号Y,假设输入信号A为逻辑1,第一NMOS晶体管110导通,第一NMOS晶体管110漏极(即电压保持单元的第一端)为低电平,在这种情况下,第二PMOS晶体管122b导通、第三NMOS晶体管121b断开,第三NMOS晶体管121b的漏极(即电压保持单元的第二端、电压转换装置的输出端)为高电平逻辑1,当第二电源电压掉电使得输入信号A从高电平变为低电平(实际上输入信号A仍然是高电平)时,由于第二NMOS晶体管121a和第一PMOS晶体管122a组成的第一反向器、所述第二反相器包括第三NMOS晶体管121b和第二PMOS晶体管122b组成的第二反相器是交叉耦合的,因此,电压保持单元的第二端依然可以维持输出信号Y为高电平、第二端依然可以维持反向信号Yb为低电平。
以上介绍了第二电源电压直接对输入信号A进行供电的情况,第二电源电压还可以以其他方式实现对输入信号A的供电,下面进行示例性介绍。
请参阅图3,图3示出了根据本实用新型一实施例的电压转换装置的示意图。
在一种可能的实施方式中,如图3所示,所述电压转换装置还包括第四NMOS晶体管110a、第五NMOS晶体管112、第六NMOS晶体管112a,其中,
所述第四NMOS晶体管110a的漏极电连接于所述第一NMOS晶体管的源极,所述第四NMOS晶体管110a的栅极用于接收所述第二电源电压VDDL,所述第四NMOS晶体管110a的源极接地,
所述第五NMOS晶体管112的漏极电连接于所述电压保持单元120的第二端,所述第五NMOS晶体管112的栅极用于接收所述输入信号的反向信号Yb,
所述第六NMOS晶体管112a的漏极电连接于所述第五NMOS晶体管112的源极,所述第六NMOS晶体管112a的栅极用于接收所述第二电源电压VDDL,所述第六NMOS晶体管112a的源极接地。
电压保持单元120可以参考之前的介绍,此处不再赘述。
在一个示例中,当第一电源电压VDDL在输入信号A呈现一逻辑1电位一段时间后消失,第四NMOS晶体管110a及第六NMOS晶体管112a会被断开以连带断开第一NMOS晶体管110及第五NMOS晶体管112,从而使电压保持单元120的输出信号Y和输出信号Y的反相信号Yb仍可分别维持在高电位(接近VDDH)和低电位(接近该参考地)。即,电压转换装置允许第二电源电压VDDL只维持一段短时间即可确保一逻辑状态的有效传递及保持,从而降低整体电路的功耗,并避免因第二电源电压VDDL异常掉电引起数据丢失,维持电路稳定。
请参阅图4及图5,图4及图5示出了根据本实用新型一实施例的电压转换装置工作的效果示意图。
根据本实用新型实施例的电压转换装置,如图4所示,当第二电源电压VDDL维持一段时间掉电时,虽然输入信号A的电平也从高电平降低为低电平,然而,由于电压保持单元的作用,输出信号Y依然保持在高电平,维持了电路的正常稳定输出。
根据本实用新型实施例的电压转换装置,如图5所示,当输入信号A输入到电压转换装置时,电压转换装置的输出端的输出信号Y的逻辑状态可以跟随输入信号A的逻辑状态同相变化,在VDDH等于5.5V且VDDL等于2.5V的情况下,输入信号A之逻辑1电位会等于2.5V,输出信号Y之逻辑1电位会等于5.5V,当输入信号为逻辑1或逻辑0时,即使出现控制输入信号A的电位的第二电源电压出现掉电,电压转换装置依然可以输出与输入信号A同相的输出信号Y(如图4所示)。
通过以上电压转换装置,本实用新型实施例可在低电压的第二电源电压消失后仅利用高电压的第一电源电压的偏压即可有效维持输出信号的逻辑状态,一方面可以维持电路稳定,另一方面,允许低电压电源不须常态输出电压,以进一步节省功耗。
以上所述,仅为本实用新型的具体实施方式,但本实用新型的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本实用新型的保护范围之内。因此,本实用新型的保护范围应以所述权利要求的保护范围为准。
Claims (9)
1.一种电压转换装置,其特征在于,所述电压转换装置包括第一NMOS晶体管及电压保持单元,所述电压转换装置用于将属于第一电压范围的输入信号转换为属于第二电压范围的输出信号,其中,
所述第一NMOS晶体管的栅极用于接收输入信号,漏极电连接于所述电压保持单元的第一端,其中,所述电压保持单元的第一端的电压信号为所述输出信号的反向信号;
所述电压保持单元的电源端用于输入第一电源电压,接地端接地,第二端用于产生所述输出信号,其中,当产生所述输入信号的第二电源电压在维持一段时间消失时,所述电压保持单元用于维持第一端的所述输出信号的反向信号的电位,并维持第二端的输出信号的电位。
2.根据权利要求1所述的电压转换装置,其特征在于,所述电压保持单元包括第一反相器及第二反相器,其中,所述第一反相器及所述第二反相器交叉耦合。
3.根据权利要求2所述的电压转换装置,其特征在于,所述第一反相器包括第二NMOS晶体管和第一PMOS晶体管,所述第二反相器包括第三NMOS晶体管和第二PMOS晶体管,其中:
所述第二NMOS晶体管的漏极电连接于所述第一PMOS晶体管的漏极、所述第三NMOS晶体管的栅极、所述第二PMOS晶体管的栅极及所述第一NMOS晶体管的漏极,用于产生所述输出信号的反向信号,
所述第二NMOS晶体管的栅极电连接于所述第一PMOS晶体管的栅极、所述第三NMOS晶体管的漏极及所述第二PMOS晶体管的漏极,用于产生所述输出信号,
所述第二NMOS晶体管的源极电连接于所述第三NMOS晶体管的源极,用于接地,
所述第一PMOS晶体管的源极电连接于所述第二PMOS晶体管的源极,用于接收所述第一电源电压。
4.根据权利要求3所述的电压转换装置,其特征在于,所述第一NMOS晶体管的源极电连接于所述第二NMOS晶体管的源极、所述第三NMOS晶体管的源极。
5.根据权利要求1所述电压转换装置,其特征在于,所述电压转换装置还包括第四NMOS晶体管、第五NMOS晶体管、第六NMOS晶体管,其中,
所述第四NMOS晶体管的漏极电连接于所述第一NMOS晶体管的源极,所述第四NMOS晶体管的栅极用于接收所述第二电源电压,所述第四NMOS晶体管的源极接地,
所述第五NMOS晶体管的漏极电连接于所述电压保持单元的第二端,所述第五NMOS晶体管的栅极用于接收所述输入信号的反向信号,
所述第六NMOS晶体管的漏极电连接于所述第五NMOS晶体管的源极,所述第六NMOS晶体管的栅极用于接收所述第二电源电压,所述第六NMOS晶体管的源极接地。
6.根据权利要求1所述的电压转换装置,其特征在于,所述第一电源电压的电压高于所述第二电源电压的电压。
7.一种电源芯片,其特征在于,所述芯片包括如权利要求1-6任一项所述的电压转换装置。
8.一种电子设备,其特征在于,所述电子设备包括如权利要求7所述的电源芯片。
9.根据权利要求8所述的电子设备,其特征在于,所述电子设备包括便携式计算机、智能手持电子设备。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202022656570.XU CN213426011U (zh) | 2020-11-17 | 2020-11-17 | 电压转换装置、电源芯片及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202022656570.XU CN213426011U (zh) | 2020-11-17 | 2020-11-17 | 电压转换装置、电源芯片及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN213426011U true CN213426011U (zh) | 2021-06-11 |
Family
ID=76251300
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202022656570.XU Active CN213426011U (zh) | 2020-11-17 | 2020-11-17 | 电压转换装置、电源芯片及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN213426011U (zh) |
-
2020
- 2020-11-17 CN CN202022656570.XU patent/CN213426011U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104769841B (zh) | 用于降低动态功率的时钟门控电路 | |
US7307454B1 (en) | Apparatus and method for level shifting in power-on reset circuitry in dual power supply domains | |
CN107257236B (zh) | 用于电压电平转换的装置、系统和方法 | |
US7634674B2 (en) | Power regulator circuit of a motherboard | |
US10367505B2 (en) | Low power general purpose input/output level shifting driver | |
CN109756000B (zh) | 一种切换充电电路、充电器、负载终端、系统及充电方法 | |
CN112311207A (zh) | 电压转换装置、电源芯片及电子设备 | |
CN106019999B (zh) | 一种电源控制芯片及设置有该芯片的电子设备 | |
US7745960B2 (en) | Power supply control signal generating circuit | |
CN213426011U (zh) | 电压转换装置、电源芯片及电子设备 | |
US20100293395A1 (en) | Central processing unit start-up circuit of portable electronic devices | |
WO2019133200A1 (en) | Protection circuit for decoupling a low voltage circuitry from a high voltage circuitry | |
US6785107B1 (en) | Power sequence protection for a level shifter | |
CN109565270A (zh) | 低时钟电源电压可中断定序电路 | |
CN213754471U (zh) | 电子装置、数据处理装置及电子设备 | |
US8334672B2 (en) | Charging circuit with ability to identify power source | |
JP4077524B2 (ja) | パッド・ドライバ回路及びパッド・ドライバ回路を備えた電子回路 | |
KR100938039B1 (ko) | 집적 회로 및 배터리 전력 공급형 전자 장치 | |
US7278042B2 (en) | Circuit for protecting a motherboard by removing power to the motherboard based on the status of an attached component | |
US6534806B1 (en) | System for generating a reference voltage | |
US20070153440A1 (en) | Circuit for protecting motherboard | |
CN112787649A (zh) | 电子装置、数据处理装置及电子设备 | |
JP2006025155A (ja) | 通信装置及び半導体集積回路 | |
US7098693B2 (en) | Bi-directional voltage translator | |
US6683485B1 (en) | Double translation voltage level shifter and method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |