CN103367460A - 薄膜晶体管、其制造方法、显示单元和电子设备 - Google Patents

薄膜晶体管、其制造方法、显示单元和电子设备 Download PDF

Info

Publication number
CN103367460A
CN103367460A CN2013100953328A CN201310095332A CN103367460A CN 103367460 A CN103367460 A CN 103367460A CN 2013100953328 A CN2013100953328 A CN 2013100953328A CN 201310095332 A CN201310095332 A CN 201310095332A CN 103367460 A CN103367460 A CN 103367460A
Authority
CN
China
Prior art keywords
oxide semiconductor
semiconductor layer
insulating film
gate insulating
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013100953328A
Other languages
English (en)
Inventor
木下智丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joled Inc
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN103367460A publication Critical patent/CN103367460A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors

Abstract

本发明提供了一种薄膜晶体管、其制造方法、显示单元和电子设备。该薄膜晶体管包括：栅电极和一对源-漏电极，被设置在衬底上；氧化物半导体层，被设置在栅电极与一对源-漏电极之间，该氧化物半导体层形成沟道；保护膜，被设置在衬底上方的整个表面上；以及栅极绝缘膜，被设置在氧化物半导体层的栅电极侧上，该栅极绝缘膜具有部分或全部被覆盖有一对源-漏电极或被覆盖有保护膜的端面。

Description

薄膜晶体管、其制造方法、显示单元和电子设备
技术领域
本公开涉及一种包括作为沟道的氧化物半导体层的薄膜晶体管（TFT）和该TFT的制造方法。本公开还涉及一种各自包括该TFT的显示单元和电子设备。
背景技术
近来，由于对例如薄膜晶体管、发光器件、诸如透明导电膜的电子器件等的应用，已开始对作为锌（Zn）、铟（In）、镓（Ga）、锡（Sn）或其混合物的氧化物的氧化物半导体进行研究和开发。已知晓这些氧化物半导体表现出优越的半导体特性。
例如，已知晓，当前述氧化物半导体被用作TFT的有源层（沟道）时，与使用通常被用于诸如液晶显示器的装置的非晶硅的情况相比，获得了高电子迁移率和优越的电气特性。作为这种使用氧化物半导体层的TFT的一个实例，已报道了诸如在日本待审查专利申请公开第2007-194594号中公开的底栅或顶栅结构。
发明内容
然而，氧化物半导体易于受水分和氢的影响，这导致了TFT特性不稳定的问题。
期望提供一种具有稳定的TFT特性的高可靠性薄膜晶体管、制造该薄膜晶体管的方法、显示单元和电子设备。
根据本公开的一种实施方式，提供了一种薄膜晶体管，包括：栅电极和一对源-漏电极，被设置在衬底上；氧化物半导体层，被设置在所述栅电极与所述一对源-漏电极之间，所述氧化物半导体层形成沟道；保护膜，被设置在所述衬底上方的整个表面上；以及栅极绝缘膜，被设置在所述氧化物半导体层的栅电极侧上，所述栅极绝缘膜具有部分或全部被覆盖有所述一对源-漏电极或被覆盖有所述保护膜的端面。
根据本公开的一种实施方式，提供了一种制造薄膜晶体管的方法，该方法包括：在衬底上形成栅电极；在所述衬底和所述栅电极上方的整个表面上形成栅极绝缘膜；在所述栅极绝缘膜上形成氧化物半导体层；去除所述栅极绝缘膜的一部分以形成端面；形成从所述氧化物半导体层上到所述衬底上的一对源-漏电极；以及在所述衬底上方的整个表面上形成保护膜。
根据本公开的一种实施方式，提供了一种制造薄膜晶体管的方法，该方法包括：在衬底上形成栅电极；在所述衬底和所述栅电极上方的整个表面上形成栅极绝缘膜；在所述栅极绝缘膜上形成氧化物半导体层；去除所述栅极绝缘膜的一部分以形成端面；在所述氧化物半导体层上形成一对源-漏电极；以及形成与所述栅极绝缘膜的所述端面接触并覆盖在所述衬底上方的整个表面的保护膜。
根据本公开的一种实施方式，提供了一种制造薄膜晶体管的方法，该方法包括：在衬底上形成氧化物半导体层；在所述氧化物半导体层上形成栅极绝缘膜；在所述栅极绝缘膜上形成栅电极；形成从所述栅电极上到所述衬底上的保护膜；以及在未形成所述栅电极的区域中形成一对源-漏电极，所述一对源-漏电极被连接至所述氧化物半导体层。
根据本公开的一种实施方式，提供了一种具有多个显示器件和驱动该显示器件的多个薄膜晶体管的显示单元，该多个薄膜晶体管各自包括：栅电极和一对源-漏电极，被设置在衬底上；氧化物半导体层，被设置在所述栅电极与所述一对源-漏电极之间，所述氧化物半导体层形成沟道；保护膜，被设置在所述衬底上方的整个表面上；以及栅极绝缘膜，被设置在所述氧化物半导体层的栅电极侧上，所述栅极绝缘膜具有部分或全部被覆盖有所述一对源-漏电极或被覆盖有所述保护膜的端面。
根据本公开的一种实施方式，提供了一种带有具有多个显示器件和驱动该显示器件的多个薄膜晶体管的显示单元的电子设备，该多个薄膜晶体管各自包括：栅电极和一对源-漏电极，被设置在衬底上；氧化物半导体层，被设置在所述栅电极与所述一对源-漏电极之间，所述氧化物半导体层形成沟道；保护膜，被设置在所述衬底上方的整个表面上；以及栅极绝缘膜，被设置在所述氧化物半导体层的栅电极侧上，所述栅极绝缘膜具有部分或全部被覆盖有所述一对源-漏电极或被覆盖有所述保护膜的端面。在根据本公开实施方式的薄膜晶体管、制造该薄膜晶体管的方法、显示单元和电子设备中，设置在氧化物半导体层的栅电极侧的栅极绝缘膜的端面被覆盖有源-漏电极或者被覆盖有保护膜，且因此抑制了水分、氢等向栅极绝缘膜中的侵入。
根据基于本公开实施方式的薄膜晶体管、制造该薄膜晶体管的方法、显示单元和电子设备，被设置为与氧化物半导体层接触的栅极绝缘膜的端面被覆盖有源-漏电极或者被覆盖有保护膜。这抑制了水分、氢等通过栅极绝缘膜向氧化物半导体层中的侵入。因此，可以增加特性的稳定性并提高可靠性。
应理解，前面的一般描述和以下的详细描述是示例性的，且旨在提供对如权利要求所述的技术的进一步解释。
附图说明
所包括的附图提供了对本公开的进一步理解，且将其并入本说明书中并构成本说明书的一部分。附图示出了实施方式，并与说明书一起用于解释本技术的原理。
图1A是示出根据本公开第一实施方式的薄膜晶体管（TFT）的配置的实例的平面图。
图1B是在图1A中示出的TFT的剖视图。
图2A是示出制造在图1A和图1B中示出的TFT的步骤的剖视图。
图2B是在图2A中示出的步骤之后的步骤的剖视图。
图2C是在图2B中示出的步骤之后的步骤的剖视图。
图2D是在图2C中示出的步骤之后的步骤的剖视图。
图2E是在图2D中示出的步骤之后的步骤的剖视图。
图2F是在图2E中示出的步骤之后的步骤的剖视图。
图2G是在图2F中示出的步骤之后的步骤的剖视图。
图2H是在图2G中示出的步骤之后的步骤的剖视图。
图3是示出根据本公开第一实施方式的TFT配置的另一实例的平面图。
图4是示出根据本公开实施方式的具有TFT的显示单元的配置实例的框图。
图5是示出在图4中示出的像素的详细配置实例的电路图。
图6是示出在图4中示出的显示单元的配置的示意图。
图7A是示出根据现有实例的TFT配置的平面图。
图7B是在图7A中示出的TFT的剖视图。
图8是示出根据本公开实施方式的变形例1的TFT配置的剖视图。
图9是示出根据本公开实施方式的变形例2的TFT配置的剖视图。
图10是示出根据本公开第二实施方式的TFT配置的剖视图。
图11A是示出制造在图10中示出的TFT的步骤的剖视图。
图11B是示出在图11A中示出的步骤之后的步骤的剖视图。
图11C是示出在图11B中示出的步骤之后的步骤的剖视图。
图11D是示出在图11C中示出的步骤之后的步骤的剖视图。
图12是示出包括前述TFT中的一种TFT的模块（显示单元）的示意性配置的平面图。
图13是示出前述显示单元的应用实例1的外观的透视图。
图14A是示出应用实例2的从其正面观看的外观的透视图。
图14B是示出应用实例2的从其后面观看的外观的透视图。
图15是示出应用实例3的外观的透视图。
图16是示出应用实例4的外观的透视图。
图17A和图17B分别是应用实例5在打开状态下的正视图和侧视图，以及图17C至图17G分别是应用实例5在闭合状态下的正视图、左侧视图、右侧视图、顶视图和底视图。
具体实施方式
下文中，将参照附图来详细描述本公开的优选实施方式。描述将按照以下顺序给出。
[底栅型TFT]
1．第一实施方式（栅极绝缘膜的顶面和端面被覆盖有金属膜的实例）
1-1．TFT的配置
1-2．制造TFT的方法
1-3．显示单元的一般配置
1-4．功能和效果
2．变形例
2-1．变形例1（栅极绝缘膜的顶面和端面被覆盖有保护膜的实例）
2-2．变形例2（栅极绝缘膜的顶面和端面被覆盖有金属膜和保护膜的实例）
[顶栅型TFT]
3．第二实施方式（栅极绝缘膜的端面被覆盖有保护膜的实例）
4．应用实例
[1．第一实施方式]
[1-1．薄膜晶体管的配置]
图1A示出了根据本技术第一实施方式的薄膜晶体管（TFT）10的平面配置。图1B示出了该TFT10沿图1A中虚线I-I的截面配置。TFT10是所谓的底栅型（反交错结构）TFT，且使用氧化物半导体作为沟道（有源层）。TFT10包括在由诸如玻璃等材料制成的衬底11上以下列顺序形成的栅电极12、栅极绝缘膜13、氧化物半导体层14、沟道保护膜15、源-漏电极16A和16B、以及保护膜17。在根据本实施方式的TFT10中，栅极绝缘膜13以岛状形状形成，且其彼此面对之间介有栅电极12的两个端面被覆盖有源-漏电极16A和16B。
利用被施加到TFT10的栅电压，栅电极12具有控制氧化物半导体层14中的载流子密度（在该实例中为电子密度）的作用。栅电极12例如可由诸如钼（Mo）、铝（Al）和铝合金的材料中的一种制成的单层膜来配置，或者由其中的两种以上制成的层叠膜来配置。应注意，铝合金的实例包括铝-钕合金。除前述膜之外，可使用由诸如ITO（铟锡氧化物）的材料制成的导电氧化物膜。
栅极绝缘膜13由诸如氧化硅膜、氮化硅膜、氮氧化硅膜和氧化铝膜等的膜中的一种制成的单层膜，或者由其中的两种以上制成的层叠膜来配置。在该实例中，栅极绝缘膜13在相邻的TFT之间被隔开，并如下文详细描述以岛状形状被图形化。栅极绝缘膜13可具有例如从200nm到300nm（包括这两者）的厚度。
氧化物半导体层14例如可包括作为主要成分的诸如铟（In）、镓（Ga）、锌（Zn）、锡（Sn）、铝和钛（Ti）的元素中的一种或多种的氧化物。氧化物半导体层14响应栅电压施加在源-漏电极16A与16B之间形成沟道。氧化物半导体层14优选具有不会导致TFT的导通电流下降的厚度程度。具体地，优选氧化物半导体层14具有例如从5nm到100nm（包括这两者）的厚度。
沟道保护膜15在氧化物半导体层14上形成。沟道保护膜15抑制了在形成源-漏电极16A和16B之后的沟道的损坏。沟道保护膜15例如可由诸如氧化铝的金属氧化物形成，并可具有例如从10nm到300nm（包括这两者）的厚度。
源-漏电极16A和16B各自例如可由诸如钼、铝、铜（Cu）、钛、ITO和氧化钛的材料中的一种制成的单层膜形成，或者由其中的两种以上制成的层叠膜形成。例如，优选使用例如层叠分别具有例如50nm、500nm和50nm的厚度的钛、铝和钛的三层膜，或者使用金属或与氧弱结合的金属化合物，例如，诸如ITO和氧化钛的含氧金属化合物。因此，氧化物半导体的电气特性被稳定保留。
在本实施方式中，源-漏电极16A和16B各自被图形化为延伸至栅极绝缘膜13的外部，并因此被形成为覆盖彼此面对的一对端面的一部分或全部。在制造过程期间以及在制造之后，这抑制了水分、氢等从外部向栅极绝缘膜13中的侵入。
保护膜17例如可由诸如氧化铝膜和氧化硅膜的单层膜来配置，或者由包括氧化铝膜和氧化硅膜的层叠膜来配置。保护膜17可具有例如从10nm到100nm（包括这两者）的厚度，优选50nm以下的厚度。
平坦化膜18平坦化在衬底11上由诸如TFT10的组件的设置产生的凹凸不平。平坦化膜18例如可由诸如丙烯酸树脂、聚酰亚胺和酚醛清漆的有机材料制成。
[1-2．制造薄膜晶体管10的方法]
图2A至图2H是用于说明制造TFT10的方法的示意图。TFT10例如可如下来制造。
首先，如图2A所示，通过诸如溅射和淀积的方法在衬底11的整个表面上形成具有例如180nm厚度的金属膜。接下来，通过诸如光刻和刻蚀的方法来图形化金属薄膜以形成栅电极12。
随后，绝缘层13A例如通过等离子体CVD的方法来形成以覆盖衬底11和栅电极12，如图2B所示。随后，氧化物半导体层14例如通过溅射来形成，如图2C所示。具体地，当铟镓氧化锌（IGZO）被用作氧化物半导体时，使用IGZO陶瓷作为靶材来执行DC溅射。此时，例如在DC溅射设备中，真空容器中的空气被排出，直到其真空等级变为例如1×10-4Pa以下，且随后，氩（Ar）和氧气的混合气体可被引入以执行等离子体放电。此外，沟道的载流子密度可通过调整前述混合气体中的氩和氧的流比率来控制。
可替代地，当氧化锌被用作氧化物半导体时，可使用氧化锌陶瓷作为靶材来执行RF溅射，或者可在含有氩和氧的混合气氛中使用锌作为靶材来执行DC溅射。随后，所形成的氧化物半导体层14例如通过光刻以优选形状来图形化。
随后，如图2D所示，例如，氧化硅膜可通过CVD的方法在所形成的氧化物半导体层14上形成，且氧化硅膜可通过光刻和刻蚀以岛状形状来图形化，以形成沟道保护膜15。应注意，利用例如一氧化二氮等离子体、氧等离子体等向氧化物半导体层14提供氧的步骤可在形成沟道保护膜15之前另外设置。随后，如图2E所示，所形成的沟道保护膜15例如通过光刻以优选形状来图形化，且在下文中，绝缘层13A例如通过光刻和刻蚀以岛状形状来图形化，以形成栅极绝缘膜13。
随后，如图2F所示，例如在衬底11上通过溅射来形成例如顺序层叠钛、铝和钛的金属薄膜，使得金属薄膜覆盖从氧化物半导体层14和沟道保护膜15到栅极绝缘膜13的端面。随后，所形成的金属薄膜例如通过使用包括磷酸、硝酸和醋酸的混合物的湿法刻蚀来图形化。此时，沟道保护膜15保护氧化物半导体层14的表面（沟道表面）。这抑制了通过刻蚀损坏氧化物半导体14。因此，形成了源-漏电极16A和16B中的每一个。应注意，尽管源-漏电极16A和16B被形成为覆盖栅极绝缘膜13的彼此面对且之间介有栅电极12的一对端面，但这并非限定性的。可替代地，例如，可处理从沟道保护膜15暴露出的栅电极12的一部分，且源-漏电极16A和16B可被形成为覆盖栅极绝缘膜13的整个端面，如图3所示。因此，通过用金属膜覆盖栅极绝缘膜13的整个端面，抑制了水分、氢等从外部空气向栅极绝缘膜13中的侵入。
随后，例如，氧化铝膜可通过例如溅射或者通过原子层淀积（ALD）的方法在源-漏电极16A和16B上形成以作为保护膜17，如图2G所示。随后，例如，将所得物在300°C的包括具有40:60的比例的氧和氮的大气下处理两个小时，且因此，氧被提供给氧化物半导体层14的沟道区。最后，例如，可通过旋涂将聚酰亚胺涂覆在保护膜17上，并烘焙所得物来形成平坦化膜18，如图2H所示。因此，获得了图1A和图1B中示出的TFT10。
[1-3．显示单元的一般配置]
接下来，将参照图4和图5对包括上述TFT10的显示单元的实例给出描述。图4示出了被用作超薄有机电致发光（EL）彩色显示器的显示单元1的配置。显示器1可包括例如显示区域30，该显示区域30包括由作为显示元件并以矩阵形式排布在设置有TFT10的衬底11上的多个有机EL元件配置的像素PXLC。作为信号部的水平选择器（HSEL）31和写入扫描器（WSCN）32以及作为扫描部的电源扫描器（DSCN）33在显示区30周围形成。
在显示区30中，信号线DTL1至DTLn被排布在列方向上，以及扫描线WSL1至WSLm和电源线DSL1至DSLm被排布在行方向上。在信号线DTL与扫描线WSL的每个交叉点设置包括像素PXLC（红色、蓝色和绿色像素（子像素）中的一个）的像素电路40。每个信号线DTL被连接至水平选择器31。水平选择器31向信号线DTL提供图像信号。每个扫描线WSL被连接至写入扫描器32。每个电源线DSL被连接至电源扫描器33。
在本实施方式中，TFT10中的栅极绝缘膜13在相邻TFT之间被隔开并形成岛状形状。具体地，栅极绝缘膜13不在除晶体管区TFT（3A和3B）以及电容区CS（3C）的区域之外的区域中形成，且为每个TFT10形成，如图6所示。应注意，图6是示意性示出图5所示的像素电路40的一个实例。
图5示出了像素电路40的一个实例。像素电路40是有源驱动电路，该电路包括采样晶体管3A、驱动晶体管3B、保持电容器3C和配置像素PXLC的发光元件3D。晶体管3A和3B各自由本公开的上述实施方式的TFT10来配置。
采样晶体管3A被连接至对应于其栅极的扫描线WSL1。采样晶体管3A的源极和漏极中的一个被连接至对应于其的信号线DTL1。采样晶体管3A的源极和漏极中的另一个被连接至驱动晶体管3B的栅极g。驱动晶体管3B的漏极d被连接至对应于其的电源线DSL1。驱动晶体管3B的源极s被连接至发光元件3D的阳极。发光元件3D的阴极被连接至接地线3H。应注意，接地线3H被布置为由所有像素PXLC共享。保持电容器3C被连接在驱动晶体管3B的源极s与栅极g之间。
采样晶体管3A响应从扫描线WSL1提供的控制信号而变为导电。采样晶体管3A采样从信号线DTL1提供的图像信号的信号电位并将所采样的信号电位保存在保持电容器3C中。驱动晶体管3B接收从处于第一电位的电源线DSL1提供的电流，并根据保存在保持电容器3C中的信号电位向发光元件3D提供驱动电流。发光元件3D响应所提供的驱动电流，发出根据图像信号的信号电位的亮度的光。
在显示单元1中，采样晶体管3A响应从扫描线WSL提供的控制信号而变为导电。对从信号线DTL提供的图像信号的信号电位进行采样并将其保持在保持电容器3C中。此外，处于第一电位的电源线DSL向驱动晶体管3B提供电流，且驱动晶体管3B根据保存在保持电容器3C中的信号电位向发光器件3D（红色、蓝色和绿色的有机EL器件中的每一个）提供驱动电流。每个发光器件3D响应所提供的驱动电流，发出具有根据图像信号的信号电位的亮度的光。
[1-4．功能和效果]
接下来，将对比现有实例，对本实施方式的TFT10的功能和效果给出描述。
图7A示出了已投入使用的薄膜晶体管（TFT）100的平面配置。图7B示出了该TFT100沿图7A中的虚线II-II的截面配置。与上述实施方式中的TFT10一样，TFT100包括从衬底111起顺序层叠的栅电极112、栅极绝缘膜113、氧化物半导体层114、沟道保护膜115、源-漏电极116A和116B、保护膜117以及平坦化膜118。在TFT100中，栅极绝缘膜113形成在衬底111的整个表面上，如图7A和图7B所示。
在TFT100中，氧化物半导体层114与分别由金属氧化物配置的栅极绝缘膜113和沟道保护膜115接触。栅极绝缘膜113和沟道保护膜115通常包括水分、氢等，且由于在制造过程期间的热处理和等离子体处理，氢从栅极绝缘膜113和沟道保护膜115扩散到氧化物半导体层114中。此外，在制造TFT100之后，包括在外部空气中的水分、氢等从TFT100的上部扩散到氧化物半导体层114中。氢起到施主的作用。因此，氧化物半导体的阈值电压下降。相应地，TFT100执行漏电流增加的抑制型操作并最终执行导电操作。换句话说，可能存在晶体管特性变化和晶体管可靠性下降的问题。
另一方面，在本实施方式的TFT10中，用作向氧化物半导体层14提供水分、氢等的路径的栅极绝缘膜13在相邻晶体管之间被隔开，且栅极绝缘膜13的不必要部分被去除。换句话说，栅极绝缘膜13仅在晶体管区TFT（3A和3B）和电容区CS（3C）上形成，以及栅极绝缘膜13的端面的一部分或全部被覆盖有在该实例中作为源-漏电极16A和16B的金属层。通过以上述方式形成岛状形状的栅极绝缘膜13，在TFT10的制造过程期间，减少了从栅极绝缘膜13向氧化物半导体层14中扩散的氢的量。此外，由于以下原因，抑制了在制造之后包括在外部空气中的水分和氢通过平坦化膜18和保护膜17向氧化物半导体层14中的扩散。在本实施方式中，栅极绝缘膜13被覆盖有源-漏电极16A和16B。因此，栅极绝缘膜13的与保护膜17和平坦化膜18接触的区域很小。因此，抑制了在制造之后水分等从外部空气向氧化物半导体层14中的侵入。具体地，如图3所示，通过用源-漏电极16A和16B覆盖栅极绝缘膜13的整个端面来抑制水分等向氧化物半导体层14中的侵入。应注意，扩散到平坦化膜18和保护膜17中的水分、氢等也会到达衬底11。然而，衬底11透过极少的水分或氢。因此，水分、氢等不会通过衬底11扩散到氧化物半导体层14中。
如上所述，根据本公开的TFT10和制造TFT10的方法，通过形成岛状形状的栅极绝缘膜13来减少包括在栅极绝缘膜13中的氢向氧化物半导体层14中的扩散量。此外，通过用源-漏电极16A和16B覆盖栅极绝缘膜13的端面来抑制包括在外部空气中的水分、氢等向氧化物半导体层14中的扩散。
因此，在本实施方式的TFT10和制造TFT10的方法中，在制造过程期间和在制造之后，减少了水分和氢向氧化物半导体层14中的侵入。因此，稳定了晶体管的特性并抑制了特性的下降。因此，可以提供具有高可靠性的显示单元。
[2．变形例]
接下来，将对根据上述第一实施方式的TFT10的变形例（变形例1和变形例2）的薄膜晶体管（薄膜晶体管10A和10B）给出描述。应注意，与上述第一实施方式的TFT10中的组件类似的组件采用相同附图标记来指示，并将适当省略对其的描述。
[2-1．变形例1]
图8示出了根据本技术实施方式的变形例1的薄膜晶体管（TFT）10A的截面配置。TFT10A是与上述第一实施方式的TFT10一样的底栅型TFT，并使用氧化物半导体作为沟道。变形例1与上述实施方式的不同之处在于，形成为岛状形状的栅极绝缘膜13的顶面被覆盖有源-漏电极16A和16B以及保护膜17。
TFT10A可采用与上述实施方式中的材料类似的材料来配置。然而，优选使用具有更高密度（例如，2.82g/cm3以上）的氧化铝膜作为保护膜17的材料。氧化铝具有根据其密度而改变的水分、氢等的渗透性，且当其密度很高时，获得优越的气体阻隔功能。
[2-2．变形例2]
图9示出了根据本技术实施方式的变形例2的薄膜晶体管（TFT）10B的截面配置。TFT10B是与上述第一实施方式的TFT10一样的底栅型TFT，并使用氧化物半导体作为沟道。变形例2与上述实施方式的不同之处在于，包括形成为岛状形状的栅极绝缘膜13的端面和顶面的整个表面被覆盖有保护膜17。
由于允许源-漏电极16A和16B很小，所以除上述实施方式的效果之外，变形例2的TFT10B提供了减少TFT10B的平面形状尺寸的效果。
[3．第二实施方式]
图10示出了根据本技术第二实施方式的薄膜晶体管（TFT）20的截面配置。TFT20是所谓的顶栅型（交错结构）TFT，并使用氧化物半导体作为沟道。TFT20包括在由诸如玻璃的材料制成的衬底上以下列顺序形成的氧化物半导体层14、栅极绝缘膜13、栅电极12、保护膜17以及平坦化膜18。在平坦化膜18上形成源-漏电极16A和16B，且源-漏电极16A和16B通过在层叠方向上穿过平坦化膜18的通孔18A连接至氧化物半导体层14。
在本实施方式中，例如，TFT20可如下制造。首先，如图11A所示，氧化物半导体膜例如通过溅射在衬底11上形成，且随后，氧化物半导体膜通过光刻被图形化以形成氧化物半导体层14。随后，如图11B所示，绝缘层13A和金属层12A例如通过溅射形成，且绝缘层13A和金属层12A以优选形状通过光刻来图形化，以形成栅极绝缘膜13和栅电极12。
接下来，如图11C所示，例如，用作保护膜17的氧化铝膜通过诸如溅射和ALD方法等的方法在氧化物半导体层14、栅极绝缘膜13和栅电极12的表面上形成。随后，例如通过旋涂将聚酰亚胺涂覆在保护膜17上，并烘焙所涂覆的聚酰亚胺以形成平坦化膜18。
随后，如图11D所示，形成穿过平坦化膜18和保护膜17并到达氧化物半导体层14的通孔18A。其后，例如通过溅射形成可包括例如顺序层叠的钛、铝和钛的金属薄膜，使得该金属膜覆盖平坦化膜18并填充通孔18A。最后，通过使用磷酸、硝酸和醋酸的混合物的湿法刻蚀来图形化所形成的金属薄膜，以形成源-漏电极16A和16B。因此，获得TFT20。应注意，栅极绝缘膜13在与图6中的区域类似的区域中形成。
本实施方式的TFT20除具有上述第一实施方式的效果之外，还通过具有顶栅结构而具有降低源-漏电容的效果。因此，TFT20提供了相对于在栅电极16A处的电位变化而减少了在漏电极16B处的电位变化的效果。
[4．应用实例]
接下来，将对上述第一和第二实施方式以及变形例1和2的TFT10、10A、10B和20被应用于显示单元和电子设备的实例给出描述。
[模块和应用实例]
上述TFT10、10A、10B和20可被用作在显示外部输入或内部生成的图像信号作为图像或动态图片的任何领域内的电子设备中的显示单元，例如，电视、数码相机、笔记本个人计算机、诸如移动电话、视频摄像机等的个人数字助理。
[模块]
例如，上述TFT10、10A、10B和20可被装配为在诸如后续所述的应用实例1至5的各种电子设备中的如图12所示的模块。该模块例如可包括从密封衬底50和从衬底11一侧上的粘附层（未示出）暴露出的区域210。水平选择器31、写入扫描器32和电源扫描器33的布线被延伸以形成在暴露区210上的外部连接端子（未示出）。用于信号输入和输出的柔性印刷电路（FPC）220可被设置在外部连接端子中。
[应用实例1]
图13示出了应用任何上述TFT的电视机的外观。该电视机可包括，例如包括前面板310和滤光镜320的图像显示屏部300。图像显示屏部300由包括根据上述实施方式的TFT10、10A、10B和20等中的一个的显示单元来配置。
[应用实例2]
图14A和图14B分别示出了应用任何上述TFT的数码相机的外观。该数码相机可包括，例如用于闪光灯的发光部410、显示部420、菜单开关430和快门按钮440。显示部420由包括根据上述实施方式的TFT10、10A、10B和20等中的一个的显示单元来配置。
[应用实例3]
图15示出了应用任何上述TFT的笔记本个人计算机的外观。该笔记本个人计算机可包括，例如主体510、用于输入字符等操作的键盘520和显示图像的显示部530。该显示部530由包括根据上述实施方式的TFT10、10A、10B和20等中的一个的显示单元来配置。
[应用实例4]
图16示出了应用任何上述TFT的视频摄像机的外观。该视频摄像机可包括，例如主体部610、设置在主体部610前面的用于拍摄物体的镜头620、在拍摄时使用的开始-停止开关630和显示部640。显示部640由包括根据上述实施方式的TFT10、10A、10B和20等中的一个的显示单元来配置。
[应用实例5]
图17A至图17G分别示出了应用任何上述TFT的移动电话的外观。该移动电话可包括例如顶部外壳710和用连接部（铰链部）730连接的底部外壳720，且可包括显示器740、子显示器750、图片灯760和照相机770。显示器740和子显示器750各自由包括根据上述实施方式的TFT10、10A、10B和20等中的一个的显示单元来配置。
已参照第一和第二实施方式以及变形例1和2对本公开的优选实施方式等的TFT10、10A、10B和20给出描述。然而，本公开不限于上述优选实施方式等。本公开的优选实施方式等的TFT10、10A、10B和20的配置及其制造方法、在显示单元1等中的布线图案可被自由修改，只要获得与上述实施方式的效果类似的效果。
例如，在上述实施方式等中，铟-镓-锌被用作氧化物半导体层14的材料。然而，可使用铝或铁来代替镓。此外，在上述实施方式等中，源-漏电极16A和16B由[钛/铝/钛]构成的三层来配置。然而，例如可使用由[钼/铝/钼]或[钛/铝/钼]配置的三层。
从本公开的上述实例性实施方式和变形例可以获得至少以下配置。
（1）一种薄膜晶体管，包括：
栅电极和一对源-漏电极，被设置在衬底上；
氧化物半导体层，被设置在所述栅电极与所述一对源-漏电极之间，所述氧化物半导体层形成沟道；
保护膜，被设置在所述衬底上方的整个表面上；以及
栅极绝缘膜，被设置在所述氧化物半导体层的栅电极侧上，所述栅极绝缘膜具有部分或全部被覆盖有所述一对源-漏电极或被覆盖有所述保护膜的端面。
（2）根据（1）所述的薄膜晶体管，其中，所述栅电极、所述栅极绝缘膜、所述氧化物半导体层、所述一对源-漏电极和所述保护膜以所列顺序被设置在所述衬底上。
（3）根据（1）所述的薄膜晶体管，其中，所述氧化物半导体层、所述栅极绝缘膜、所述栅电极、所述保护膜和所述一对源-漏电极以所列顺序被设置在所述衬底上。
（4）根据（2）所述的薄膜晶体管，其中，所述一对源-漏电极覆盖整个所述端面和所述栅极绝缘膜的从所述氧化物半导体层暴露出的表面。
（5）一种制造薄膜晶体管的方法，所述方法包括：
在衬底上形成栅电极；
在所述衬底和所述栅电极上方的整个表面上形成栅极绝缘膜；
在所述栅极绝缘膜上形成氧化物半导体层；
去除所述栅极绝缘膜的一部分以形成端面；
形成从所述氧化物半导体层上到所述衬底上的一对源-漏电极；以及
在所述衬底上方的整个表面上形成保护膜。
（6）一种制造薄膜晶体管的方法，所述方法包括：
在衬底上形成栅电极；
在所述衬底和所述栅电极上方的整个表面上形成栅极绝缘膜；
在所述栅极绝缘膜上形成氧化物半导体层；
去除所述栅极绝缘膜的一部分以形成端面；
在所述氧化物半导体层上形成一对源-漏电极；以及
形成与所述栅极绝缘膜的所述端面接触并覆盖在所述衬底上方的整个表面的保护膜。
（7）一种制造薄膜晶体管的方法，所述方法包括：
在衬底上形成氧化物半导体层；
在所述氧化物半导体层上形成栅极绝缘膜；
在所述栅极绝缘膜上形成栅电极；
形成从所述栅电极上到所述衬底上的保护膜；以及
在未形成所述栅电极的区域中形成一对源-漏电极，所述一对源-漏电极被连接至所述氧化物半导体层。
（8）一种具有多个显示器件和驱动所述显示器件的多个薄膜晶体管的显示单元，所述多个薄膜晶体管各自包括：
栅电极和一对源-漏电极，被设置在衬底上；
氧化物半导体层，被设置在所述栅电极与所述一对源-漏电极之间，所述氧化物半导体层形成沟道；
保护膜，被设置在所述衬底上方的整个表面上；以及
栅极绝缘膜，被设置在所述氧化物半导体层的栅电极侧上，所述栅极绝缘膜具有部分或全部被覆盖有所述一对源-漏电极或被覆盖有所述保护膜的端面。
（9）根据（8）所述的显示单元，其中，所述栅极绝缘膜在所述多个薄膜晶体管的相邻薄膜晶体管之间被隔开。
（10）一种具有带有多个显示器件和驱动所述显示器件的多个薄膜晶体管的显示单元的电子设备，所述多个薄膜晶体管各自包括：
栅电极和一对源-漏电极，被设置在衬底上；
氧化物半导体层，被设置在所述栅电极与所述一对源-漏电极之间，所述氧化物半导体层形成沟道；
保护膜，被设置在所述衬底上方的整个表面上；以及
栅极绝缘膜，被设置在所述氧化物半导体层的栅电极侧上，所述栅极绝缘膜具有部分或全部被覆盖有所述一对源-漏电极或被覆盖有所述保护膜的端面。
本申请包括涉及于2012年3月30日在日本专利局提交的日本在先专利申请第JP2012-080642号中所公开的主题，将其全部内容结合于此供参考。
本领域技术人员应当理解，根据设计需求和其他因素，可进行各种修改、组合、子组合和替换，只要它们在所附权利要求或其等同物的范围内。

Claims (11)

1.一种薄膜晶体管，包括：
栅电极和一对源-漏电极，被设置在衬底上；
氧化物半导体层，被设置在所述栅电极与所述一对源-漏电极之间，所述氧化物半导体层形成沟道；
保护膜，被设置在所述衬底上方的整个表面上；以及
栅极绝缘膜，被设置在所述氧化物半导体层的栅电极侧上，所述栅极绝缘膜具有部分或全部被覆盖有所述一对源-漏电极或被覆盖有所述保护膜的端面。
2.根据权利要求1所述的薄膜晶体管，其中，所述栅电极、所述栅极绝缘膜、所述氧化物半导体层、所述一对源-漏电极和所述保护膜以所列顺序被设置在所述衬底上。
3.根据权利要求2所述的薄膜晶体管，其中，所述一对源-漏电极覆盖所述栅极绝缘膜的整个所述端面和从所述氧化物半导体层暴露出的表面。
4.根据权利要求1所述的薄膜晶体管，其中，所述氧化物半导体层、所述栅极绝缘膜、所述栅电极、所述保护膜和所述一对源-漏电极以所列顺序被设置在所述衬底上。
5.根据权利要求1所述的薄膜晶体管，其中，所述保护膜覆盖所述栅极绝缘膜的整个所述端面和从所述氧化物半导体层暴露出的表面。
6.一种制造薄膜晶体管的方法，所述方法包括：
在衬底上形成栅电极；
在所述衬底和所述栅电极上方的整个表面上形成栅极绝缘膜；
在所述栅极绝缘膜上形成氧化物半导体层；
去除所述栅极绝缘膜的一部分以形成端面；
形成从所述氧化物半导体层上到所述衬底上的一对源-漏电极；以及
在所述衬底上方的整个表面上形成保护膜。
7.一种制造薄膜晶体管的方法，所述方法包括：
在衬底上形成栅电极；
在所述衬底和所述栅电极上方的整个表面上形成栅极绝缘膜；
在所述栅极绝缘膜上形成氧化物半导体层；
去除所述栅极绝缘膜的一部分以形成端面；
在所述氧化物半导体层上形成一对源-漏电极；以及
形成与所述栅极绝缘膜的所述端面接触并覆盖在所述衬底上方的整个表面的保护膜。
8.一种制造薄膜晶体管的方法，所述方法包括：
在衬底上形成氧化物半导体层；
在所述氧化物半导体层上形成栅极绝缘膜；
在所述栅极绝缘膜上形成栅电极；
形成从所述栅电极上到所述衬底上的保护膜；以及
在未形成所述栅电极的区域中形成一对源-漏电极，所述一对源-漏电极被连接至所述氧化物半导体层。
9.一种具有多个显示器件和驱动所述显示器件的多个薄膜晶体管的显示单元，所述多个薄膜晶体管各自包括：
栅电极和一对源-漏电极，被设置在衬底上；
氧化物半导体层，被设置在所述栅电极与所述一对源-漏电极之间，所述氧化物半导体层形成沟道；
保护膜，被设置在所述衬底上方的整个表面上；以及
栅极绝缘膜，被设置在所述氧化物半导体层的栅电极侧上，所述栅极绝缘膜具有部分或全部被覆盖有所述一对源-漏电极或被覆盖有所述保护膜的端面。
10.根据权利要求9所述的显示单元，其中，所述栅极绝缘膜在所述多个薄膜晶体管的相邻薄膜晶体管之间被隔开。
11.一种具有显示单元的电子设备，所述显示单元具有多个显示器件和驱动所述显示器件的多个薄膜晶体管，所述多个薄膜晶体管各自包括：
栅电极和一对源-漏电极，被设置在衬底上；
氧化物半导体层，被设置在所述栅电极与所述一对源-漏电极之间，所述氧化物半导体层形成沟道；
保护膜，被设置在所述衬底上方的整个表面上；以及
栅极绝缘膜，被设置在所述氧化物半导体层的栅电极侧上，所述栅极绝缘膜具有部分或全部被覆盖有所述一对源-漏电极或被覆盖有所述保护膜的端面。
CN2013100953328A 2012-03-30 2013-03-22 薄膜晶体管、其制造方法、显示单元和电子设备 Pending CN103367460A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012080642A JP6175740B2 (ja) 2012-03-30 2012-03-30 薄膜トランジスタおよびその製造方法並びに表示装置および電子機器
JP2012-080642 2012-03-30

Publications (1)

Publication Number Publication Date
CN103367460A true CN103367460A (zh) 2013-10-23

Family

ID=49233755

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013100953328A Pending CN103367460A (zh) 2012-03-30 2013-03-22 薄膜晶体管、其制造方法、显示单元和电子设备

Country Status (3)

Country Link
US (1) US9698273B2 (zh)
JP (1) JP6175740B2 (zh)
CN (1) CN103367460A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104934437A (zh) * 2014-03-17 2015-09-23 松下电器产业株式会社 薄膜晶体管元件基板及其制造方法、和使用薄膜晶体管元件基板的有机el显示装置
CN107579111A (zh) * 2016-07-05 2018-01-12 三星显示有限公司 薄膜晶体管和包括该薄膜晶体管的薄膜晶体管阵列面板

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9171940B2 (en) * 2011-01-13 2015-10-27 Sharp Kabushiki Kaisha Thin film transistor substrate, display device, and method for manufacturing thin film transistor substrate
US9431468B2 (en) * 2013-04-19 2016-08-30 Joled Inc. Thin-film semiconductor device, organic EL display device, and manufacturing methods thereof
JP6237279B2 (ja) 2014-01-31 2017-11-29 国立大学法人 奈良先端科学技術大学院大学 保護膜を具備する薄膜トランジスタ基板およびその製造方法
DE112015005339T5 (de) * 2014-11-28 2017-08-17 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Modul und elektronisches Gerät
JP6635908B2 (ja) * 2016-11-24 2020-01-29 太陽誘電株式会社 圧電薄膜共振器、フィルタおよびマルチプレクサ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070052025A1 (en) * 2005-09-06 2007-03-08 Canon Kabushiki Kaisha Oxide semiconductor thin film transistor and method of manufacturing the same
US20110168993A1 (en) * 2010-01-08 2011-07-14 Sang-Hun Jeon Transistors and methods of manufacturing the same
CN102290442A (zh) * 2010-06-17 2011-12-21 索尼公司 薄膜晶体管和显示装置
WO2012004925A1 (ja) * 2010-07-08 2012-01-12 シャープ株式会社 半導体装置及びその製造方法並びに液晶表示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02275672A (ja) * 1989-03-30 1990-11-09 Nippon Steel Corp 薄膜トランジスター
JP2007157916A (ja) * 2005-12-02 2007-06-21 Idemitsu Kosan Co Ltd Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP5099740B2 (ja) 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
JP4727684B2 (ja) * 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
KR101496148B1 (ko) * 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
JPWO2010010766A1 (ja) * 2008-07-25 2012-01-05 日本電気株式会社 電界効果型トランジスタおよび回路装置
JP5552753B2 (ja) 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5123141B2 (ja) * 2008-11-19 2013-01-16 株式会社東芝 表示装置
JP4752925B2 (ja) * 2009-02-04 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
US8617920B2 (en) * 2010-02-12 2013-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8791463B2 (en) * 2010-04-21 2014-07-29 Sharp Kabushiki Kaisha Thin-film transistor substrate
US8530273B2 (en) * 2010-09-29 2013-09-10 Guardian Industries Corp. Method of making oxide thin film transistor array
KR101597886B1 (ko) * 2011-04-18 2016-02-26 샤프 가부시키가이샤 박막 트랜지스터, 표시패널 및 박막 트랜지스터의 제조방법
US8952377B2 (en) * 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070052025A1 (en) * 2005-09-06 2007-03-08 Canon Kabushiki Kaisha Oxide semiconductor thin film transistor and method of manufacturing the same
US20110168993A1 (en) * 2010-01-08 2011-07-14 Sang-Hun Jeon Transistors and methods of manufacturing the same
CN102290442A (zh) * 2010-06-17 2011-12-21 索尼公司 薄膜晶体管和显示装置
WO2012004925A1 (ja) * 2010-07-08 2012-01-12 シャープ株式会社 半導体装置及びその製造方法並びに液晶表示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104934437A (zh) * 2014-03-17 2015-09-23 松下电器产业株式会社 薄膜晶体管元件基板及其制造方法、和使用薄膜晶体管元件基板的有机el显示装置
CN104934437B (zh) * 2014-03-17 2019-12-13 松下电器产业株式会社 薄膜晶体管元件基板及其制造方法、和有机el显示装置
CN110867469A (zh) * 2014-03-17 2020-03-06 松下电器产业株式会社 有机el显示装置
CN111081734A (zh) * 2014-03-17 2020-04-28 松下电器产业株式会社 薄膜晶体管元件基板及其制造方法、和有机el显示装置
CN110867469B (zh) * 2014-03-17 2023-12-29 三星显示有限公司 有机el显示装置
CN107579111A (zh) * 2016-07-05 2018-01-12 三星显示有限公司 薄膜晶体管和包括该薄膜晶体管的薄膜晶体管阵列面板
CN107579111B (zh) * 2016-07-05 2022-06-03 三星显示有限公司 薄膜晶体管和包括该薄膜晶体管的薄膜晶体管阵列面板

Also Published As

Publication number Publication date
JP2013211410A (ja) 2013-10-10
US9698273B2 (en) 2017-07-04
JP6175740B2 (ja) 2017-08-09
US20130256798A1 (en) 2013-10-03

Similar Documents

Publication Publication Date Title
US8389991B2 (en) Thin film transistor, display device, and electronic device
US8378351B2 (en) Thin film transistor, display device, and electronic unit
CN101826557B (zh) 薄膜晶体管及其制造方法、以及显示装置
CN101794823B (zh) 薄膜晶体管和显示装置
CN102148258B (zh) 薄膜晶体管、其制造方法、显示单元和电子装置
CN103367460A (zh) 薄膜晶体管、其制造方法、显示单元和电子设备
US20120001167A1 (en) Thin film transistor and display device
US20110215328A1 (en) Thin film transistor, method of manufacturing the thin film transistor, and display device
US9362312B2 (en) Semiconductor device, display unit, and electronic apparatus
CN102171833A (zh) 薄膜晶体管和显示器件
US9053984B2 (en) Thin-film transistor, display unit, and electronic apparatus
CN102130147B (zh) 显示器及其制造方法、以及电子设备
US8673661B2 (en) Display apparatus and method of manufacturing the same
US8981368B2 (en) Thin film transistor, method of manufacturing thin film transistor, display, and electronic apparatus
US20160155848A1 (en) Thin film transistor and method of manufacturing the same, and display unit and electronic apparatus
JP2013080769A (ja) 薄膜トランジスタならびに表示装置および電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: JANPAN ORGANIC RATE DISPLAY CO., LTD.

Free format text: FORMER OWNER: SONY CORP

Effective date: 20150709

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150709

Address after: Tokyo, Japan

Applicant after: The special display of the organic thunder of Japan of Co., Ltd.

Address before: Tokyo, Japan

Applicant before: Sony Corp

RJ01 Rejection of invention patent application after publication

Application publication date: 20131023

RJ01 Rejection of invention patent application after publication