CN103337481A - 基于p-型iib-via族半导体纳米线肖特基结的非挥发性存储器及其制备方法 - Google Patents

基于p-型iib-via族半导体纳米线肖特基结的非挥发性存储器及其制备方法 Download PDF

Info

Publication number
CN103337481A
CN103337481A CN2013102752785A CN201310275278A CN103337481A CN 103337481 A CN103337481 A CN 103337481A CN 2013102752785 A CN2013102752785 A CN 2013102752785A CN 201310275278 A CN201310275278 A CN 201310275278A CN 103337481 A CN103337481 A CN 103337481A
Authority
CN
China
Prior art keywords
electrode
semiconductor nanowires
schottky
type iib
via family
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013102752785A
Other languages
English (en)
Other versions
CN103337481B (zh
Inventor
罗林保
谢超
胡瀚
曾龙辉
聂彪
王铭正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei University of Technology
Original Assignee
Hefei University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei University of Technology filed Critical Hefei University of Technology
Priority to CN201310275278.5A priority Critical patent/CN103337481B/zh
Publication of CN103337481A publication Critical patent/CN103337481A/zh
Application granted granted Critical
Publication of CN103337481B publication Critical patent/CN103337481B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种基于P-型IIB-VIA族半导体纳米线肖特基结的非挥发性存储器及其制备方法，其特征是：在分散有P-型IIB-VIA族半导体纳米线的绝缘基底上设置欧姆电极和肖特基电极，欧姆电极和肖特基电极通过P-型IIB-VIA族半导体纳米线连通，欧姆电极与P-型IIB-VIA族半导体纳米线呈欧姆接触，肖特基电极与P-型IIB-VIA族半导体纳米线呈肖特基接触。本发明工艺简单，存储性能稳定，能有效提高非挥发性存储器的开关电导比和保持时间，为非挥发性存储器的微型化及纳米材料在存储器中的应用奠定了基础。

Description

基于P-型IIB-VIA族半导体纳米线肖特基结的非挥发性存储器及其制备方法
技术领域
本发明涉及一种半导体纳米线存储器，更具体地说是涉及一种基于半导体纳米线肖特基结的非挥发性存储器。
背景技术
随着PC和消费电子产业的迅速发展，非挥发性存储器在人类日常生活中的应用越来越广泛。微电子技术的发展推动着非挥发性存储器的制作工艺不断进步，器件尺寸趋向微型化要求，集成度不断提高，存储容量越来越大，读取速度越来越快且功耗越来越低。因此，非挥发性存储器的发展也遇到了极大的挑战。
传统的非挥发性存储器主要包括浮栅器件和电荷陷阱器件。在这两类器件中，电荷均从硅衬底通过第一绝缘体注入并存储与浮栅内后存储于氮化物-氧化物界面。电荷的存储引起了阈值电压的移动，使得器件处于高阈值电压状态，即为写入数据。通过施加栅电压后采取其他措施来擦除所存储的电荷即可使器件返回到低阈值电压状态，也就是擦除数据。但是这两种传统的非挥发性存储器的器件结构复杂，制作工艺繁琐且成本较高，并且其读写次数有限，在多次写入和擦除数据之后，阈值电压带变窄，严重影响了器件长期工作的稳定性和重复性。随着非挥发性存储器在PC和消费电子产业发展的需求，传统器件的微型化也越来越困难。这些因素都严重制约了非挥发性存储器的进一步发展与应用。
发明内容
本发明是为避免上述现有技术所存在的不足之处，提供一种基于P-型IIB-VIA族半导体纳米线肖特基结的非挥发性存储器及其制备方法，以期简化器件制备工艺，提高稳定性，提高存储器开关电导比和存储时间，促进非挥发性存储器的微型化。
本发明解决技术问题采用如下技术方案：
本发明基于P-型IIB-VIA族半导体纳米线肖特基结的非挥发性存储器的结构特点是：在分散有P-型IIB-VIA族半导体纳米线的绝缘基底上设置欧姆电极和肖特基电极，所述欧姆电极和所述肖特基电极通过所述P-型IIB-VIA族半导体纳米线连通，所述欧姆电极与所述P-型IIB-VIA族半导体纳米线呈欧姆接触，所述肖特基电极与所述P-型IIB-VIA族半导体纳米线呈肖特基接触。
本发明基于P-型IIB-VIA族半导体纳米线肖特基结的非挥发性存储器的结构特点也在于：所述P-型IIB-VIA族半导体纳米线为P-型CdTe纳米线、P-型ZnTe纳米线、P-型ZnS纳米线或P-型ZnSe纳米线。
所述欧姆电极为Au电极或Cu/Au电极；所述肖特基电极为AlOx/Al电极。
所述P-型IIB-VIA族半导体纳米线的掺杂元素为N、Ag、P、As、Sb和Bi中的任意一种，掺杂浓度为1%-50%原子百分含量，掺杂源分别采用氨气、Ag2S粉末、气态磷烷、砷粉、锑粉和铋粉。
本发明基于P-型IIB-VIA族半导体纳米线肖特基结的非挥发性存储器的制备方法的特点是按如下步骤进行：
a、将P-型IIB-VIA族半导体纳米线分散到绝缘基底的表面；
b、采用紫外光刻的方法在绝缘基底的表面位于P-型IIB-VIA族半导体纳米线的一端光刻出欧姆电极图案，然后采用电子束镀膜的方法在所述欧姆电极图案上蒸镀欧姆电极，所述欧姆电极与所述P-型IIB-VIA族半导体纳米线呈欧姆接触；
c、再次利用紫外光刻的方法在绝缘基底的表面位于P-型IIB-VIA族半导体纳米线的另一端光刻出肖特基电极图案，然后采用电子束镀膜的方法在所述肖特基图案上蒸镀肖特基电极，所述肖特基电极与P-型IIB-VIA族半导体纳米线呈肖特基接触，所述欧姆电极和所述肖特基电极通过所述P-型IIB-VIA族半导体纳米线连通。
与已有技术相比，本发明有益效果体现在：
1、本发明提出了一种基于了P-型IIB-VIA族半导体纳米线肖特基结的新型非挥发性存储器，制备方法简单、成本低，且充分利用纳米线形成的肖特基结的结区较小的优势，提高了开关电导比，同时有利于非挥发性存储器的微型化和高度集成，有利于存储器的进一步发展和应用；
2、本发明所制备的存储器是在单根纳米线两端分别制备欧姆电极和肖特基电极，具有存储速度快，性能稳定等特点。
附图说明
图1为本发明基于P-型IIB-VIA族半导体纳米线肖特基结的非挥发性存储器结构示意图；
图2为本发明实施例1中所制备的基于P-型IIB-VIA族半导体纳米线肖特基结的非挥发性存储器的电流-电压特性曲线；
图3为本发明实施例1中所制备的基于P-型IIB-VIA族半导体纳米线肖特基结的非挥发性存储器存储数据的保持时间曲线；
图4为本发明实施例2中所制备的基于P-型IIB-VIA族半导体纳米线肖特基结的非挥发性存储器的电流-电压特性曲线；
图5为本发明实施例2中所制备的基于P-型IIB-VIA族半导体纳米线肖特基结的非挥发性存储器存储数据的保持时间曲线；
图6为本发明实施例3中所制备的基于P-型IIB-VIA族半导体纳米线肖特基结的非挥发性存储器的电流-电压特性曲线；
图7为本发明实施例3中所制备的基于P-型IIB-VIA族半导体纳米线肖特基结的非挥发性存储器存储数据的保持时间曲线；
图8为本发明实施例4中所制备的基于P-型IIB-VIA族半导体纳米线肖特基结的非挥发性存储器的电流-电压特性曲线；
图9为本发明实施例4中所制备的基于P-型IIB-VIA族半导体纳米线肖特基结的非挥发性存储器存储数据的保持时间曲线；
图中标号：1绝缘基底；2P-型IIB-VIA族半导体纳米线；3欧姆电极；4肖特基电极。
具体实施方式
实施例1
参见图1，本实施例基于P-型IIB-VIA族半导体纳米线肖特基结的非挥发性存储器的结构形式为：在分散有P-型IIB-VIA族半导体纳米线2的绝缘基底1上设置欧姆电极3和肖特基电极4，欧姆电极3和肖特基电极4通过P-型IIB-VIA族半导体纳米线2连通，欧姆电极3与P-型IIB-VIA族半导体纳米线2呈欧姆接触，肖特基电极4与P-型IIB-VIA族半导体纳米线2呈肖特基接触。
关于IIB-VIA族半导体纳米线2的P-型掺杂技术已经比较成熟，其掺杂元素目前一般选为N、Ag、P、As、Sb和Bi中的任意一种，掺杂浓度为1%-50%原子百分含量，掺杂源分别采用氨气、Ag2S粉末、气态磷烷、砷粉、锑粉和铋粉。只要是P-型IIB-VIA族半导体纳米线都可用于本方法非挥发性存储器的制备，掺杂元素和掺杂量只会对器件的性能有一定影响，但并不会导致器件制备的成败。
本实施例中P-型IIB-VIA族半导体纳米线2选用P-型CdTe纳米线；欧姆电极3选用Cu/Au电极；肖特基电极4选用AlOx/Al电极；
绝缘基底1采用具有绝缘性的材料，只要基底材料具备绝缘性就可用于本方法，如氮化硅基底、氧化铝基底、二氧化铪基底、二氧化硅基底、PET基底和载玻片等，本实施例以二氧化硅基底作为绝缘基底1；
本实施例基于P-型IIB-VIA族半导体纳米线肖特基结的非挥发性存储器的制备方法是按如下步骤进行：
a、将P-型CdTe纳米线分散到二氧化硅基底的表面；
b、采用紫外光刻的方法在二氧化硅基底的表面位于P-型CdTe纳米线的一端光刻出欧姆电极图案，然后采用电子束镀膜的方法在欧姆电极图案上依次蒸镀4nm厚的Cu和50nm厚的Au，以Cu/Au电极作为欧姆电极3，Cu/Au电极与P-型CdTe纳米线呈欧姆接触；
c、再次利用紫外光刻的方法在二氧化硅基底的表面位于P-型CdTe纳米线的另一端光刻出肖特基电极图案，然后采用电子束镀膜的方法在肖特基图案上依次蒸镀5nm厚的AlOx和50nm厚的Al，以AlOx/Al电极作为肖特基电极4，AlOx/Al电极与P-型CdTe纳米线呈肖特基接触，Cu/Au电极和AlOx/Al电极通过P-型CdTe纳米线连通。
本实施例制备的P-型CdTe纳米线肖特基结非挥发性存储器的电流-电压特性曲线如图2所示，从图2中可以看出所制备的P-型CdTe纳米线肖特基结非挥发性存储器具有明显的肖特基结和回滞曲线。其存储数据的保持时间如图3所示，其高阻态为图中曲线1，低阻态为图中曲线2，高阻态和低阻态均可以在空气中维持长达8000秒，显示了其高度的稳定性。
实施例2：
本实施例中的非挥发性存储器的结构形式与实施例1相同。本实施例P-型IIB-VIA族半导体纳米线2选用P-型ZnTe纳米线；欧姆电极3选用Cu/Au电极；肖特基电极4选用AlOx/Al电极；以PET基底作为绝缘基底1；
本实施例非挥发性存储器的制备方法是按如下步骤进行：
a、将P-型ZnTe纳米线分散到二氧化硅基底的表面；
b、采用紫外光刻的方法在PET基底的表面位于P-型ZnTe纳米线的一端光刻出欧姆电极图案，然后采用电子束镀膜的方法在欧姆电极图案上依次蒸镀4nm厚的Cu和50nm厚的Au，以Cu/Au电极作为欧姆电极3，Cu/Au电极与P-型ZnTe纳米线呈欧姆接触；
c、再次利用紫外光刻的方法在二氧化硅基底的表面位于P-型ZnTe纳米线的另一端光刻出肖特基电极图案，然后采用电子束镀膜的方法在肖特基图案上依次蒸镀5nm厚的AlOx和50nm厚的Al，以AlOx/Al电极作为肖特基电极4，AlOx/Al电极与P-型ZnTe纳米线呈肖特基接触，Cu/Au电极和AlOx/Al电极通过P-型ZnTe纳米线连通。
本实施例制备的P-型ZnTe纳米线肖特基结非挥发性存储器的电流-电压特性曲线如图4所示，从图4中可以看出所制备的P-型ZnTe纳米线肖特基结非挥发性存储器具有明显的肖特基结和回滞曲线。其存储数据的保持时间如图5所示，其高阻态为图中曲线1，低阻态为图中曲线2，高阻态和低阻态均可以在空气中维持长达8000秒，显示了其高度的稳定性。
实施例3：
本实施例中的非挥发性存储器的结构形式与实施例1相同。本实施例P-型IIB-VIA族半导体纳米线2选用P-型ZnS纳米线；欧姆电极3选用Au电极；肖特基电极4选用AlOx/Al电极；以二氧化硅基底作为绝缘基底1；
本实施例非挥发性存储器的制备方法是按如下步骤进行：
a、将P-型ZnS纳米线分散到二氧化硅基底的表面；
b、采用紫外光刻的方法在二氧化硅基底的表面位于P-型ZnS纳米线的一端光刻出欧姆电极图案，然后采用电子束镀膜的方法在欧姆电极图案上蒸镀50nm厚的Au作为欧姆电极3，Au电极与P-型ZnS纳米线呈欧姆接触；
c、再次利用紫外光刻的方法在二氧化硅基底的表面位于P-型ZnS纳米线的另一端光刻出肖特基电极图案，然后采用电子束镀膜的方法在肖特基图案上依次蒸镀5nm厚的AlOx和50nm厚的Al，以AlOx/Al电极作为肖特基电极4，AlOx/Al电极与P-型ZnS纳米线呈肖特基接触，Cu/Au电极和AlOx/Al电极通过P-型ZnS纳米线连通。
本实施例制备的P-型ZnS纳米线肖特基结非挥发性存储器的电流-电压特性曲线如图6所示，从图6中可以看出所制备的P-型ZnS纳米线肖特基结非挥发性存储器具有明显的肖特基结和回滞曲线。其存储数据的保持时间如图7所示，其高阻态为图中曲线1，低阻态为图中曲线2，高阻态和低阻态均可以在空气中维持长达8000秒，显示了其高度的稳定性。
实施例4：
本实施例中的非挥发性存储器的结构形式与实施例1相同。本实施例P-型IIB-VIA族半导体纳米线2选用P-型ZnSe纳米线；欧姆电极3选用Au电极；肖特基电极4选用AlOx/Al电极；以二氧化硅基底作为绝缘基底1；
本实施例非挥发性存储器的制备方法是按如下步骤进行：
a、将P-型ZnSe纳米线分散到二氧化硅基底的表面；
b、采用紫外光刻的方法在二氧化硅基底的表面位于P-型ZnSe纳米线的一端光刻出欧姆电极图案，然后采用电子束镀膜的方法在欧姆电极图案上蒸镀50nm厚的Au作为欧姆电极3，Au电极与P-型ZnSe纳米线呈欧姆接触；
c、再次利用紫外光刻的方法在二氧化硅基底的表面位于P-型ZnSe纳米线的另一端光刻出肖特基电极图案，然后采用电子束镀膜的方法在肖特基图案上依次蒸镀5nm厚的AlOx和50nm厚的Al，以AlOx/Al电极作为肖特基电极4，AlOx/Al电极与P-型ZnSe纳米线呈肖特基接触，Cu/Au电极和AlOx/Al电极通过P-型ZnSe纳米线连通。
本实施例制备的P-型ZnSe纳米线肖特基结非挥发性存储器的电流-电压特性曲线如图8所示，从图8中可以看出所制备的P-型ZnSe纳米线肖特基结非挥发性存储器具有明显的肖特基结和回滞曲线。其存储数据的保持时间如图9所示，其高阻态为图中曲线1，低阻态为图中曲线2，高阻态和低阻态均可以在空气中维持长达8000秒，显示了其高度的稳定性。

Claims (5)

1.基于P-型IIB-VIA族半导体纳米线肖特基结的非挥发性存储器，其特征是：在分散有P-型IIB-VIA族半导体纳米线(2)的绝缘基底(1)上设置欧姆电极(3)和肖特基电极(4)，所述欧姆电极(3)和所述肖特基电极(4)通过所述P-型IIB-VIA族半导体纳米线(2)连通，所述欧姆电极(3)与所述P-型IIB-VIA族半导体纳米线(2)呈欧姆接触，所述肖特基电极(4)与所述P-型IIB-VIA族半导体纳米线(2)呈肖特基接触。
2.根据权利要求1所述的基于P-型IIB-VIA族半导体纳米线肖特基结的非挥发性存储器，其特征是：所述P-型IIB-VIA族半导体纳米线(2)为P-型CdTe纳米线、P-型ZnTe纳米线、P-型ZnS纳米线或P-型ZnSe纳米线。
3.根据权利要求1所述的基于P-型IIB-VIA族半导体纳米线肖特基结的非挥发性存储器，其特征是：所述欧姆电极(3)为Au电极或Cu/Au电极；所述肖特基电极(4)为AlOx/Al电极。
4.根据权利要求1所述的基于P-型IIB-VIA族半导体纳米线肖特基结的非挥发性存储器，其特征是：所述P-型IIB-VIA族半导体纳米线(2)的掺杂元素为N、Ag、P、As、Sb和Bi中的任意一种，掺杂浓度为1%-50%原子百分含量，掺杂源分别采用氨气、Ag2S粉末、气态磷烷、砷粉、锑粉和铋粉。
5.一种权利要求1所述的基于P-型IIB-VIA族半导体纳米线肖特基结的非挥发性存储器的制备方法，其特征是按如下步骤进行：
a、将P-型IIB-VIA族半导体纳米线(2)分散到绝缘基底(1)的表面；
b、采用紫外光刻的方法在绝缘基底(1)的表面位于P-型IIB-VIA族半导体纳米线(2)的一端光刻出欧姆电极图案，然后采用电子束镀膜的方法在所述欧姆电极图案上蒸镀欧姆电极(3)，所述欧姆电极(3)与所述P-型IIB-VIA族半导体纳米线(2)呈欧姆接触；
c、再次利用紫外光刻的方法在绝缘基底(1)的表面位于P-型IIB-VIA族半导体纳米线(2)的另一端光刻出肖特基电极图案，然后采用电子束镀膜的方法在所述肖特基图案上蒸镀肖特基电极(4)，所述肖特基电极(4)与P-型IIB-VIA族半导体纳米线(2)呈肖特基接触，所述欧姆电极(3)和所述肖特基电极(4)通过所述P-型IIB-VIA族半导体纳米线(2)连通。
CN201310275278.5A 2013-07-02 2013-07-02 基于p-型iib-via族半导体纳米线肖特基结的非挥发性存储器及其制备方法 Expired - Fee Related CN103337481B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310275278.5A CN103337481B (zh) 2013-07-02 2013-07-02 基于p-型iib-via族半导体纳米线肖特基结的非挥发性存储器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310275278.5A CN103337481B (zh) 2013-07-02 2013-07-02 基于p-型iib-via族半导体纳米线肖特基结的非挥发性存储器及其制备方法

Publications (2)

Publication Number Publication Date
CN103337481A true CN103337481A (zh) 2013-10-02
CN103337481B CN103337481B (zh) 2015-11-04

Family

ID=49245618

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310275278.5A Expired - Fee Related CN103337481B (zh) 2013-07-02 2013-07-02 基于p-型iib-via族半导体纳米线肖特基结的非挥发性存储器及其制备方法

Country Status (1)

Country Link
CN (1) CN103337481B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103824937A (zh) * 2014-02-26 2014-05-28 合肥工业大学 一种高速纳米两端非易失性存储器及其制备方法
CN105261700A (zh) * 2015-09-07 2016-01-20 武汉理工大学 基于纤维的非易失性存储器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080128760A1 (en) * 2006-12-04 2008-06-05 Electronics And Telecommunications Research Institute Schottky barrier nanowire field effect transistor and method for fabricating the same
CN102244002A (zh) * 2011-07-14 2011-11-16 合肥工业大学 金属/半导体纳米线交叉结构异质结的制备方法
CN102610275A (zh) * 2012-03-22 2012-07-25 合肥工业大学 基于硒化镉纳米线肖特基结型多字节非挥发性存储器及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080128760A1 (en) * 2006-12-04 2008-06-05 Electronics And Telecommunications Research Institute Schottky barrier nanowire field effect transistor and method for fabricating the same
CN102244002A (zh) * 2011-07-14 2011-11-16 合肥工业大学 金属/半导体纳米线交叉结构异质结的制备方法
CN102610275A (zh) * 2012-03-22 2012-07-25 合肥工业大学 基于硒化镉纳米线肖特基结型多字节非挥发性存储器及其制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103824937A (zh) * 2014-02-26 2014-05-28 合肥工业大学 一种高速纳米两端非易失性存储器及其制备方法
CN103824937B (zh) * 2014-02-26 2016-10-26 合肥工业大学 一种高速纳米两端非易失性存储器及其制备方法
CN105261700A (zh) * 2015-09-07 2016-01-20 武汉理工大学 基于纤维的非易失性存储器件及其制备方法
CN105261700B (zh) * 2015-09-07 2018-05-01 武汉理工大学 基于纤维的非易失性存储器件及其制备方法

Also Published As

Publication number Publication date
CN103337481B (zh) 2015-11-04

Similar Documents

Publication Publication Date Title
Fu et al. Si-nanowire based gate-all-around nonvolatile SONOS memory cell
CN107689799A (zh) 具有非线性元件的切换器件
US8212237B2 (en) Nanostructured memory device
CN103824593B (zh) 闪存单元的操作方法
CN103337481B (zh) 基于p-型iib-via族半导体纳米线肖特基结的非挥发性存储器及其制备方法
CN101894909A (zh) 一种纳米线阻变存储器及其实现方法
US10038140B2 (en) ReRAM using stack of iron oxide and graphene oxide films
JP5689540B2 (ja) 半導体歪みダブルへテロ構造及び量子ドットを備えるメモリデバイス
CN108831931A (zh) 非易失性存储器及其制备方法
Agrawal et al. Perovskite resonant tunneling FET with sequential negative differential resistance peaks
Shrivastava Superior resistance switching in monolayer MoS2 channel-based gated binary resistive random-access memory via gate-bias dependence and a unique forming process
US8519372B2 (en) Electroforming-free nanoscale switching device
Chen et al. Back-to-back Interface diodes induced symmetrical negative differential resistance and reversible bipolar resistive switching in β-CuSCN trigonal pyramid micro/nanoarray
US20200295284A1 (en) Ndr device and circuit having a negative differential resistance based on organic-inorganic hybrid halide perovskite
Yang et al. A self-align gate-last resistive gate switching FinFET nonvolatile memory feasible for embedded applications
US11711987B2 (en) Memory electrodes and formation thereof
CN103824937A (zh) 一种高速纳米两端非易失性存储器及其制备方法
Böckle Ge-based reconfigurable transistors: a platform enabling negative differential resistance
Singh et al. Conduction Mechanism and Performance Evaluation of Advance Nanoscale Semiconductor Devices
TWI720351B (zh) 發光二極體式記憶體
Shen et al. 32nm strained nitride MTP cell by fully CMOS logic compatible process
Yu et al. Interfacially Engineered High‐Speed Nonvolatile Memories Employing p‐Type Nanoribbons
CN114220866A (zh) 基于电荷注入机制的存储器及其制备方法
KR101823261B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
Cao et al. Numerical simulation of vertical tunnelling field-effect transistors charge-trapping memory with TCAD tools

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151104

Termination date: 20190702