CN103326715B - 一种低本征抖动的单端压控振荡器 - Google Patents
一种低本征抖动的单端压控振荡器 Download PDFInfo
- Publication number
- CN103326715B CN103326715B CN201310214261.9A CN201310214261A CN103326715B CN 103326715 B CN103326715 B CN 103326715B CN 201310214261 A CN201310214261 A CN 201310214261A CN 103326715 B CN103326715 B CN 103326715B
- Authority
- CN
- China
- Prior art keywords
- inverse delayed
- unit
- module
- inverse
- delayed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Abstract
本发明公开了一种低本征抖动的单端压控振荡器,包括环振控制电路和环形振荡电路,环形振荡电路包括第一反相延迟模块、第二反相延迟模块和钳位模块,第一反相延迟模块由首尾相连形成偶数级环形结构的多个反相延迟单元组成,第二反相延迟模块由多个反相延迟单元组成,第二反相延迟模块与第一反相延迟模块中的反相延迟单元一一对应,第一反相延迟模块中的任意一个反相延迟单元通过第二反相延迟模块中对应的反相延迟单元驱动在第一反相延迟模块中对应的另一个反相延迟单元,钳位模块由钳位单元组成,钳位单元与第一反相延迟模块中的反相延迟单元链首尾相连。本发明具有充放电平衡性好、正/负半周期工作状态对称、本征抖动极低的优点。
Description
技术领域
本发明涉及集成电路设计领域,具体涉及一种用于电荷泵锁相环电路的单端压控振荡器。
背景技术
在众多的锁相环类型中,电荷泵锁相环(Charge-PumpedPLL,CPPLL)以其结构简单、稳定性好、倍频系数较高、工艺兼容好等优点在各种System-on-Chip(SoC)芯片中得到了广泛的应用。图1所示是电荷泵锁相环的基本结构,在电荷泵锁相环的基本结构中,压控振荡器(VoltageControlledOscillator,VCO)是产生振荡的关键性部件。
图2所示是一种非常常见的单端VCO电路结构,该单端VCO电路结构由晶体管MP(环振控制电路)和奇数级反相延迟单元(DelayCell,DC)首尾相连构成的环形振荡器(简称环振)组成,并在控制电压信号VC的作用下产生受控振荡。这是一种非常典型的单端VCO结构,控制电压信号VC控制晶体管MP的栅压,从而对环振的工作状态进行干预,影响环振的工作频率。当VCO处于工作状态时,负载晶体管MP可以处于饱和状态(控制环振工作电流),也可以处于线性工作状态(控制环振工作电压)。但是,这种典型的单端VCO结构存在一定的非对称性问题,分解图2中VCO的结构,不难发现在振荡输出的正半周期和负半周期内,环振的工作状态存在少许不同。对于单端VCO而言,环振的级数必须是奇数级,因此在正/负半周期内,环振中将有不同数量的延迟单元DC分别对级间负载进行充电和放电,而在另一个振荡半周期内,处于充电/放电的延迟单元数量将逆转,图3和图4详细描述了一个五级单端VCO中的这两种状态。
在图3中,输出振荡信号处于正半周期,此时可以看到,存在三级DC在对级间负载Cload充电,不妨设每一级的充电平均电流为Icharge,而另外两级DC则在对相应的级间负载Cload放电,不妨设每一级的放电平均电流为Idischarge。而在图4中,输出振荡信号处于负半周期,与前述相对应的,存在两级DC对相应的级间负载Cload充电,而存在三级DC对相应的级间负载Cload放电,由于环振的对称性,此时每一级充电/放电的平均电流也均是Icharge和Idischarge。由于分析的相似性,不妨假设晶体管MP处于饱和工作状态。
一般而言,对于上述类型的环振,可针对图3和图4中S点的电流状态建立如式(1)所示的电流方程。
式(1)中,μP为DC中P型MOS晶体管的载流子迁移率、Cox为晶体管单位面积的栅氧化层电容,WMP、LMP分别为晶体管MP的宽长尺寸,VDD为电源电压,VC为控制电压信号,VTP为DC中P型MOS晶体管的阈值电压,而IDC则为DC的平均工作电流(忽略充电/放电的电流差异)。
而事实上,由于前文所述的工作正/负半周不平衡性,上述电流方程式(1)并不成立,实际的电流方程应为式(2)和(3)的形式。
式(2)和(3)中,Ipositive和Inegative分别代表处于正/负半周时晶体管MP的电流,λ为沟长调制因子,VSpos和VSneg分别为对应时刻结点S的电位。
因此,可以求解得到某给定的控制电压VC下结点S的电位的波动情况如式(4)所示。
事实上,结点S正是环形振荡器的电压/电流输入点。由于工作电流的不对称性,施加在环形振荡器上的电压产生了大小如(4)式的变化。另一方面,环振中反相延迟单元的延时(单级DC延迟)与结点S的电压密切相关,其关系如(5)式所示。很显然,对于五级环振而言,振荡周期为单级DC延迟的五倍,即5×td。
式(5)中,Cload为负载Cload的电容大小,Reqn为DC中N型MOS晶体管的等效导通电阻、Reqp为DC中P型MOS晶体管的等效导通电阻、Vs为结点S的电位,ID为P型或N型MOS晶体管的漏源电流。这种延迟的变化将导致VCO输出时钟产生较大的本征抖动,该抖动直接进入输出时钟,无法由环路调整消除。
如图5和图6所示,对于图3和图4所示的五级单端VCO输出频率波动而言,对应1GHz的输出时钟,本征抖动引起的频率变化达到了约18MHz左右(图6中的峰值减去谷值)。
如图7所示,根据图3和图4所示的五级单端VCO的眼图可知,该五级单端VCO的周期-周期抖动均方根值(JCCRMS)达到2.9616ps。
综上所述,现有技术的单端压控振荡器由于自身的先天因素,振荡过程中会产生较大的非对称状态,这同时导致了工作电流的周期性变化,使得输出时钟的本征抖动增大。
发明内容
本发明要解决的技术问题是提供一种充放电平衡性好、输出时钟正/负半周期工作状态完全对称、本征抖动极低的低本征抖动单端压控振荡器。
为了解决上述技术问题,本发明采用的技术方案为:
一种低本征抖动的单端压控振荡器,包括环振控制电路和环形振荡电路,所述环形振荡电路包括第一反相延迟模块、第二反相延迟模块和钳位模块,所述第一反相延迟模块由首尾相连形成偶数级环形结构的多个反相延迟单元组成,所述第二反相延迟模块由多个反相延迟单元组成,所述第二反相延迟模块中的反相延迟单元与第一反相延迟模块中的反相延迟单元一一对应,所述环振控制电路分别与各个反相延迟单元的电源输入端相连,所述第一反相延迟模块中的任意一个反相延迟单元与第一反相延迟模块中距离指定跳数的另一个反相延迟单元相对应,所述第一反相延迟模块中的任意一个反相延迟单元的信号输出端、第二反相延迟模块中对应的反相延迟单元、第一反相延迟模块中对应的另一个反相延迟单元的信号输入端依次相连,所述第一反相延迟模块中的任意一个反相延迟单元通过第二反相延迟模块中对应的反相延迟单元驱动在第一反相延迟模块中对应的另一个反相延迟单元,所述钳位模块由多个衰减系数为-1的钳位单元组成,所述第一反相延迟模块中任意连续的指定数目个反相延迟单元分别构成一个反相延迟单元链,所述钳位单元分别与反相延迟单元链一一对应,且任意一个所述钳位单元分别与对应的反相延迟单元链的链首、链尾相连形成回路,且由一个所述钳位单元的两端分别引出单端压控振荡器的输出信号。
作为本发明上述技术方案的进一步改进:
所述钳位单元由两个反相延迟单元首尾相连组成。
所述钳位模块由8个钳位单元组成,所述第一反相延迟模块中任意连续的8个反相延迟单元分别构成一个反相延迟单元链。
所述第一反相延迟模块由首尾相连形成偶数级环形结构的16个反相延迟单元组成,所述第二反相延迟模块由16个反相延迟单元组成,所述第一反相延迟模块中的任意一个反相延迟单元与第一反相延迟模块中距离指定跳数为9的另一个反相延迟单元相对应。
所述环振控制电路为MOS晶体管电流源。
本发明具有下述优点:
1、本发明第一反相延迟模块由首尾相连形成偶数级环形结构的多个反相延迟单元组成,第一反相延迟模块中的任意一个反相延迟单元与第一反相延迟模块中距离指定跳数的另一个反相延迟单元相对应,第一反相延迟模块中的任意一个反相延迟单元通过第二反相延迟模块中对应的反相延迟单元驱动其在第一反相延迟模块中对应的反相延迟单元,钳位模块由多个衰减系数为-1的钳位单元组成,第一反相延迟模块中任意连续的指定数目个反相延迟单元分别构成一个反相延迟单元链,钳位单元分别与反相延迟单元链一一对应,且任意一个钳位单元分别与对应的反相延迟单元链的链首、链尾相连形成回路,利用偶数级反相延迟单元和带有钳位单元的反相延迟单元链构成的单端压控振荡器结构,最大限度的平衡了压控振荡器的工作电流,有效的降低了单端压控振荡器的本征抖动,具有充放电平衡性好、输出时钟正/负半周期工作状态完全对称、本征抖动极低的优点。
2、本发明的钳位单元进一步由两个反相延迟单元首尾相连组成,对于任意结点即使存在高阶振荡波形也能够获得简单的单端环形振荡器的波形特性,而且具有极低的本征抖动,抑制本征抖动的性能更好。
附图说明
图1为现有技术电荷泵锁相环的基本电路结构示意图。
图2为现有技术典型单端环振的电路结构示意图。
图3为现有技术单端压控振荡器正半周期充放电不平衡状态的电路结构示意图。
图4为现有技术单端压控振荡器负半周期充放电不平衡状态的电路结构示意图。
图5为现有技术单端压控振荡器的输出频率示意图。
图6为现有技术单端压控振荡器的输出频率抖动示意图。
图7为现有技术单端压控振荡器的输出时钟的眼图。
图8为本发明实施例的电路结构示意图。
图9为本发明实施例的原理结构示意图。
图10为本发明实施例各结点(图8中的结点N1~N16)的输出波形示意图。
图11为本发明实施例输出时钟的眼图。
具体实施方式
如图8所示,本实施例低本征抖动的单端压控振荡器包括环振控制电路MP和环形振荡电路,环形振荡电路包括第一反相延迟模块、第二反相延迟模块和钳位模块,第一反相延迟模块由首尾相连形成偶数级环形结构的多个反相延迟单元(101、102、103、104、105、106、107、108、109、110、111、112、113、114、115、116)组成,第二反相延迟模块由多个反相延迟单元(201、202、203、204、205、206、207、208、209、210、211、212、213、214、215、216)组成,第二反相延迟模块中的反相延迟单元与第一反相延迟模块中的反相延迟单元一一对应,环振控制电路分别与各个反相延迟单元的电源输入端相连,第一反相延迟模块中的任意一个反相延迟单元与第一反相延迟模块中距离指定跳数的另一个反相延迟单元相对应,所述第一反相延迟模块中的任意一个反相延迟单元的信号输出端、第二反相延迟模块中对应的反相延迟单元、第一反相延迟模块中对应的另一个反相延迟单元的信号输入端依次相连,第一反相延迟模块中的任意一个反相延迟单元通过第二反相延迟模块中对应的反相延迟单元驱动在第一反相延迟模块中对应的另一个反相延迟单元,钳位模块由多个衰减系数为-1的钳位单元组成,第一反相延迟模块中任意连续的指定数目个反相延迟单元分别构成一个反相延迟单元链,钳位单元分别与反相延迟单元链一一对应,且任意一个钳位单元分别与对应的反相延迟单元链的链首、链尾相连形成回路,且由一个钳位单元的两端分别引出单端压控振荡器的输出信号VOUTN和VOUTP。
本实施例中,环振控制电路为MOS晶体管电流源。需要说明的是,本实施例采用单一的MOS晶体管电流源构成的环振控制电路仅仅是为了描述方便,本实施例的环振控制电路此外也可以根据采用其它复杂类型的环振控制电路。
本实施例中,第一反相延迟模块由首尾相连形成偶数级环形结构的16个反相延迟单元组成,第二反相延迟模块由16个反相延迟单元组成,第一反相延迟模块中的任意一个反相延迟单元与第一反相延迟模块中距离指定跳数为9的另一个反相延迟单元相对应。参见图8,本实施例中第一反相延迟模块中的每个反相延迟单元均分别通过第二反相延迟单元组的一个反相延迟单元前馈驱动由第一反相延迟模块构成的环形结构中的对应的另一个反相延迟单元结点,其具体连接关系为:反相延迟单元101通过反相延迟单元211驱动反相延迟单元112;反相延迟单元102通过反相延迟单元212驱动反相延迟单元113;反相延迟单元103通过反相延迟单元213驱动反相延迟单元114;反相延迟单元104通过反相延迟单元214驱动反相延迟单元115;反相延迟单元105通过反相延迟单元215驱动反相延迟单元116;反相延迟单元106通过反相延迟单元216驱动反相延迟单元101;反相延迟单元107通过反相延迟单元201驱动反相延迟单元102;反相延迟单元108通过反相延迟单元202驱动反相延迟单元103;反相延迟单元109通过反相延迟单元203驱动反相延迟单元104;反相延迟单元110通过反相延迟单元204驱动反相延迟单元105;反相延迟单元111通过反相延迟单元205驱动反相延迟单元106;反相延迟单元112通过反相延迟单元206驱动反相延迟单元107;反相延迟单元113通过反相延迟单元207驱动反相延迟单元108;反相延迟单元114通过反相延迟单元208驱动反相延迟单元109;反相延迟单元115通过反相延迟单元209驱动反相延迟单元110;反相延迟单元116通过反相延迟单元210驱动反相延迟单元111。
本实施例中,钳位模块由8个钳位单元(301、302、303、304、305、306、307、308)组成,第一反相延迟模块中任意连续的8个反相延迟单元分别构成一个反相延迟单元链。参见图8,本实施例中第一反相延迟模块的所有反相延迟单元构成的16级环形结构中,任意8级延迟单元组成的链的首尾通过一个钳位单元相连,具体连接关系为:反相延迟单元101、102、103、104、105、106、107、108通过钳位单元308首尾相连;反相延迟单元102、103、104、105、106、107、108、109通过钳位单元301首尾相连;反相延迟单元103、104、105、106、107、108、109、110通过钳位单元302首尾相连;反相延迟单元104、105、106、107、108、109、110、111通过钳位单元303首尾相连;反相延迟单元105、106、107、108、109、110、111、112通过钳位单元304首尾相连;反相延迟单元106、107、108、109、110、111、112、113通过钳位单元305首尾相连;反相延迟单元107、108、109、110、111、112、113、114通过钳位单元306首尾相连;反相延迟单元108、109、110、111、112、113、114、115通过钳位单元307首尾相连。本实施例在钳位单元308的两端分别引出单端压控振荡器的输出信号VOUTN和VOUTP,但是由于钳位单元308连接在首尾相连形成偶数级环形结构的第一反相延迟模块,因此可以在8个钳位单元(301、302、303、304、305、306、307、308)中任选一个引出单端压控振荡器的输出信号VOUTN和VOUTP。
如图8所示,本实施例中钳位单元301~308均由两个反相延迟单元首尾相连组成,此外,钳位单元301~308也可以根据需要采用其它钳位电路(衰减器)。
如前文所述,单端压控振荡器产生本征抖动的根源是单端压控振荡器的充放电状态不平衡性。即对于整个单端压控振荡器而言,输出时钟正半周期和负半周期中,从电源吸取的电流呈周期性变化,从而导致环振工作电压也出现周期性变化,最终使得输出时钟被加入了这种固有的抖动。而这种周期性变化的变化频率远高于整体环路的调节带宽。因此,这种本征抖动无法通过锁相环环路加以消除。更进一步地考虑到电源内阻的存在,单端压控振荡器周期性变化的电流会在电源内阻上进一步产生周期性变化的压降,这就进一步加剧了单端压控振荡器输出时钟的抖动,并且这种被加剧的抖动同样无法通过PLL环路有效的消除。从根本上讲,造成这种本征抖动的根本原因在于单端压控振荡器充放电电流的不平衡性,因此消除本征抖动的一种基本手段就是平衡单端压控振荡器处于不同半周期中的工作电流。考虑图3和图4中的工作状态,可以将单端压控振荡器产生本征抖动的源发性问题归纳为三个方面:(1)单端压控振荡器必须依赖由奇数级延迟单元组成的环振,以满足巴克豪森准则(Barkhausen’sCriteria)所需的大小为-1的增益要求;(2)奇数级延迟单元势必导致单端压控振荡器工作充/放电不平衡;(3)非平衡的工作电流在单端压控振荡器的供电/调谐电路内阻上产生的压降会影响环振的供电电压。这三个因素的根本原因都集中于电流的不平衡,进一步地可以归结为单端环振在振荡过程中的非对称性。如果能构造一个偶数级的单端环振,使输出时钟正/负半周期时的工作状态完全对称,则可以从根本上解决本征抖动的问题。
如图9所示,将多个奇数级单端环振(图中为5级单端环振)以间隔一级延迟单元相位的方式合并,并构成总体上的偶数级环振,就可以实现在偶数级单端环中保留奇数级单端环振的一种特殊拓扑结构。同时,本实施例中考虑到电气特性的要求,增加了多个钳位单元(即衰减系数为β的衰减单元)。对于图9所示环振中的任意结点而言,其振荡波形uN可以表述为式(6)的形式。
式(6)中,K为各延迟单元的电压增益,ω为振荡频率,为各级间结点(*为通配符,代表A~H)的相位,β为衰减单元的衰减系数。
忽略高阶衰减项,仅保留零阶和一阶项,则式(6)可以简化为式(7)的形式。
不失一般化,对于由m级反相延迟单元构成的环振(m为偶数),其中每n级单元构成自交叉子环,则在系数为β的衰减级的作用下,第l级延迟单元主驱动的级间结点(即结点i由第l级延迟单元主驱动)的振荡波形ui如式(8)所示。
式(8)中,“|”为取模运算,m为反相延迟单元构成的反相延迟单元级数,n为构成自交叉子环的反相延迟单元级数。
式(6)、(7)和(8)描述了在“正弦振荡”条件下环振中任意结点的振荡波形,对于非正弦振荡的形式,可以将其拆分为多个正弦振荡叠加的形式。
基于正弦分析方法,本实施例低本征抖动的单端压控振荡器各结点的输出波形如图10所示,对于一个给定的时刻,不妨假设结点N8为0相位,则所有结点的相位如下表所示:
结点 | N1 | N2 | N3 | N4 | N5 | N6 | N7 | N8 |
相位 | 1π/8 | 10π/8 | 3π/8 | 12π/8 | 5π/8 | 14π/8 | 7π/8 | 0 |
结点 | N9 | N10 | N11 | N12 | N13 | N14 | N15 | N16 |
相位 | 9π/8 | 2π/8 | 11π/8 | 4π/8 | 13π/8 | 6π/8 | 15π/8 | 8π/8 |
对于每一个电路结点,根据电荷守恒原理有式(9)成立。
C·V=Q=I·t(9)
式(9)中,C为结点电容,V为振荡过程中的结点电压摆幅,I为对应驱动级的驱动电流,t为时间。
因此则有
对于本实施例低本征抖动的单端压控振荡器而言,振荡过程中总的充电电流Itotal_positive则可以表示为式(10)。
类似的,总的放电电流Itotal_negative可以表示为式(11)。
根据上述的推演可知,在任意时刻,本实施例低本征抖动的单端压控振荡器整体的充电电流与放电电流完全相等,这就使得(4)式中结点S的电压变化为零,使得单端压控振荡器工作充/放电不平衡,而且输出时钟正/负半周期时的工作状态完全对称,从而从根本上消除了本实施例低本征抖动的单端压控振荡器的本征抖动。
上述分析中使用钳位单元的衰减系数为β,本实施例低本征抖动的单端压控振荡器进一步使用反相延迟单元作为钳位单元(衰减器),将两个反相延迟单元首尾相连,即极性相反地并联连接在一起,钳位单元的衰减系数为-1,因此可以进一步的将任意级间结点的振荡波形VNi描述为式(12)的形式。
根据式(12)很显然可以得知,本实施例低本征抖动的单端压控振荡器使用两个反相延迟单元通过首尾相连组成钳位单元(衰减器),即使任意级间结点的振荡波形包含高阶项,也能同时获得简单的单端环振的振荡波形特性以及极低的本征抖动特性。
综上所述,典型单端压控振荡器由于自身的先天因素,振荡过程中会产生较大的非对称状态,这同时导致了工作电流的周期性变化,使得输出时钟的本征抖动增大。本实施例利用偶数级反相延迟单元构成的单端压控振荡器结构,最大限度的平衡了压控振荡器的工作电流,有效的降低了单端压控振荡器的本征抖动。作为对比,参见图11给出的本实施例单端压控振荡器输出时钟的眼图,可以看到本实施例的周期-周期抖动的均方根值(JCCRMS)仅有约625fs,远小于现有技术典型单端压控振荡器的2.96ps。
以上所述仅是本发明的优选实施方式,本发明的保护范围并不仅局限于上述实施例,凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理前提下的若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (5)
1.一种低本征抖动的单端压控振荡器,包括环振控制电路和环形振荡电路,其特征在于:所述环形振荡电路包括第一反相延迟模块、第二反相延迟模块和钳位模块,所述第一反相延迟模块由首尾相连形成偶数级环形结构的多个反相延迟单元组成,所述第二反相延迟模块由多个反相延迟单元组成,所述第二反相延迟模块中的反相延迟单元与第一反相延迟模块中的反相延迟单元一一对应,所述环振控制电路分别与各个反相延迟单元的电源输入端相连,所述第一反相延迟模块中的任意一个反相延迟单元与第一反相延迟模块中距离指定跳数的另一个反相延迟单元相对应,所述第一反相延迟模块中的任意一个反相延迟单元的信号输出端、第二反相延迟模块中对应的反相延迟单元、第一反相延迟模块中对应的另一个反相延迟单元的信号输入端依次相连,所述第一反相延迟模块中的任意一个反相延迟单元通过第二反相延迟模块中对应的反相延迟单元驱动在第一反相延迟模块中对应的另一个反相延迟单元,所述钳位模块由多个衰减系数为-1的钳位单元组成,所述第一反相延迟模块中任意连续的指定数目个反相延迟单元分别构成一个反相延迟单元链,所述钳位单元分别与反相延迟单元链一一对应,且任意一个所述钳位单元分别与对应的反相延迟单元链的链首、链尾相连形成回路,且由一个所述钳位单元的两端分别引出单端压控振荡器的输出信号。
2.根据权利要求1所述的低本征抖动的单端压控振荡器,其特征在于:所述钳位单元由两个反相延迟单元首尾相连组成。
3.根据权利要求2所述的低本征抖动的单端压控振荡器,其特征在于:所述钳位模块由8个钳位单元组成,所述第一反相延迟模块中任意连续的8个反相延迟单元分别构成一个反相延迟单元链。
4.根据权利要求3所述的低本征抖动的单端压控振荡器,其特征在于:所述第一反相延迟模块由首尾相连形成偶数级环形结构的16个反相延迟单元组成,所述第二反相延迟模块由16个反相延迟单元组成,所述第一反相延迟模块中的任意一个反相延迟单元与第一反相延迟模块中距离指定跳数为9的另一个反相延迟单元相对应。
5.根据权利要求1~4中任意一项所述的低本征抖动的单端压控振荡器,其特征在于:所述环振控制电路为MOS晶体管电流源。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310214261.9A CN103326715B (zh) | 2013-05-31 | 2013-05-31 | 一种低本征抖动的单端压控振荡器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310214261.9A CN103326715B (zh) | 2013-05-31 | 2013-05-31 | 一种低本征抖动的单端压控振荡器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103326715A CN103326715A (zh) | 2013-09-25 |
CN103326715B true CN103326715B (zh) | 2015-11-18 |
Family
ID=49195283
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310214261.9A Active CN103326715B (zh) | 2013-05-31 | 2013-05-31 | 一种低本征抖动的单端压控振荡器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103326715B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112332839B (zh) | 2020-11-05 | 2024-03-01 | 北京奕斯伟计算技术股份有限公司 | 压控振荡器及其控制方法、p2p接口电路、电子设备 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0805553A1 (en) * | 1996-05-02 | 1997-11-05 | STMicroelectronics S.r.l. | Voltage-controlled oscillator and phase lock circuit incorporating this oscillator |
JP2005136672A (ja) * | 2003-10-30 | 2005-05-26 | Ricoh Co Ltd | Pll回路 |
CN101141129A (zh) * | 2007-10-26 | 2008-03-12 | 威盛电子股份有限公司 | 电压控制振荡器电路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070052483A1 (en) * | 2005-03-09 | 2007-03-08 | Markus Dietl | Oscillator |
-
2013
- 2013-05-31 CN CN201310214261.9A patent/CN103326715B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0805553A1 (en) * | 1996-05-02 | 1997-11-05 | STMicroelectronics S.r.l. | Voltage-controlled oscillator and phase lock circuit incorporating this oscillator |
JP2005136672A (ja) * | 2003-10-30 | 2005-05-26 | Ricoh Co Ltd | Pll回路 |
CN101141129A (zh) * | 2007-10-26 | 2008-03-12 | 威盛电子股份有限公司 | 电压控制振荡器电路 |
Non-Patent Citations (2)
Title |
---|
Lizhong Sun.A Quadrature Output Voltage Controlled Ring Oscillator Based on Three-Stage Sub-feedback Loops.《Circuits and Systems, 1999. ISCAS "99. Proceedings of the 1999 IEEE International Symposium on》.1999,第2卷176 - 179. * |
占空比优化的1.25GHz CMOS锁相环;马卓;《计算机工程与科学》;20120229;第34卷(第2期);第62-66页 * |
Also Published As
Publication number | Publication date |
---|---|
CN103326715A (zh) | 2013-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Grozing et al. | CMOS ring oscillator with quadrature outputs and 100 MHz to 3.5 GHz tuning range | |
US8154352B2 (en) | Oscillating circuit | |
Mandal et al. | Ring oscillators: Characteristics and applications | |
KR19990025790A (ko) | 다중궤환 루프 링발진기 및 그 지연셀 | |
US8513997B2 (en) | RF duty cycle correction circuit | |
CN101102110B (zh) | 用于高速压控振荡器的差分电路延迟单元 | |
US7737795B2 (en) | Voltage controlled oscillator | |
US6856208B2 (en) | Multi-phase oscillator and multi-phase oscillation signal generation method | |
US5469116A (en) | Clock generator circuit with low current frequency divider | |
US20080197931A1 (en) | Oscillator | |
CN100558156C (zh) | 适用于高清数字电视的低抖动时钟生成电路 | |
US10998896B2 (en) | Clock doublers with duty cycle correction | |
CN106209086A (zh) | 电压控制环形振荡器 | |
Rashmi et al. | Design of phase frequency detector and charge pump for high frequency pll | |
CN103326715B (zh) | 一种低本征抖动的单端压控振荡器 | |
CN109478890A (zh) | 用于时钟相位生成的方法和装置 | |
US20110089987A1 (en) | Multi-phase signals generator | |
US7437137B2 (en) | Mixer system | |
CN209692720U (zh) | 一种环形rc振荡器电路 | |
US20140266478A1 (en) | Low power oscillator with negative resistance boosting | |
CN107317580B (zh) | 一种高稳定性振荡器电路及其实现方法 | |
US6208179B1 (en) | Dividing circuit and transistor stage therefor | |
CN103812503A (zh) | 一种差分延迟单元电路及环形振荡器 | |
US9479144B2 (en) | Extended range ring oscillator using scalable feedback | |
CN203014775U (zh) | 一种差分延迟单元电路及环形振荡器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |