CN103312293B - 阻抗校正装置与阻抗校正方法 - Google Patents

Abstract

本发明提供一种阻抗校正装置与阻抗校正方法。该阻抗校正装置包含：可变阻抗、运算调整器、模拟数字转换器与控制器。运算调整器接收第一模拟信号与第二模拟信号并进行差值运算而产生一输出电压。模拟数字转换器根据输出电压产生一调整码。控制器耦接模拟数字转换器与可变阻抗，并且依据调整码来调整可变阻抗的电阻值。

Description

阻抗校正装置与阻抗校正方法

技术领域

本发明涉及一种校正装置，特别涉及一种阻抗校正装置及阻抗校正方法。

背景技术

半导体工艺伴随着一定程度的工艺偏移(processvariation，加工偏差)，而工艺偏移会造成集成电路内元件特性的改变，例如阻抗的电阻值会偏移。而电阻的在不同的电子元件中可能会造成不同的影响，例如，在滤波器中，电阻的变异会使频宽偏移，又例如，在振荡器中，电阻的变异则会导致频率偏移。又例如，在通信系统中，严格规范发送端与接收端的阻抗匹配，若阻抗不匹配会导致信号失真甚至通信中断的风险，电阻的变异将会导致阻抗不匹配的问题。因此，如何克服工艺偏移所造成电阻值的偏移，一直是集成电路设计的挑战。

传统上会采用微调(trimming)的方式修正电阻值，或者通过工艺控制(processcontrol)降低工艺偏移量。但前者会增加测试时间与成本，后者会增加集成电路的制造成本，都是不经济的作法。

有鉴于此，提出一种新的架构，来准确校正集成电路(integratedcircuit，IC)的内部阻抗，并进一步改善成本。

发明内容

鉴于以上已知技术的问题，本发明提供一种阻抗校正装置，包含：可变阻抗、运算调整器、模拟数字转换器与控制器。运算调整器接收一第一模拟信号与一第二模拟信号并进行运算而产生一输出电压。模拟数字转换器接收输出电压进而产生调整码。控制器耦接模拟数字转换器与可变阻抗，并且依据调整码来调整可变阻抗的电阻值。

本发明还提供一种阻抗校正方法，包含：将一第一模拟信号与一第二模拟信号进行运算而产生一输出电压；接收输出电压进而产生一调整码；及依据调整码来调整一可变阻抗的电阻值。

综上所述，根据本发明的阻抗校正装置与阻抗校正方法是利用自我校正阻抗(self-calibration)的机制，先在模拟领域将参考用的第二模拟信号与相应可变阻抗的电阻值的第一模拟信号进行差值运算以得知电阻值的偏移量，再转换为数字码(即，调整码)以供数字电路(即，控制器)判断工艺的偏移量，并利用数字领域可程序化的特性依据工艺的偏移量修正可变阻抗的电阻值。

为使本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举多个优选实施例，并配合所附图式，作详细说明如下。

附图说明

图1为本发明的阻抗校正装置的第一实施例的示意图；

图2为本发明的阻抗校正装置的第二实施例的示意图；

图3为本发明的阻抗校正装置的运算调整器的第一详细结构的示意图；

图4为本发明的阻抗校正装置的运算调整器的第二详细结构的示意图；

图5为本发明的阻抗校正装置的运算调整器的第三详细结构的示意图；

图6为本发明的阻抗校正装置的运算调整器的第四详细结构的示意图；

图7为图6中相许器对各开关的控制信号的时序图；及

图8为本发明的阻抗校正装置的流程图。

【主要元件符号说明】

10运算调整器

20可变阻抗

30控制器

40模拟数字转换器

50增益控制器

102减法器

104运算放大器

122减法器

124运算放大器

148运算放大器

166运算放大器

168相许器

C1第一电容

C2第二电容

C3第三电容

C4第四电容

C5第五电容

C6第六电容

S1第一开关

S2第二开关

S3第三开关

S4第四开关

S5第五开关

S6第六开关

S7第七开关

S8第八开关

S9第九开关

S10第十开关

S11第十一开关

S12第十二开关

Ib第一电流

Ibx第二电流

I_in差值电流

I_M第一参考电流

Vx第一参考电压

M1第一晶体管

M2第二晶体管

Rpoly电阻

R1第一电阻

R2第二电阻

R3第三电阻

R4第四电阻

Rf第一电阻

Rc第二电阻

Rs第三电阻

Signal1第一模拟信号

Signal2第二模拟信号

V1第一电压

V2第二电压

Va第一电压

Vb第二电压

Vcms第一预设电压

Vcms+第一模拟信号

Vcms-第二模拟信号

Vcmi第二预设电压

Vcmo第三预设电压

Vo输出电压

Vo2调整后的输出电压

具体实施方式

图1为根据本发明的阻抗校正装置的第一实施例的示意图，阻抗校正装置包含：运算调整器10、可变阻抗20、控制器30与模拟数字转换器40。模拟数字转换器40耦接在运算调整器10与控制器30之间，并且控制器30耦接在模拟数字转换器40与可变阻抗20之间。运算调整器10接收第一模拟信号Signal1与第二模拟信号Signal2，并且进行第一模拟信号Signal1与第二模拟信号Signal2的差值运算而产生一输出电压Vo。模拟数字转换器40根据输出电压Vo进而产生一调整码。控制器30依据调整码来调整可变阻抗20的电阻值。

图2为根据本发明的阻抗校正装置的第二实施例的示意图，在运算调整器10和模拟数字转换器40之间可设置一增益控制器50。运算调整器10产生的输出电压Vo会先输出给增益控制器50。增益控制器50将输出电压Vo调整后产生调整后的输出电压Vo2，并将调整后的输出电压Vo2提供给模拟数字转换器40。模拟数字转换器40将调整后的输出电压Vo2进行模拟数字的转换，以产生数字的调整码。其中，输出电压Vo为两个端点所产生的差动电压，或由单端对地所产生的电压。

其中，第一模拟信号Signal1和第二模拟信号Signal2可为电流信号。此外，第一模拟信号Signal1和第二模拟信号Signal2也可为电压信号。

图3为图2所示的运算调整器10的一实施例的示意图。在图3所示的电路架构中，运算调整器10以小信号模式的情况来表示。其中，第一模拟信号为第一电流Ib，第二模拟信号为第二电流Ibx。其中，第一电流Ib为随工艺偏移的信号，而第二电流Ibx为不随工艺偏移的信号。因此，通过比较两者(第一电流Ib和第二电流Ibx)的差异可间接得到工艺偏移的量。为方便说明，于此假设偏移量为△％(△可为正或负)。

其中，第一电流Ib根据预定电压与芯片的一内部电阻Rpoly的比值而产生。在一实施例中，第一电流Ib与内部电阻Rpoly的关系式为 $Ib=K1\×\frac{Vbg}{Rpoly}=K2\frac{Vbg}{Rpo1y^{\′}(1+\mathrm{\Δ})}=K3\frac{Vbg}{(1+\mathrm{\Δ})}.$ 其中，Vbg为在不随着温度变化和工艺漂移而改变的一预定电压，而K1、K2、K3为第一电流Ib的调整参数。其中，由于芯片内部电阻Rpoly可能具有工艺偏移的现象，因此Rpoly可表示为Rpoly'(1+Δ)，其中Rpoly'为内部电阻的理想电阻值。

其中，第二电流Ibx是根据预定电压与一外部参考电阻R_ext(或称为芯片外部的精准电阻)的比值而产生。在一实施例中，第二电流Ibx与外部参考电阻R_ext的关系式为其中，K₄和K₅是为了调整第一电流Ib和第二电流Ibx的比例差。

于此，外部参考电阻R_ext的电阻值对应于内部电阻Rpoly的理想电阻值(即未发生工艺漂移时的电阻值)。因此，通过计算第一电流Ib和第二电流Ibx的差值即可得知偏移量。

芯片的内部电阻包含了多种形态。较常见的为多晶电阻(polyresistor)和扩散电阻(diffusionresistor)。多晶电阻由芯片中的多晶材质如多晶硅(polysilicon)等形成，而扩散电阻由芯片中有经过扩散处理(diffusionprocess)的区域所形成。以上的电阻形态并非用以限定本发明，根据本发明所披露的概念也可使用在其他形态的内部电阻中。

其中，运算调整器10包含：减法器102、运算放大器104、第一晶体管M1、第二晶体管M2、第一电阻Rf、第二电阻Rc与第三电阻Rs。

减法器102的输入端接收第一电流Ib和第二电流Ibx，而减法器102的输出端则耦接运算放大器104的第二端(如，正输入端)。

减法器102将第一电流Ib减去第二电流Ibx而产生一差值电流I_in。运算放大器104的第一端(如，负输入端)接地，且其第二端接收差值电流I_in。第一晶体管M1的第二端耦接运算放大器104的第三端(如，输出端)，且其第一端连接电源。第二晶体管M2的第二端耦接第一晶体管M1的第二端，且其第一端连接电源。第一电阻Rf的第一端耦接运算放大器104的第二端，且其第二端耦接第一晶体管M1的第三端。第二电阻Rc的第一端耦接第一晶体管M1的第三端，且其第二端耦接到地。第三电阻Rs的第一端耦接第一晶体管M1的第三端，且其第二端耦接第二晶体管M2的第三端。于此，第三电阻Rs的第二端产生输出电压Vo。

以图2及图3所示的架构为例，可变阻抗20的条件范例性说明如下。

V_x＝I_in×R_f...................公式f.1

$I_M=I_{in}+\frac{V_x}{R_c}+\frac{V_x-V_o}{R_s}$ ...................公式f.2

$I_M\×N=\frac{V_o-V_x}{R_s}$ ...................公式f.3

将公式f.2带入公式f.3

$I_{in}\×N+\frac{N\×V_x}{R_c}+N\×\frac{V_x-V_o}{R_s}=\frac{V_o-V_x}{R_s}$

$I_{in}\×N+\frac{N\×V_x}{R_c}=(N+1)\frac{V_o-V_x}{R_s}$

$V_X+\frac{N}{N+1}\×I_{in}\×R_s+\frac{N}{N+1}\frac{R_s}{R_c}{V}_x=V_o$

$V_o=I_{in}\×\[R_f+\frac{N}{N+1}{R}_s+\frac{N}{N+1}\frac{R_s}{R_c}{R}_f\]$ .......公式f.4

定义R_s＝R_s'*(1+Δ)

R_f＝R_f'*(1+Δ)

定义lb＝k×V_bg/(1+Δ)，k为常数

lbx＝k×V_bg，k为常数

先将I_in＝Ib-Ibx带入公式f.4

$V_o=\[\frac{{\mathrm{kV}}_{bg}}{1+\mathrm{\Δ}}-{\mathrm{kV}}_{bg}\]\×\[{R_f}^{\′}(1+\mathrm{\Δ})+\frac{N}{N+1}{R_s}^{\′}(1+\mathrm{\Δ})+\frac{N}{N+1}\frac{{R_s}^{\′}(1+\mathrm{\Δ})}{{R_c}^{\′}(1+\mathrm{\Δ})}{R_f}^{\′}(1+\mathrm{\Δ})\]$

$={\mathrm{kV}}_{bg}\[{R_f}^{\′}+\frac{N}{N+1}{R_s}^{\′}+\frac{N}{N+1}\frac{{R_s}^{\′}}{{R_c}^{\′}}{R}_{f^{\′}}\]+\[1-(1+\mathrm{\Δ})\]$

$=K\×\mathrm{\Δ}$ ......公式f.5

其中，V_x为第一晶体管M1的第三端、第一电阻Rf、第二电阻Rc及第三电阻Rs相互耦接的节点的电压，且I_M表示流经此节点的电流，而N为常数。I_in表示减法器102输出的差值电流，也就是运算放大器104的第二端的输入电流。K为一常数值，而Δ为可变阻抗20的电阻值因工艺所产生的偏移量。

由上述公式f.5可以得到，输出电压Vo为一常数值(K)乘上偏移量(Δ)。

基于公式f.5，假设Δ为0.2，即表示偏移量为20％，此时输出电压Vo则代表有20％的偏移量。相同地，Δ为0.1，也是代表偏移量为10％，此时输出电压Vo则代表有10％的偏移。若是系统是正常的没有偏移量，即Δ为0，其输出电压Vo＝K×0，即为0。

其中，运算放大器104的第二端的输入电流(I_in)即为接收到的第一电流Ib或第二电流Ibx。根据本发明的的阻抗校正装置与方法是先将第一电流Ib减去第二电流Ibx之后，再带入上述的公式f.4，所得到的输出电压Vo＝K×Δ。当增益控制器50接收输出电压Vo而产生调整后的输出电压Vo2。假设增益控制器50将输出电压Vo调整β倍而得到调整后的输出电压Vo2＝K×Δ×β。其中，调整后的输出电压Vo2的电压范围可以符合到模拟数字转换器40的全动态范围(FullDynamicRange)。

全动态范围，即为模拟数字转换40的输入电压的范围。以下列举7位的模拟数字转换器40的例子来说明：假设模拟数字转换器40的输入电压的全动态范围是从-1伏特到1伏特。其中，0伏特对应到的数字码为0、1伏特则对应到的数位码为63，而-1伏特则对应出的数位码为-64。

所以，增益控制器50的设置是希望能把提供给模拟数字转换器40的电压(即，调整后的输出电压Vo2)的电压范围对应到模拟数字转换器40的输入范围内的输入电压，也即，达到全动态范围的效果。举例而言，依偱上例，模拟数字转换器40的输入电压的全动态范围是从-1伏特到1伏特。由于Vo＝K×Δ中，k为已知常数，因为偏移量Δ在工艺中有其预估的范围，例如±0.2～±0.3，即±20％～±30％。在设计β值之前，可先预定一Δ_max值，例如：±0.2，因此Vo的最大值为0.2k，假设0.2k>1，可设计β<1，若0.2k<1，可设计β>1，使得Vo2＝K×Δ_max×β＝1，以达到全动态范围的效果。

请注意，虽然以上实施例以模拟数字转换器40的位数为7位为例，但本发明并不限定于此，模拟数字转换器的位数也可例如为少于7位，以及8位，9位，10位...等任意一种位数，其可依据系统的设计来加以选择。

其中，模拟数字转换器40接收调整后的输出电压Vo2并将其转换为数字的调整码Vcode，然后控制器30再依据此该调整码Vcode调整可变阻抗20的电阻值。

举例来说，假设可变阻抗20因工艺所产生的偏移量Δ为10％。此时，运算调整器10所得到输出电压Vo(Vo＝K×Δ)表示偏移量为10％。经由增益控制器50调整β倍后产生调整后的输出电压Vo2(Vo2＝K×Δ×β)。于此，调整后的输出电压Vo2是对应模拟数字转换器40的全动态范围(FullDynamicRange)。接着，模拟数字转换器40是基于调整后的输出电压Vo2来产生调整码Vcode，是以调整码Vcode也表示偏移量为10％。此时，控制器30将依据10％的偏移量(即调整码Vcode)调整可变阻抗20的电阻值，其中，增益控制器50的设计可以用电阻分压达成，但本发明并不限定增益控制器50的结构。

以下，列举两个范例以资说明。

范例一：

假设最大偏移量为±20％，输出电压Vo为1.2伏特，且增益控制器50调整倍率β为0.8。此时，输出电压Vo调整β倍后得到调整后的输出电压Vo2为0.96。其中，模拟数字转换器40采用7位，所以全动态范围为-64到63的数字值。假设模拟数字转换器40最大可测量到1V，所以，当调整后的输出电压Vo2为1V时，模拟数字转换器40所求得调整码Vcode＝63，即对应至最大偏移量20％。现在，调整后的输出电压Vo2为0.96，控制器30由求得的调整码Vcode为60。其中，控制器30依据调整码Vcode＝60计算偏移量或以查表法来调整可变阻抗20的电阻值。假设现在的可变阻抗20的电阻值为2k，控制器30可由计算得知调整码Vcode＝60代表偏移19％。换言之，控制器30依据该可变阻抗的最大偏移量(20％)及该模拟数字转换器的全动态范围(±1V)来调整该可变阻抗的电阻值；在另一实施例中，也可将每一Vcode所对应的偏移量储存在一表中，以提供查表。所以2k要往上调整19％，也就是2k+2k*0.19等于2.38k左右。因此，控制器30依据调整码Vcode为60时将可变阻抗20的电阻值从2k调整为2.38k左右。

范例二：

假设最大偏移量为±20％，输出电压Vo为0.4伏特且增益控制器50调整倍率β为1.2时，输出电压Vo调整β倍后得到调整后的输出电压Vo2＝0.48。其中，模拟数字转换器40采用7位，所以全动态范围为-64到63数字值。假设现在模拟数字转换器40最大可测量到±1V，所以，当调整后的输出电压Vo2为1V时，模拟数字转换器40转换得调整码Vcode＝63。现在，调整后的输出电压Vo2为0.48，控制器30由求得的调整码Vcode为30。其中，控制器30依据调整码Vcode＝30计算偏移量或查表法来调整可变阻抗20的电阻值。假设现在的可变阻抗20的电阻值为2k，控制器30可由计算得知调整码Vcode＝30代表9.5％。换言之，控制器30依据该可变阻抗的最大偏移量(20％)及该模拟数字转换器的全动态范围(±1V)来调整该可变阻抗的电阻值；在另一实施例中，也可将每一Vcode所对应的偏移量储存在一表中，以提供查表。因此，可变阻抗20的电阻值从2k要往上调整9.5％，也就是2k+2k*0.095，等于2.2k左右。因此，控制器30依据调整码Vcode为30时，将可变阻抗20的电阻值从2k调整为2.2k左右。

相同地，当最大偏移量为±20％，且输出电压Vo为负值时，若模拟数字转换器40可对应到的全动态范围为-1V，模拟数字转换器40转换得调整码Vcode＝-64，而输出电压Vo调整β倍后得到调整后的输出电压Vo2＝βVo同样为负值，其所对应的调整码可以上述的方式计算得之。可变阻抗偏移量的运算方法，与正偏移量的运算方法相同，于此，就不加以赘述。

所以，当Ib-Ibx>0，代表内部电阻的阻值偏低，需向上调整。此时，经公式f.5所得到输出电压得到正值，可变阻抗的调整方向为将内部电阻的阻值往上增加。当Ib-Ibx<0，代表内部电阻的阻值偏高，需向下调整。此时，经公式f.5所得到的输出电压为负值，可变阻抗的调整方向为将内部电阻的阻值往下减少。详细的叙述与范例1、范例2相同，在此不加以赘述。

图4为图1所示的运算调整器的第二实施例的电路示意图。请参考图4，运算调整器10包含：减法器122、运算放大器124与电阻R。

在此实施例中，第一模拟信号为第一电流Ib，而第二模拟信号为第二电流Ibx。

减法器122将第一电流Ib减去第二电流Ibx而产生一差值电流。运算放大器124的第一端耦接减法器122并且接收差值电流。运算放大器124的第二端接地，且其第三端产生输出电压Vo。电阻Rpoly的第一端耦接运算放大器124的第一端，且其第二端耦接运算放大器124的第三端。

在此实施例中，可利用电阻R调整输出电压Vo对应到模拟数字转换器40的全动态范围，其关系式为Vo＝(Ib-Ibx)*Rpoly。由于 Rpoly＝Rpoly(desire)×(1+Δ)，运用公式的推导，可得知输出电压Vo为一常数K相乘Δ，也即Vo＝K×Δ，使得输出电压Vo可以直接对应到模拟数字转换器40的全动态范围。第一电流Ib利用内部电阻计算的含有偏移量的电流，而第二电流Ibx是利用外部参考电阻计算的精准电流；调整可变阻抗的方法与范例1、范例2相似，于此不加以赘述。

请参考图5，其为图1所示的运算调整器的第三详细结构的示意图。运算调整器10包含：运算放大器148、第一电阻R1、第二电阻R2、第三电阻R3与第四电阻R4。

在此实施例中，第一模拟信号为第一电压信号V1，而第二模拟信号为第二电压信号V2。运算放大器124的第一端耦接减法器122并接收差值电流。运算放大器124的第二端接地，而其第三端为输出电压Vo。第一电阻R1的第一端接收第一电压信号V1，且其第二端耦接运算放大器148的第一端。第二电阻R2的第一端接收第二电压信号V2，且其第二端耦接运算放大器148的第二端。第三电阻R3的第一端耦接运算放大器148的第一端，且其第二端耦接运算放大器148的第三端。第四电阻R4的第一端耦接运算放大器148的第二端，且其第二端耦接运算放大器148的第三端。

于此，可得到第一电压信号V1、第二电压信号V2、输出电压Vo、第一电阻R1、第二电阻R2、第三电阻R3与第四电阻R4之间的关系式为 $Vo=V2\frac{R4}{R2}-V1\frac{R3}{R1},$ 举例而言， $V2=Ib\&times;Rpoly=K\&times;\frac{Vbg}{Rpoly}\&times;Rpoly,$ 可视为一参考电压，Rpoly＝Rpoly(desire)×(1+Δ)，可视为一带有偏移量信息的电压，运用公式的推导，可得知输出电压Vo为一常数K相乘Δ，也即Vo＝K×Δ，使得输出电压Vo可以直接对应到模拟数字转换器40的全动态范围。因此，在此实施例中，可利用第一电阻R1、第二电阻R2、第三电阻R3与第四电阻R4调整输出电压Vo，使其对应到模拟数字转换器40的全动态范围。若输出电压Vo可以得到工艺的偏移量，且此工艺的偏移量是依据工艺的偏移而导致IC内部电阻的偏移，而导致属于IC内部电阻一部分的可变阻抗20的电阻值也会因工艺的而产生偏移，调整可变阻抗的方法与范例1、范例2相似，在此不加以赘述。

接着，请参考图6，其为图1所示的运算调整器的第四实施例详细结构的示意图。其中，运算调整器10包含：电容切换单元、运算放大器166与相许器168。电容切换单元，具有多个电容与多个开关。相许器耦接该电容切换单元，控制这些开关的开启与关闭的时序来对这些电容进行充放电。一运算放大器166，耦接该电容切换单元，利用这些电容充放电而进行差值运算以产生一第一运算电压与一第二运算电压，且该运算放大器将该第一运算电压减去该第二运算电压而产生输出电压，且使得该输出电压可对应到该模拟数字转换器的全动态范围。

其中，电容切换单元又包含：第一电容C1、第二电容C2、第三电容C3、第四电容C4、第五电容C5、第六电容C6、第一开关S1、第二开关S2、第三开关S3、第四开关S4、第五开关S5、第六开关S6、第七开关S7、第八开关S8、第九开关S9、第十开关S10、第十一开关S11、第十二开关S12。第一电容C1的第二端耦接运算放大器166的第一端。第二电容C2的第二端耦接运算放大器166的第一端。第三电容C3的第一端耦接运算放大器166的第一端，其第二端耦接运算放大器166的第三端。第四电容C4的第二端耦接运算放大器166的第二端。第五电容C5的第二端耦接运算放大器166的第二端。第六电容C6的第一端耦接运算放大器166的第二端，其第二端耦接运算放大器166的第四端。

第一开关S1的第一端接收第一模拟信号，第一开关S1的第二端耦接第一电容Cs的第一端。第二开关S2的第一端接收第二模拟信号，其第二端耦接第二电容C1的第一端。第三开关S3的第一端耦接第一电容C1的第一端，其第二端耦接一第一预设电压Vcms。第四开关S4的第一端耦接第二电容C1的第一端，其第二端耦接第一预设电压Vcms。第五开关S5的第一端耦接第三电容C3的第一端，其第二端耦接第二预设电压Vcmi。第六开关S6的第一端耦接第三电容C3的第二端，其第二端耦接一第三预设电压Vcmo。第七开关S7的第一端接收第一模拟信号，其第二端耦接第四电容C4的第一端。第八开关S8的第一端接收第二模拟信号，其第二端耦接第五电容C5的第一端。第九开关S9的第一端耦接第四电容C4的第一端，其第二端耦接该第一预设电压Vcms。第十开关S10的第一端耦接第五电容C5的第一端，其第二端耦接第一预设电压Vcms。第十一开关S11的第一端耦接第六电容C6的第一端，其第二端耦接第二预设电压Vcmi。第十二开关S12的第一端耦接第六电容C6的第二端，其第二端耦接第三预设电压Vcmo。

相许器168耦接第一开关S1～第六开关S12，通过控制第一开关S1～第十二开关S12开启与关闭的时序，来对第一电容C1、第二电容C2、第三电容C3、第四电容C4、第五电容C5与第六电容C6进行充放电以达成差值运算，以及适当设计第一至第六电容(C1～C6)的电容值使得输出电压Vo可对应到全动态范围的输出电压Vo。

其中，第一电容C1、第二电容C2、第四电容C4及第五电容C5的电容值为Cs，第三电容C3及第六电容C6的电容值为Ch。且Vcms为共同电压，Vb为第二电压，即可视为一参考电压，Va为第一电压，即可视为一带有偏移量信息的电压。

其中，第一模拟信号为Vcms+(Va/2)，且第二模拟信号为Vcms-(Vb/2)。

接着，请参考图7，其为图6所示的第四实施例中相许器168的控制时序图。在相位phase1时，第一模拟信号与第二模拟信号对第一电容C1与第二电容C2充电，这时，第一开关S1、第二开关S2、第五开关S5与第六开关S6的开关会导通，而第三开关S3与第四开关S4会开启，所以第一电容C1与第二电容C2被充电使得其上的总电容值Q＝Cs(Vcms+Va/2-Vcmi)+Cs(Vcms-Vb/2-Vcmi)。

在相位phase2时，第一开关S1、第二开关S2、第五开关S5与第六开关S6的开关会开启，而第三开关S3与第四开关S4会导通，使得，第一电容C1与第二电容C2的电荷会往第三电容C3上充电，使得第一运算电压 ${\mathrm{Vo}}^{+}=Vcmo+\frac{Cs}{Ch}\frac{Va-Vb}{2}.$

相同地，在相位phase1时，第一模拟信号与第二模拟信号会通过第七开关S7、第八开关S8、第十一开关S11与第十二开关S12的开关导通，而第九开关S9与第十开关S10开启的路径，使得第四电容C4与第五电容C5被充电而使其上的总电容值Q＝Cs(Vcms+Va/2-Vcmi)+Cs(Vcms-Vb/2-Vcmi)。

在相位phase2时，第七开关S7、第八开关S8、第十一开关S11与第十二开关S12会开启，而第九开关S9与第十开关S10会导通，使得第四电容C1与第五电容C2的电荷会往第六电容C3上充电。因此，第二运算电压 ${\mathrm{Vo}}^{-}=Vcmo+\frac{Cs}{Ch}\frac{Vb-Va}{2}.$

所以输出电压运用公式的推导，可得知输出电压Vo为一常数K相乘Δ，也即Vo＝K×Δ，也即输出电压Vo可以直接对应到模拟数字转换器40的全动态范围。所以且可利用第一电容至第四电容的电容值Cs与第三、第六电容的电容值Ch调整输出电压Vo对应到模拟数字转换器40的全动态范围，调整可变阻抗的方法与范例1、范例2相似，在此不加以赘述。

接着，图8为根据本发明一实施例的阻抗自我校正方法的流程图，包括以下步骤：

步骤S110：将一第一模拟信号与一第二模拟信号进行差值运算而产生一输出电压，第一模拟信号具有可变阻抗的偏移量信息，第二模拟信号为一参考信号。

步骤S120：由一模拟数字转换器接收输出电压进而产生一调整码。

步骤S130：依据调整码来调整一可变阻抗的电阻值。

其中，输出电压对应模拟数字转换器的全动态范围。

或者，阻抗自我校正方法可还包含调整输出电压的步骤，使输出电压对应至模拟数字转换器的全动态范围。

其中，第一模拟信号为一电流或一电压，且第二模拟信号为一电流或一电压。

本发明提出一个自我校正阻抗的机制，目的也是为了修正工艺偏移造成阻抗的偏差。可变阻抗一般存在于滤波器、振荡器、通信系统的传送器与接收器中，因此通过本发明的调整可变阻抗的电阻值，使得滤波器可以校正频宽，又或者，振荡器可以校正频率，且通信系统的传送器与接收器的内阻抗可达阻抗匹配。

综上所述，根据本发明的阻抗校正装置与方法是利用自我校正阻抗(self-calibration)的机制，先在模拟领域将参考用的第二模拟信号与相应可变阻抗的电阻值的第一模拟信号进行差值运算以得知可变阻抗的电阻值的偏移量，再转换为数字码(即，调整码)以供数字电路(即，控制器)判断工艺的偏移量，并利用数字领域可程序化的特性依据工艺的偏移量修正可变阻抗的电阻值。在一些实施例中，根据本发明的阻抗校正装置与方法还可在进行模拟数字转换前，将差值放大到模拟数字转换器的全动态范围，以提高电阻值校正精准度。在一些实施例中，根据本发明的阻抗校正装置与方法还可直接使用系统的模拟前端电路(analogfront-endcircuit；AFE)中的模拟数字转换器，也就是说可与其他电路共享模拟数字转换器，因而只需增加少量硬件资源即可达到阻抗校正，进而降低测试成本。

虽然本发明的优选实施例披露如上所述，然而其并非用以限定本发明，任何本领域的普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的专利保护范围须视本说明书所附的权利要求范围所界定者为准。

Claims (17)

1.一种阻抗校正装置，包含：

一可变阻抗；

一运算调整器，接收一第一模拟信号与一第二模拟信号并进行差值运算而产生一输出电压，所述第一模拟信号具有所述可变阻抗的偏移量信息，所述第二模拟信号为一参考信号，所述参考信号不随工艺偏移而改变；

一模拟数字转换器，耦接所述运算调整器，接收所述输出电压进而产生一调整码；及

一控制器，耦接所述模拟数字转换器与所述可变阻抗，以依据所述调整码来调整所述可变阻抗的电阻值。

2.根据权利要求1所述的阻抗校正装置，还包含：

一增益控制器，耦接于所述运算调整器与所述模拟数字转换器之间，以调整所述输出电压的电压。

3.根据权利要求1或2所述的阻抗校正装置，其中，所述输出电压对应所述模拟数字转换器的全动态范围。

4.根据权利要求1所述的阻抗校正装置，其中，所述控制器依据所述可变阻抗的最大偏移量与所述模拟数字转换器的全动态范围来调整所述可变阻抗的电阻值。

5.根据权利要求1所述的阻抗校正装置，其中，所述第一模拟信号为一第一电流，是依据一预定电压与一内部电阻的比值而产生的，所述第二模拟信号为一第二电流，是依据所述预定电压与一外部参考电阻的比值而产生的，其中所述内部电阻具有所述可变阻抗的偏移量信息。

6.根据权利要求1所述的阻抗校正装置，其中，所述运算调整器包含：

一减法器，以比较所述第一模拟信号与所述第二模拟信号的差值并产生对应所述差值的一差值电流；

一运算放大器，所述运算放大器的第一端接地，所述运算放大器的第二端接收所述差值电流；

一第一晶体管，所述第一晶体管的第二端耦接所述运算放大器的第三端，且所述第一晶体管的第一端连接一电源；

一第二晶体管，所述第二晶体管的第二端耦接所述第一晶体管的第二端，且所述第二晶体管的第一端连接所述电源；

一第一电阻，所述第一电阻的第一端耦接所述运算放大器的第二端，所述第一电阻的第二端耦接所述第一晶体管的第三端；

一第二电阻，所述第二电阻的第一端耦接所述第一晶体管的第三端，所述第二电阻的第二端耦接到一接地端；及

一第三电阻，所述第三电阻的第一端耦接所述第一晶体管的第三端，所述第三电阻的第二端耦接所述第二晶体管的第三端，且所述第三电阻的第二端用以产生所述输出电压。

7.根据权利要求1所述的阻抗校正装置，其中，所述运算调整器包含：

一减法器，将所述第一模拟信号减去所述第二模拟信号而产生一差值电流；

一运算放大器，所述运算放大器的第一端用以接收所述差值电流，所述运算放大器的第二端接地，所述运算放大器的第三端用以输出所述输出电压；及

一电阻，所述电阻的第一端耦接运算放大器的第一端，所述电阻的第二端耦接所述运算放大器的第三端。

8.根据权利要求1所述的阻抗校正装置，其中，所述运算调整器包含：

一运算放大器，所述运算放大器的第三端输出所述输出电压；

一第一电阻，所述第一电阻的第一端接收所述第一模拟信号，所述第一电阻的第二端耦接所述运算放大器的第一端；

一第二电阻，所述第二电阻的第一端接收所述第二模拟信号，所述第二电阻的第二端耦接所述运算放大器的第二端；

一第三电阻，所述第三电阻的第一端耦接所述运算放大器的第一端，所述第三电阻的第二端耦接所述运算放大器的第三端；及

一第四电阻，所述第四电阻的第一端耦接所述运算放大器的第二端，所述第四电阻的第二端耦接所述运算放大器的第三端。

9.根据权利要求1所述的阻抗校正装置，其中，所述运算调整器包含：

一电容切换单元，具有多个电容与多个开关；

一相许器，耦接所述电容切换单元，控制所述开关的开启与关闭的时序来对所述电容进行充放电；及

一运算放大器，耦接所述电容切换单元，通过切换所述电容及依据所述电容的电容值大小以产生所述输出电压，且使得所述输出电压可对应到所述模拟数字转换器的全动态范围。

10.根据权利要求9所述的阻抗校正装置，其中，所述电容切换单元包含：

一第一电容，所述第一电容的第二端耦接所述运算放大器的第一端；

一第二电容，所述第二电容的第二端耦接所述运算放大器的第一端；

一第三电容，所述第三电容的第一端耦接所述运算放大器的第一端，所述第三电容的第二端耦接所述运算放大器的第三端；

一第一开关，所述第一开关的第一端接收所述第一模拟信号，所述第一开关的第二端耦接所述第一电容的第一端；

一第二开关，所述第二开关的第一端接收所述第二模拟信号，所述第一开关的第二端耦接所述第二电容的第一端；

一第三开关，所述第三开关的第一端耦接所述第一电容的第一端，所述第三开关的第二端耦接一第一预设电压；

一第四开关，所述第四开关的第一端耦接所述第二电容的第一端，所述第四开关的第二端耦接所述第一预设电压；

一第五开关，第五开关的第一端耦接所述第三电容的第一端，第五开关的第二端耦接一第二预设电压；

一第六开关，第六开关的第一端耦接所述第三电容的第二端，第六开关的第二端耦接一第三预设电压；

一第四电容，所述第四电容的第二端耦接所述运算放大器的第二端；

一第五电容，所述第五电容的第二端耦接所述运算放大器的第二端；

一第六电容，所述第六电容的第一端耦接所述运算放大器的第二端，所述第三电容的第二端耦接所述运算放大器的第四端；

一第七开关，所述第七开关的第一端接收所述第一模拟信号，所述第七开关的第二端耦接所述第四电容的第一端；

一第八开关，所述第八开关的第一端接收所述第二模拟信号，所述第八开关的第二端耦接所述第五电容的第一端；

一第九开关，所述第九开关的第一端耦接所述第四电容的第一端，所述第九开关的第二端耦接所述第一预设电压；

一第十开关，所述第十开关的第一端耦接所述第五电容的第一端，所述第十开关的第二端耦接所述第一预设电压；

一第十一开关，第十一开关的第一端耦接所述第六电容的第一端，第十一开关的第二端耦接所述第二预设电压；及

一第十二开关，第十二开关的第一端耦接所述第六电容的第二端，第十二开关的第二端耦接所述第三预设电压。

11.一种阻抗校正方法，包含：

将一第一模拟信号与一第二模拟信号进行差值运算而产生一输出电压，所述第一模拟信号具有可变阻抗的偏移量信息，所述第二模拟信号为一参考信号，所述参考信号不随工艺偏移而改变；

由一模拟数字转换器接收所述输出电压而产生一调整码；及

依据所述调整码来调整所述可变阻抗的电阻值。

12.根据权利要求11所述的阻抗校正方法，还包含：

调整所述输出电压，使所述输出电压对应至所述模拟数字转换器的全动态范围。

13.根据权利要求11所述的阻抗校正方法，其中，所述输出电压对应所述模拟数字转换器的全动态范围。

14.根据权利要求11所述的阻抗校正方法，其中，所述第一模拟信号与所述第二模拟信号为电流信号或电压信号。

15.根据权利要求11所述的阻抗校正方法，其中，所述第一模拟信号为一第一电流，依据一预定电压与一内部电阻的比值而产生，所述第二模拟信号为一第二电流，依据所述预定电压与一外部参考电阻的比值而产生，其中所述内部电阻具有所述可变阻抗的偏移量信息。

16.根据权利要求11所述的阻抗校正方法，其中，所述调整包括：

将所述调整码依据一查表法来调整所述可变阻抗的电阻值。

17.根据权利要求11所述的阻抗校正方法，其中，所述调整包括：

依据所述可变阻抗的最大偏移量与所述模拟数字转换器的全动态范围来调整所述可变阻抗的电阻值。