CN103311236B - 用于减少拐角圆化的具有光学邻近度校正的切分拆分 - Google Patents
用于减少拐角圆化的具有光学邻近度校正的切分拆分 Download PDFInfo
- Publication number
- CN103311236B CN103311236B CN201210564375.1A CN201210564375A CN103311236B CN 103311236 B CN103311236 B CN 103311236B CN 201210564375 A CN201210564375 A CN 201210564375A CN 103311236 B CN103311236 B CN 103311236B
- Authority
- CN
- China
- Prior art keywords
- principal character
- optical proximity
- proximity correction
- target
- round corner
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000007514 turning Methods 0.000 title claims abstract description 93
- 230000003287 optical effect Effects 0.000 title claims abstract description 45
- 238000012937 correction Methods 0.000 title claims abstract description 44
- 238000005520 cutting process Methods 0.000 title claims abstract description 44
- 238000000034 method Methods 0.000 claims abstract description 167
- 238000013461 design Methods 0.000 claims abstract description 98
- 230000008569 process Effects 0.000 claims description 100
- 230000000153 supplemental effect Effects 0.000 claims description 17
- 238000012795 verification Methods 0.000 claims description 12
- 230000007613 environmental effect Effects 0.000 claims description 11
- 238000012986 modification Methods 0.000 claims description 4
- 230000004048 modification Effects 0.000 claims description 4
- 238000009826 distribution Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 description 20
- 238000004519 manufacturing process Methods 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 230000011218 segmentation Effects 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000012634 fragment Substances 0.000 description 4
- 238000003384 imaging method Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 238000010894 electron beam technology Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000010023 transfer printing Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 230000008685 targeting Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/18—Manufacturability analysis or optimisation for manufacturability
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
本公开内容涉及用于减少拐角圆化的具有光学邻近度校正的切分拆分，其中，提供一种集成电路(IC)方法的一个实施例。该方法包括：接收具有主要特征的IC设计布局，主要特征包括两个拐角和跨越于两个拐角之间的边；对边执行特征调节；对边执行切分，从而将边划分成包括两个拐角段和在两个拐角段之间的一个中心段；针对与中心段关联的中心目标对所主要特征执行第一光学邻近度校正(OPC)；随后针对与拐角段关联的两个拐角目标对主要特征执行第二OPC；并且随后针对中心目标对主要特征执行第三OPC从而产生修改的IC设计布局。
Description
相关申请交叉参考
本公开涉及2010年9月17日提交的、名称为“DISSECTIONSPLITTINGWITHOPTICALPROXIMITYCORRECTIONANDMASKRULECHECKENFORCEMENT”(代理案号TSMC2010-0369/24061.1513)的第12/884,442号美国临时专利申请的优先权，其全部内容通过引证结合在此。
技术领域
本发明涉及半导体领域，更具体地，涉及用于减少拐角圆化的具有光学邻近度校正的切分拆分。
背景技术
集成电路(IC)设计在半导体技术继续发展成更小特征尺寸(比如65纳米、45纳米和更小)时更有挑战性。电阻/电容(RC)控制、时序、漏电和金属/电介质中间层拓扑严重地影响芯片设计的性能。
为了在向晶片转印设计图案时增强成像效果，光学邻近度校正(OPC)不可或缺。调整设计图案以在晶片上生成分辨率提高的图像。
然而图案化拐角圆化在各种现有方法中仍然是一个无法解决的问题。传统方法并未足够关注拐角圆化。对于N28和以下节点，拐角圆化的严重性产生具有重大影响的许多副作用，这在器件性能、质量和可靠性方面不可接受。例如拐角圆化生成可能引起短路、开路、RC变化、器件性能漂移等的意外的图案化形状。这些副作用针对在不久的将来即将出现的节点引起更严重的问题。
因此，需要一种用于IC设计和掩模制作以高效和显著减少图案化拐角圆化的方法。
发明内容
为解决上述问题，本发明提供了一种集成电路(IC)方法，包括：接收具有主要特征的IC设计布局，所述主要特征包括两个拐角和跨越于所述两个拐脚之间的边；对所述边执行特征调节；对所述边执行切分，从而将所述边划分成包括两个拐角段和位于所述两个拐角段之间的中心段；针对与所述中心段关联的中心目标对所述主要特征执行第一光学邻近度校正(OPC)；随后针对与所述拐角段关联的两个拐角目标对所述主要特征执行第二OPC；以及随后针对所述中心目标对所述主要特征执行第三OPC，从而产生修改的IC设计布局。
该方法进一步包括至少再重复执行一次所述第一OPC、所述第二OPC和所述第三OPC。
该方法进一步包括在执行所述第三OPC之后对所述IC设计布局的所述主要特征执行掩模规则校验(MRC)。
其中，执行所述MRC包括根据掩模规则修改所述拐角段和所述中心段中的一个。
其中，执行所述第二OPC包括对所述拐角段中的至少一个段进行重新定位。
其中，执行所述第二OPC包括向所述主要特征的相应拐角添加衬线特征。
其中，执行所述第二OPC包括添加与所述主要特征的相应拐角近似并且与所述主要特征隔开的辅助特征，所述辅助特征为子分辨率特征。
该方法进一步包括分别向所述两个拐角段的所述两个拐角分配所述两个拐角目标。
该方法进一步包括分别向所述中心段和所述两个拐角段分配所述中心目标和所述两个拐角目标。
该方法进一步包括基于所述修改的IC设计布局来制作光掩模。
此外，还提供了一种集成电路(IC)方法，包括：接收具有主要特征的IC设计布局，所述主要特征包括第一拐角和第二拐角以及跨越于所述第一拐角与所述第二拐角之间的边；对所述主要特征的所述边执行切分，由此生成中心段、第一拐角段和第二拐角段；分别向所述主要特征的所述第一拐角段、所述第二拐角段和所述中心段分配第一拐角目标、第二拐角目标和中心目标；以及对所述IC设计布局执行光学邻近度校正(OPC)处理。
其中，分配第一目标、第二目标和第三目标包括：向所述第一拐角分配所述第一拐角目标；以及向所述第二拐角分配所述第二拐角目标。
其中，分配第一目标、第二目标和第三目标包括向所述边的中心位置分配所述中心目标。
其中，执行所述OPC处理包括：针对所述中心目标应用第一OPC子处理；随后针对所述第一拐角目标和所述第二拐角目标执行第二OPC子处理；以及随后针对所述中心目标执行第三OPC子处理。
其中，执行所述OPC处理包括迭代所述第一OPC子处理、所述第二OPC子处理和所述第三OPC子处理。
该方法进一步包括在执行所述OPC处理之前，根据设计规则校验(DRC)对所述主要特征的所述边执行调整。
该方法进一步包括在执行所述OPC处理之后对所述主要特征执行掩模规则校验(MRC)。
其中，执行所述OPC处理包括考虑来自所述设计布局的近似特征的环境影响来执行OPC。
其中，执行所述OPC处理包括考虑来自所述设计布局中的不同层的近似特征的环境影响来执行基于模型的OPC。
此外，还提供了一种集成电路(IC)设计方法，包括：接收具有主要特征的IC设计布局；对所述主要特征执行第一切分，限定所述主要特征的边，其中，所述边结束于所述主要特征的两个拐角；根据设计规则对所述边执行调整；对所述主要特征的所述边执行第二切分，将所述边拆分成第一拐角段、第二拐角段和设置于所述第一拐角段与所述第二拐角段之间的中心段；分别向所述主要特征的所述第一拐角段、所述第二拐角段和所述中心段分配第一拐角目标、第二拐角目标和中心目标；以及对所述IC设计布局执行光学邻近度校正(OPC)处理。
其中，执行OPC处理包括：针对所述中心目标对所述主要特征执行第一OPC子处理；随后针对所述第一拐角目标和所述第二拐角目标对所述主要特征执行第二OPC子处理；以及随后针对所述中心目标对所述主要特征执行第三OPC子处理。
其中，执行所述第二OPC子处理包括重新定位、添加衬线特征和添加辅助特征中的一个。
附图说明
可以从与附图结合阅读时的下文具体描述中充分理解本公开内容的方面。应注意，根据业内标准做法，附图中的各种特征未按比例绘制。事实上，为了讨论清楚，可以任意增加或者减少所示特征的维度。
图1是根据本公开内容的方面构造的一种集成电路(IC)设计方法的一个实施例的流程图。
图2-图4和图6-图14是在各种设计阶段并且根据本公开内容的方面构造的IC设计布局的示意图。
图5是在各种实施例中并且根据本公开内容的方面构造的切分成多个子部分的主要特征的示意图。
图15至图18是在各种实施例中根据本公开内容的方面构造的各种IC设计布局的示意图。
具体实施方式
理解下文公开内容提供用于实施本发明的不同特征的多个不同实施例或者实例。下文描述具体部件和布置实例以简化本公开内容。这些当然仅为实例而并非旨在于限制。本公开内容可以在各种实例中重复标号和/或字母。这一重复是为了简化和清楚而本身并未规定在讨论的各种实施例和/或配置之间的关系。
图1是在一个或多个实施例中根据本公开内容的各个方面构造的用于集成电路(IC)设计和掩模制作的方法100的流程图。图2是根据一个实施例构造的方法100的部分流程图。图3至图18示出了根据一个或者多个实施例构造的在各个设计阶段的设计布局的示意图。参照图1至图18描述方法100。方法100始于步骤102，该步骤提供或者从设计者接收IC设计布局(或者IC设计图案)。在一个实例中，设计者可以是设计室。在另一实例中，设计者是与被指定用于根据IC设计布局来制作IC产品的半导体制造商分离的设计团队。在各种实施例中，半导体制造商能够制作光掩模、半导体晶片或者二者。IC设计布局包括针对IC产品并且基于IC产品的规格而设计的各种几何图案。
在具有几何图案的信息的一个或者多个数据文件中呈现IC设计布局。在一个实例中，以本领域已知的“gds”格式表示IC设计布局。设计者基于待制造产品的规格来实施恰当设计程序以实现IC设计布局。设计程序可以包括逻辑设计、物理设计和/或放置和布线。例如，IC设计布局的部分包括将形成于半导体衬底(比如硅晶片)中的各种IC特征(也称为主要特征)(比如有源区域、栅电极、源极和漏极、中间层互连的金属线或通孔以及用于接合焊盘的开口)和设置于半导体衬底之上的各种材料层。IC设计布局可以包括辅助特征，诸如那些用于成像效果、处理环境和/或掩膜识别信息的特征。
为了示出，在图3中示出了具有示例性的主要特征122的IC设计布局120。在一个实施例中，主要特征是如下图案，该图案限定了将形成于半导体衬底上的接触/通孔。在另一实施例中，主要特征122包括方形设计几何形状。将IC设计布局分成用于掩模制作的多个多边形(或者梯形)。在另一实例中，将IC设计布局的多边形视为主要特征。
参照图1和图3，方法100可以继续步骤104，该步骤对IC设计布局执行第一主要特征切分。第一主要特征切分包括将主要特征的边切分成多个段。
在一个实施例中，向主要特征122应用主要特征切分，以生成如图3中所示由切分点(或者拼接点)128限定的多个段126。在一个实施例中，向主要特征122的拐角应用切分点。主要特征的边在两个相邻切分点之间的部分限定了段或者边。在这一情况下，每个段是主要特征的边并且在主要特征的两个拐角之间跨越。
在本实施例中，在四个拐角处向主要特征122应用四个切分点128，从而主要特征切分将主要特征122的四个边限定为相应段。在这一具体实例中，每个段是主要特征122的一个侧边。
参照图1和图4，方法100继续步骤106，该步骤对IC设计布局120执行主要特征调整。在本步骤中，根据各种制造约束来修改/调整IC设计布局120。在一个实施例中，根据各种设计规则调整IC设计布局120(称为设计规则校验(DRC))。可以考虑制造能力从半导体制造商提取各种设计规则。IC设计遵循设计规则以便生成可产生的电路图案。
对主要特征切分在步骤104生成的每个边片段(edgesegment)实施在这一步骤对IC设计布局的修改/调整。在一个实施例中，按照设计规则评估并且相应地个别调整每个边片段。在一个实例中，对边的调整包括移动/重新定位边片段，从而重新成形对应的主要特征。针对在步骤106根据DRC的主要特征调整来实施在步骤104的主要特征切分，因此在步骤104的主要特征切分也称为DRC主要特征切分。
如图4中所示，根据设计规则来调整IC设计布局120的主要特征122，从而每个边片段从它的原位置(表示为虚线)外移。在本实例中，放大主要特征122。
在另一实例中，通过逻辑操作来调整IC设计布局120。在半导体制造商中，各种制造模块将制造约束转换成IC设计布局120必须满足的一组规则。或者，将相应地修改IC设计布局120，从而使修改的IC设计布局满足这些规则。在这一步骤中，这样的修改是由逻辑操作实施的。
参照图1和图5，图1的方法100继续步骤108，该步骤执行第二主要特征切分。在这一步骤实施的第二主要特征切分是为后续光学邻近度校正(OPC)处理预备IC设计布局的主要特征(也称为OPC切分)。在第二主要特征切分中，进一步切分IC设计布局120中的主要特征，从而进一步分割对应边。第二主要特征切分将主要特征切分限定的边进一步划分成子段(或者简称为段)。具体而言，第二切分将主要特征122的每个边划分成包括第一拐角段130a、第二拐角段130b和第三中心段130c的至少三个段130。中心段130c位于第一与第二拐角段130a与130b之间。每个拐角段(130a或者130b)包括主要特征122的拐角。拐角段和中心段如图5中所示由切分点132限定。
为了示出这样的概念，参照图6，该图示出了示例性的主要特征138以求简化。参照图6进一步描述第二主要特征切分。限定在x和y方向上的各种切分线140以将主要特征138切分成多个子部分142。在两个维度上限定IC设计布局。例如，在x和y方向上将主要特征138限定为方形。考虑主要特征138的两个维度，在两个维度(比如x和y方向)上切分主要特征。在本实施例中，在两个维度中的每个维度上将主要特征138切分成三个段。因此如图6中所示将主要特征138切分成9个子部分142。
主要特征138在x方向上跨越第一维度Lx而在y方向上跨越第二维度Ly。以x方向为例，切分线140在y方向上将第一维度Lx切分成三个(第一、第二和第三)部分。第一、第二和第三部分分别具有各自的子维度L1、L2和L3。为求简化，第一、第二和第三部分分别称为L1、L2和L3。第一部分L1设置于第二与第三段L2与L3之间。第二子维度L2和第三子维度L3包括主要特征138的拐角。第一部分L1排除主要特征138的任何拐角。
切分线140以与向第一维度Lx应用的切分相似的方式在x方向上将第二维度Ly切分成三个部分。例如，将第二维度Ly切分成三个(第四、第五和第六)部分。第四、第五和第六部分分别具有各自的子维度L4、L5和L6。为求简化，第四、第五和第六部分分别称为L4、L5和L6。。第四部分L4设置于第五与第六段L5与L6之间。第五子维度L5和第六子维度L6包括主要特征138的拐角。第四部分L4排除主要特征138的任何拐角。
在一个实例中，在主要特征138的左下拐角中的子部分142是在x方向上具有维度L2而在y方向上具有维度L6的矩形。在本实施例中，切分线140将主要特征138切分成9部分142。每个部分142在x方向上具有L1、L2和L3之一的维度而在y方向上具有L4、L5和L6之一的另一维度。
因而，切分线140将主要特征138的边进一步切分成多个段。在本实施例中，将主要特征138的每个边切分成三个段：两个拐角段和一个中心段。在步骤108的第二主要特征切分将每个边进一步切分成多个段(也称为OPC段)。
主要特征138是具有对称几何形状的接触块。备选地，主要特征138可以具有其它几何形状、尺寸，并且可以对称或者不对称。例如，主要特征138可以是直金属线、具有拐角的金属线或者其它适当形状。因此可以相应变化向主要特征应用的第二主要特征切分，以适应对应于主要特征的不同形状和几何形状。
现在参照图5中的IC设计布局120。在一个实施例中，切分线132与向图6的主要特征138应用的切分基本上相似地将主要特征122切分成9个子部分142。在不同看法中，将主要特征122的边切分成多个段(例如130a、130b和130c)。在这一看法中，仅边上的切分点有意义。因此，将切分线140简化成切分点132。可以根据对应主要特征的几何形状和维度来不同地切分IC设计布局120中的主要特征。在一个实施例中，可以在一个方向上将主要特征切分成具有不同维度的多个子部分。在另一实施例中，当主要特征不对称时，通过切分而由主要特征生成的段的数目和段的维度可以在第一方向x与第二方向y之间不同。例如，在步骤108的第二切分之后，每个边包括两个拐角段和多个中心段。
参照图1和图7，方法100继续步骤109，该步骤向相应段分配目标点(或者目标)。向第一和第二拐角段以及中心段分配相应的目标点。
在图7中，在第二主要特征切分之后向主要特征122分配各种目标。出于仿真验证或者其它设计目的，向主要特征分配各种目标。目标代表相对于主要特征的空间位置。例如，在IC设计布局120的主要特征122中在空间上限定目标144和146。当在后续步骤中生成对应主要特征122的仿真轮廓148时，校验供给对应主要特征122的限定目标，以验证目标是否在对应主要特征122的仿真轮廓148内或者与该仿真轮廓重叠。
在本实施例中，向拐角段和中心段中的每个段分配相应目标。进一步在该实施例中，向中心段分配目标144，并且向拐角段分配目标146。目标144和146因此称为中心目标144和拐角目标146。以主要特征122的右边为例，向第一拐角段130a和第二拐角段130b分配相应目标146。向中心段130c分配目标144。在一个实施例中，用于拐角段(130a和130b)的目标146定位于相应拐角上以求在后续OPC处理期间有效减少或者消除拐角圆化问题。在另一实施例中，在中心段130c或右边的中心位置上分配用于中心段130c的目标144。
方法100继续步骤110，该步骤对IC设计布局120执行光学邻近度校正(OPC)。执行OPC以通过修改IC设计布局来校正图像误差。OPC处理可以是基于模型、基于规则的OPC、基于表格的OPC或者其组合。
OPC包括移动主要特征的边并且向主要特征添加辅助特征。在各种实施例中，重新设定主要特征的尺寸、位置和/或形状。在另一实施例中，向主要特征添加各种辅助特征(比如散射条、衬线或者锤头)。辅助特征可以放置在距离主要特征(比如散射条)一定距离，或者放置为与主要特征(比如衬线或者锤头)相邻。
图8示出了其中对端130c重新定位的实例。图9示出了其中向主要特征122的拐角添加衬线特征150的另一实例。衬线特征150接触主要特征122、因此是修改的主要特征122的部分。图10示出了其中辅助特征152被添加到设计布局120并且与主要特征122近似的又一实例。衬线特征152未接触主要特征122。在本实施例中，辅助特征152是如下亚分辨率特征，该特征在维度上设定成在光刻处理期间在光刻曝光工具(比如扫描仪)的分辨率以下，以从光掩模向晶片转印设计布局。
在一个实施例中，在步骤108的第二切分可以包括将主要特征的边切分成多个中心段和两个拐角段。例如，将边切分成两个拐角段和两个或者更多中心段，这些中心段是在两个拐角段之间的段。在另一实施例中，当边存在多个中心段时，向一个中心段分配相应目标。可以向其余中心段分配目标或者备选地不分配目标，或者向一个子集分配目标而未向另一子集分配目标。
此外，可以向IC设计布局120添加其它特征或者可以应用其它动作。例如，可以向IC设计布局120添加虚插入特征，以求增强化学机械抛光(CMP)或者其它加工优点。
回顾图1中的用于OPC处理的步骤110，OPC处理包括向拐角段(比如130a和130b)应用OPC并且向中心段(比如130c)应用OPC。由于每个OPC处理的目的在于调节设计布局以满足对应目标，该目标命中相应边或者在可接受范围内接近边，所以针对相应目标向设计布局应用对应的OPC处理步骤。另外，当针对目标应用OPC处理时，设计布局的调节可以并不限于对应段并且还可以包括其它相关段。例如，当针对主要特征122的右边上的中心目标144应用OPC处理时，调节(比如重新定位)可以包括对相应中心段130c进行重新定位，或者备选地可以包括对包括段130a、130b和130c的整个边重新定位。
在一个实施例中，OPC处理包括迭代处理直至修改的设计布局120能够向晶片产生来自相应光掩模的可接受图像。通过仿真来确定设计层的图像，以用设计布局对相应光掩模的成像进行仿真，并且该图像也称为仿真轮廓(比如图7中的轮廓148)。
在本实施例中，在步骤110的OPC处理包括如图2中的OPC处理110的流程图中进一步示出的三个步骤。OPC处理110包括第一步骤117，该步骤针对中心段(比如130c)执行第一OPC处理；随后为第二步骤118，该步骤针对拐角段(比如130a和130b)执行第二OPC处理；并且随后为第三步骤119，该步骤针对中心段(130c)执行第三OPC处理。进一步在该实施例中，可以迭代OPC处理110直至修改的设计布局120合并至可接受范围。
在OPC处理110的不同看法中，针对中心目标(比如144)向设计布局122应用在步骤117的第一OPC处理；针对轮廓目标(比如146)向设计布局122应用在步骤118的第二OPC处理；并且针对中心目标(比如144)向设计布局应用在步骤119的第三OPC处理。
参照图11至图15进一步描述图2中的OPC处理110。仍然以用于设计布局120的主要特征122为例。在OPC处理之前，在图11中示出了设计布局120。仿真轮廓148偏离目标点144和146。用实线将主要特征122的边表示为156。
参照图12，针对中心目标144应用在步骤117的第一OPC处理。在一个实施例中，利用基于模型的OPC。第一OPC处理117包括OPC技术，比如将主要特征122的边从原边156(虚线)重新定位至新边158(实线)，从而满足中心目标144，这意味着修改的主要特征122在第一OPC处理117之后的仿真轮廓160满足中心目标144的要求。
参照图13，针对拐角目标146应用在步骤118的第二OPC处理。在一个实施例中，利用基于模型的OPC。第二OPC处理118包括OPC技术(包括重新定位、添加衬线或者辅助特征)。在一个实例中，向主要特征122的拐角添加衬线特征162，从而满足拐角目标146。具体而言，修改的主要特征122在第二OPC处理118之后的仿真轮廓164减少拐角圆化并且满足拐角目标146。边158和衬线特征162共同限定主要特征122的新边。
然而，在第二OPC处理之后，可能遗漏中心目标144，因此实施第三OPC处理。参照图14，针对中心目标144应用在步骤119的第三OPC处理。在一个实施例中，利用基于模型的OPC。第三OPC处理119包括OPC技术(包括重新定位、添加衬线或者辅助特征)。在本例中，对中心段(比如130c)重新定位。具体而言，修改的主要特征122在第三OPC处理119之后的仿真轮廓166满足中心目标144。如图15中进一步所示，修改的主要特征122的新边为168。
在另一实施例中，可以考虑环境影响(比如与主要特征122近似的那些特征)来实施OPC处理。环境影响包括蚀刻负载影响、化学机械抛光(CMP)处理的光刻图案化或者图案密度的负载影响。模型卷积可以在OPC处理期间考虑那些环境影响。在一个实例中，环境引起的拐角圆化临界水平可以由模型卷积限定并且并入基于模型的OPC处理中。
图16示出了设计布局170，该设计布局具有相互近似的第一主要特征172和第二主要特征174。当向主要特征172应用OPC处理时，限定在主要特征172的某个位置176周围的影响区域。例如，选择主要特征174的与近似的主要特征174最近的拐角，使用作为中心的拐角176和与环境影响距离有关并且可以预先限定的某个半径来限定圆形区域178为影响区域。如果近似特征174在限定区域178内或者部分在该限定区域内，则考虑主要特征174向主要特征172应用基于模型的OPC处理。在图17中所示另一实例中，将矩形或者方形区域179限定为影响区域。
图18示出了设计布局180，该设计布局在一层中具有第一主要特征182和第二主要特征184而在另一层中具有第三主要特征186。在用于示例的一个实例中。主要特征182和184是在一个金属层中的金属线，并且主要特征186是在金属层上方(或者下方)的通孔层上的通孔特征。向主要特征182应用的OPC处理需要考虑来自相同层的主要特征184的和来自不同层的主要特征186的影响。例如，在向主要特征182应用的OPC处理期间将考虑通孔接合问题。在本实施例中，实施基于规则或者基于表格的环境合格鉴定，以如使用维度数据(如例如CD1、CD2、X和Y)来限定环境影响(如例如环境引起的拐角圆化临界水平)。
重新参照图1，方法100还可以继续步骤112，该步骤对IC设计布局120执行掩模规则校验(MRC)。在这一步骤，按照一个或者多个掩模规则校验并且相应修改IC设计布局120。在一个实施例中，从掩模制作提取各种掩模规则。从掩模制作收集并且向IC设计布局(作为将向掩模成像的图案)应当遵循的一组规则中提取各种掩模制作数据。在一个实施例中，通过主要特征的子部分向IC设计布局120实施MRC。进一步在本实施例中，向主要特征的各种段应用掩模规则。根据一个或者多个掩模规则修改对应掩模规则失败的那些段。
仍然参照图1，方法100可以继续重复执行OPC的步骤110和对IC设计布局执行MRC的步骤112，直至满足OPC和MRC二者。在一个实例中，在子部分层级实施OPC和MRC二者，从而迭代可以有效收敛。
在一个实施例中，在步骤112的MRC之后，根据OPC标准评估IC设计布局120。如果IC设计布局120的OPC评估失败，则方法100返回到步骤110以执行另一光学邻近度校正。具体而言，向目标子部分应用OPC，从而修改的非目标子部分保持MRC所做的改变。
如果IC设计布局120在步骤112的MRC之后通过OPC评估，则方法100可以继续步骤114，该步骤以掩模制作工具(比如电子束掩模写入器)可访问的格式提供修改的IC设计布局120。在一个实施例中，以gds格式表示修改的IC设计布局120。修改的IC设计布局120包括来自在步骤110的OPC和在步骤112的MRC的各种修改。
参照图1，方法100可以进一步继续步骤116，该步骤用于基于修改的IC设计布局120来制作一个掩模或者一组掩模。在一个实施例中，一个电子束或者多个电子束的机制用来基于IC设计布局在掩模(光掩模或者刻线)上形成图案。可以用各种适合技术形成掩模。在一个实施例中，使用二元技术来形成掩模。在这一情况下，掩模图案包括不透明区域和透明区域。用来对涂覆于晶片上的图像敏感材料层(比如光阻剂)曝光的辐射束(例如紫外线或者UV束)受不透明区域阻隔并且经过透明区域透射。在一个实例中，二元掩模包括透明衬底(例如熔融石英)和涂覆于掩模的不透明区域中的不透明材料(例如铬)。在另一实施例中，使用相移技术形成掩膜。在相移掩模(PSM)中，在形成于掩模上的图案中的各种特征被配置成具有恰当相位差以增强分辨率和成像质量。在各种实例中，PSM可以是本领域已知的衰减PSM或者交替PSM。
在形成掩模之后还可以有其它加工步骤。在这一实施例中，使用由上述方法形成的一个掩模或者一组掩模来制作半导体晶片。半导体晶片包括硅衬底或者其它恰当衬底和形成于其上的材料层。其它恰当衬底可以备选地由如下材料制成：某一适当元素半导体(比如金刚石或者锗)；适当化合物半导体(比如碳化硅、砷化铟或者磷化铟)；或者适当合金半导体(比如碳锗化硅、磷砷化镓或者磷铟化镓)。
半导体晶片还可以包括各种掺杂区域、电介质特征和多级互连(或者在后续制造步骤形成)。在一个实例中，掩模在离子注入处理中用来在半导体晶片中形成各种掺杂区域。在另一实例中，掩模在蚀刻工艺中用来在半导体晶片中形成各种蚀刻区域。在另一实例中，掩模在沉积工艺(比如化学气相沉积(CVD)或者物理气相沉积(PVD))中用来在半导体晶片上的各种区域中形成薄膜。可以从先前加工的半导体晶片、加工工具和度量衡工具从包括CVD、PVD、蚀刻、离子注入和光刻处理的各种制造处理收集各种制造数据。
可以实施其它实施例和修改而未脱离本公开内容的精神实质。
因此，本公开内容提供一种集成电路(IC)方法。该方法包括：接收具有主要特征的IC设计布局，主要特征包括两个拐角和跨越于两个拐角之间的边；对边执行特征调节；对边执行切分，从而将边划分成包括两个拐角段和在两个拐角段之间的一个中心段；针对与中心段关联的中心目标对主要特征执行第一光学邻近度校正(OPC)；随后针对与拐角段关联的两个拐角目标对主要特征执行第二OPC；并且随后针对中心目标对主要特征执行第三OPC从而产生修改的设计布局。
在一个实施例中，该方法包括至少再重复执行一次第一OPC、第二OPC和第三OPC。
在另一实施例中，该方法还包括在执行第三OPC之后对IC设计布局的主要特征执行掩模规则校验(MRC)。在又一实施例中，执行MRC包括根据掩模规则修改拐角段和中心段之一。
在另一实施例中，执行第二OPC包括对至少一个拐角段重新定位。在又一实施例中，执行第二OPC包括向主要特征的相应拐角添加衬线特征。
在又一实施例中，执行第二OPC包括添加与主要特征的相应拐角近似并且从主要特征隔开的辅助特征，辅助特征为亚分辨率特征。
在又一实施例中，该方法还包括分别向两个拐角段的两个拐角分配两个拐角目标。
在又一实施例中该方法还包括分别向中心段和两个拐角段分配中心目标和两个拐角目标。
在又一实施例中，该方法还包括基于修改的设计布局来制作光掩模。
本公开内容也提供集成电路(IC)方法的另一实施例。该方法包括：接收具有主要特征的IC设计布局，主要特征包括第一和第二拐角和跨越于第一与第二拐角之间的边；对主要特征的边执行切分、由此生成中心段、第一拐角段和第二拐角段；分别向主要特征的第一拐角段、第二拐角段和中心段分配第一拐角目标、第二拐角目标和中心目标；并且对IC设计布局执行光学邻近度校正(OPC)处理。
在该方法的一个实施例中，分配第一、第二和第三目标包括：向第一拐角分配第一拐角目标；并且向第二拐角分配第二拐角目标。
在另一实施例中，分配第一、第二和第三目标包括向边的中心位置分配中心目标。
在又一实施例中，执行OPC处理包括针对中心目标应用第一OPC子处理；随后针对第一和第二拐角目标执行第二OPC子处理；随后针对中心目标执行第三OPC子处理。执行OPC处理可以包括迭代第一、第二和第三OPC子处理。
在又一实施例中，该方法还包括在执行OPC处理之前根据设计规则校验(DRC)对主要特征的边执行调整。
在又一实施例中，该方法还包括在执行OPC处理之后对主要特征执行掩模规则校验(MRC)。
在又一实施例中，执行OPC处理包括考虑来自设计布局的近似特征的环境影响来执行OPC。
在又一实施例中，执行OPC处理包括考虑来自设计布局中的不同层的近似特征的环境影响来执行基于模型的OPC。
本公开内容也提供集成电路(IC)设计方法的另一实施例。该方法包括：接收具有主要特征的IC设计布局；对主要特征执行第一切分，限定主要特征的边，其中边结束于主要特征的两个拐角；根据设计规则对边执行调整；对主要特征的边执行第二切分，将边拆分成第一拐角段、第二拐角段和设置于第一与第二拐角段之间的中心段；分别向主要特征的第一拐角部分、第二拐角部分和中心部分分配第一拐角目标、第二拐角目标和中心目标；并且对IC设计布局执行光学邻近度校正(OPC)处理。
在该方法的一个实施例中，执行OPC处理包括：针对中心目标对主要特征执行第一OPC子处理；随后针对第一和第二拐角目标对主要特征执行第二OPC子处理；随后针对中心目标对主要特征执行第三OPC子处理。在另一实施例中，执行第二OPC子处理包括重新定位、添加衬线特征和添加辅助特征之一。
前文已经概括若干实施例的特征，从而本领域技术人员可以更好地理解随后具体描述。本领域技术人员应当理解，他们可以容易使用本公开内容作为用于设计或者修改用于实现这里公开的实施例的相同目的和/或实现相同优点的其它处理和结构的基础。本领域技术人员也应当认识到这样的等效构造并未脱离本公开内容的精神实质和范围并且它们可以做出这里的各种改变、替换和变更而未脱离本公开内容的精神实质和范围。
Claims (19)
1.一种集成电路(IC)方法，包括：
接收具有主要特征的IC设计布局，所述主要特征包括两个拐角和跨越于所述两个拐脚之间的边；
对所述边执行特征调节；
对所述边执行切分，从而将所述边划分成包括两个拐角段和位于所述两个拐角段之间的中心段；
向所述主要特征的所述边的两个拐角段和中心段分配多个目标，其中，与所述中心段关联的目标位于所述中心段的中点处，而与所述拐角段关联的目标则位于所述拐角段的拐角顶点处；
仅针对与所述中心段关联的所述目标对所述主要特征执行第一光学邻近度校正(OPC)；
随后仅针对与两个所述拐角段关联的两个所述目标对所述主要特征执行第二光学邻近度校正；以及
随后仅针对与所述中心段关联的所述目标对所述主要特征执行第三光学邻近度校正，从而产生修改的IC设计布局。
2.根据权利要求1所述的方法，进一步包括至少再重复执行一次所述第一光学邻近度校正、所述第二光学邻近度校正和所述第三光学邻近度校正。
3.根据权利要求1所述的方法，进一步包括在执行所述第三光学邻近度校正之后对所述IC设计布局的所述主要特征执行掩模规则校验(MRC)。
4.根据权利要求3所述的方法，其中，执行所述MRC包括根据掩模规则修改所述拐角段和所述中心段中的一个。
5.根据权利要求1所述的方法，其中，执行所述第二光学邻近度校正包括对所述拐角段中的至少一个段进行重新定位。
6.根据权利要求1所述的方法，其中，执行所述第二光学邻近度校正包括向所述主要特征的相应拐角添加衬线特征。
7.根据权利要求1所述的方法，其中，执行所述第二光学邻近度校正包括添加与所述主要特征的相应拐角近似并且与所述主要特征隔开的辅助特征，所述辅助特征为子分辨率特征。
8.根据权利要求1所述的方法，进一步包括基于所述修改的IC设计布局来制作光掩模。
9.一种集成电路(IC)方法，包括：
接收具有主要特征的IC设计布局，所述主要特征包括第一拐角和第二拐角以及跨越于所述第一拐角与所述第二拐角之间的边；
对所述主要特征的所述边执行切分，由此生成中心段、第一拐角段和第二拐角段；
分别向所述主要特征的所述第一拐角段、所述第二拐角段和所述中心段分配第一拐角目标、第二拐角目标和中心目标；以及
对所述IC设计布局执行光学邻近度校正(OPC)处理，其中，针对所述中心目标应用第一光学邻近度校正子处理，随后针对所述第一拐角目标和所述第二拐角目标执行第二光学邻近度校正子处理，以及随后针对所述中心目标执行第三光学邻近度校正子处理。
10.根据权利要求9所述的方法，其中，分配第一目标、第二目标和第三目标包括：
向所述第一拐角分配所述第一拐角目标；以及
向所述第二拐角分配所述第二拐角目标。
11.根据权利要求10所述的方法，其中，分配第一目标、第二目标和第三目标包括向所述边的中心位置分配所述中心目标。
12.根据权利要求9所述的方法，其中，执行所述光学邻近度校正处理包括迭代所述第一光学邻近度校正子处理、所述第二光学邻近度校正子处理和所述第三光学邻近度校正子处理。
13.根据权利要求9所述的方法，进一步包括在执行所述光学邻近度校正处理之前，根据设计规则校验(DRC)对所述主要特征的所述边执行调整。
14.根据权利要求9所述的方法，进一步包括在执行所述光学邻近度校正处理之后对所述主要特征执行掩模规则校验(MRC)。
15.根据权利要求9所述的方法，其中，执行所述光学邻近度校正处理包括考虑来自所述设计布局的近似特征的环境影响来执行光学邻近度校正。
16.根据权利要求9所述的方法，其中，执行所述光学邻近度校正处理包括考虑来自所述设计布局中的不同层的近似特征的环境影响来执行基于模型的光学邻近度校正。
17.一种集成电路(IC)设计方法，包括：
接收具有主要特征的IC设计布局；
对所述主要特征执行第一切分，限定所述主要特征的边，其中，所述边结束于所述主要特征的两个拐角；
根据设计规则对所述边执行调整；
对所述主要特征的所述边执行第二切分，将所述边拆分成第一拐角段、第二拐角段和设置于所述第一拐角段与所述第二拐角段之间的中心段；
分别向所述主要特征的所述第一拐角段、所述第二拐角段和所述中心段分配第一拐角目标、第二拐角目标和中心目标；以及
对所述IC设计布局执行光学邻近度校正(OPC)处理。
18.根据权利要求17所述的方法，其中，执行光学邻近度校正处理包括：
针对所述中心目标对所述主要特征执行第一光学邻近度校正子处理；
随后针对所述第一拐角目标和所述第二拐角目标对所述主要特征执行第二光学邻近度校正子处理；以及
随后针对所述中心目标对所述主要特征执行第三光学邻近度校正子处理。
19.根据权利要求18所述的方法，其中，执行所述第二光学邻近度校正子处理包括重新定位、添加衬线特征和添加辅助特征中的一个。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/419,977 | 2012-03-14 | ||
| US13/419,977 US8527916B1 (en) | 2012-03-14 | 2012-03-14 | Dissection splitting with optical proximity correction to reduce corner rounding |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103311236A CN103311236A (zh) | 2013-09-18 |
| CN103311236B true CN103311236B (zh) | 2016-02-24 |
Family
ID=49034817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210564375.1A Active CN103311236B (zh) | 2012-03-14 | 2012-12-21 | 用于减少拐角圆化的具有光学邻近度校正的切分拆分 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8527916B1 (zh) |
| CN (1) | CN103311236B (zh) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9418196B2 (en) | 2013-03-15 | 2016-08-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Layout optimization for integrated circuit design |
| US8898600B2 (en) * | 2013-03-15 | 2014-11-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Layout optimization for integrated design |
| US9411924B2 (en) | 2013-10-11 | 2016-08-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Methodology for pattern density optimization |
| US9026955B1 (en) * | 2013-10-11 | 2015-05-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Methodology for pattern correction |
| US9189588B2 (en) * | 2013-12-10 | 2015-11-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Polygon-based optical proximity correction |
| CN103885282B (zh) * | 2014-03-20 | 2017-11-03 | 上海华力微电子有限公司 | 一种减少opc修正后验证误报错的方法 |
| US9262578B2 (en) | 2014-04-25 | 2016-02-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for integrated circuit manufacturing |
| US9740092B2 (en) * | 2014-08-25 | 2017-08-22 | Globalfoundries Inc. | Model-based generation of dummy features |
| KR101802582B1 (ko) | 2014-11-24 | 2017-11-28 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 집적 회로 설계를 위한 레이아웃 최적화 |
| US9805154B2 (en) | 2015-05-15 | 2017-10-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of lithography process with inserting scattering bars |
| US9946827B2 (en) | 2015-07-16 | 2018-04-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and structure for mandrel and spacer patterning |
| US9747408B2 (en) | 2015-08-21 | 2017-08-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Generating final mask pattern by performing inverse beam technology process |
| US9679100B2 (en) | 2015-08-21 | 2017-06-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Environmental-surrounding-aware OPC |
| CN105304558A (zh) * | 2015-10-28 | 2016-02-03 | 上海华力微电子有限公司 | 一种通孔层的光学临近修正方法 |
| KR102519190B1 (ko) * | 2015-11-19 | 2023-04-10 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| US9929023B2 (en) | 2015-11-19 | 2018-03-27 | Samsung Electronics Co., Ltd. | Method of manufacturing semiconductor device |
| KR102417183B1 (ko) * | 2016-02-25 | 2022-07-05 | 삼성전자주식회사 | 적층형 메모리 장치, ｏｐｃ 검증 방법, 적층형 메모리 장치의 레이아웃 디자인 방법, 및 적층형 메모리 장치의 제조 방법 |
| KR102556509B1 (ko) | 2016-03-25 | 2023-07-18 | 삼성전자주식회사 | 마스크 레이아웃의 래스터화 방법 및 이를 이용한 포토 마스크의 제조방법 |
| CN107450266B (zh) * | 2016-05-31 | 2019-12-10 | 无锡华润上华科技有限公司 | 光学临近效应的修正方法及系统 |
| US9990460B2 (en) | 2016-09-30 | 2018-06-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Source beam optimization method for improving lithography printability |
| US10276375B2 (en) | 2016-11-18 | 2019-04-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Assistant pattern for measuring critical dimension of main pattern in semiconductor manufacturing |
| US10514613B2 (en) | 2016-11-28 | 2019-12-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Pattern modification and patterning process |
| US10527928B2 (en) | 2016-12-20 | 2020-01-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Optical proximity correction methodology using pattern classification for target placement |
| CN107479331B (zh) * | 2017-07-31 | 2020-05-15 | 上海华力微电子有限公司 | 一种图形转角的opc修正方法 |
| KR102525162B1 (ko) | 2017-12-18 | 2023-04-24 | 삼성전자주식회사 | Opc 방법, 및 그 opc 방법을 이용한 마스크 제조방법 |
| US11054742B2 (en) | 2018-06-15 | 2021-07-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | EUV metallic resist performance enhancement via additives |
| US11069526B2 (en) | 2018-06-27 | 2021-07-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Using a self-assembly layer to facilitate selective formation of an etching stop layer |
| US10867805B2 (en) | 2018-06-29 | 2020-12-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Selective removal of an etching stop layer for improving overlay shift tolerance |
| CN111524836B (zh) | 2019-02-13 | 2021-08-27 | 长江存储科技有限责任公司 | 用于在半导体制造中定位图案的标记 |
| US10859922B1 (en) | 2019-07-18 | 2020-12-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lithography system and method |
| CN112051707A (zh) * | 2020-09-25 | 2020-12-08 | 泉芯集成电路制造(济南)有限公司 | 一种光学临近效应修正方法及装置 |
| CN113093470A (zh) * | 2021-02-25 | 2021-07-09 | 广东省大湾区集成电路与系统应用研究院 | 基于平面型全耗尽绝缘体上硅器件的图形解析能力的提升方法 |
| CN117434785B (zh) * | 2023-12-21 | 2024-03-01 | 华芯程(杭州)科技有限公司 | 一种掩膜图案校正方法、装置、电子设备和可读存储介质 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6080527A (en) * | 1999-11-18 | 2000-06-27 | United Microelectronics Corp. | Optical proximity correction of L and T shaped patterns on negative photoresist |
| CN1403873A (zh) * | 2001-08-16 | 2003-03-19 | 联华电子股份有限公司 | 光学邻近效应修正的方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6544699B1 (en) | 2001-02-07 | 2003-04-08 | Advanced Micro Devices, Inc. | Method to improve accuracy of model-based optical proximity correction |
| US6808850B2 (en) * | 2002-10-21 | 2004-10-26 | Numerical Technologies, Inc. | Performing optical proximity correction on trim-level segments not abutting features to be printed |
| US7451068B2 (en) * | 2003-10-10 | 2008-11-11 | Synopsys, Inc. | Method and apparatus for generating an OPC segmentation based on modeled intensity gradients |
| US7926002B2 (en) * | 2007-02-28 | 2011-04-12 | Mentor Graphics Corporation | Selective optical proximity layout design data correction |
| US20100064274A1 (en) * | 2008-09-05 | 2010-03-11 | Qimonda Ag | Proximity correction method and system |
| US7954071B2 (en) | 2008-10-31 | 2011-05-31 | Synopsys, Inc. | Assist feature placement based on a focus-sensitive cost-covariance field |
| US8381153B2 (en) | 2010-09-17 | 2013-02-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dissection splitting with optical proximity correction and mask rule check enforcement |
-
2012
- 2012-03-14 US US13/419,977 patent/US8527916B1/en active Active
- 2012-12-21 CN CN201210564375.1A patent/CN103311236B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6080527A (en) * | 1999-11-18 | 2000-06-27 | United Microelectronics Corp. | Optical proximity correction of L and T shaped patterns on negative photoresist |
| CN1403873A (zh) * | 2001-08-16 | 2003-03-19 | 联华电子股份有限公司 | 光学邻近效应修正的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8527916B1 (en) | 2013-09-03 |
| US20130246981A1 (en) | 2013-09-19 |
| CN103311236A (zh) | 2013-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103311236B (zh) | 用于减少拐角圆化的具有光学邻近度校正的切分拆分 | |
| US11010526B2 (en) | Method and structure for mandrel and spacer patterning | |
| JP4494796B2 (ja) | 全位相マスクおよびトリムマスクを用いた微小寸法制御 | |
| US7074547B2 (en) | Photomask and method of fabricating semiconductor device by use of same | |
| KR100732772B1 (ko) | 마스크 레이아웃 형성 방법 및 이에 따른 레이아웃 | |
| US9747408B2 (en) | Generating final mask pattern by performing inverse beam technology process | |
| US6080527A (en) | Optical proximity correction of L and T shaped patterns on negative photoresist | |
| US11763057B2 (en) | Critical dimension uniformity | |
| US20240162142A1 (en) | Diagonal via manufacturing method | |
| US6905899B2 (en) | Methods for forming a photoresist pattern using an anti-optical proximity effect | |
| US9651855B2 (en) | Methods for optical proximity correction in the design and fabrication of integrated circuits using extreme ultraviolet lithography | |
| JP2008529066A (ja) | 差分交互位相シフト・マスクの最適化 | |
| US7316872B2 (en) | Etching bias reduction | |
| US20210305261A1 (en) | Method of forming semiconductor device including trimmed-gates | |
| WO2009125529A1 (ja) | マスクパターンの生成方法及びパターン形成方法 | |
| US11989496B2 (en) | Method and structure for mandrel patterning | |
| US8954919B1 (en) | Calculation method for generating layout pattern in photomask | |
| US8383324B2 (en) | Mask registration correction | |
| KR19990039999A (ko) | 노광 시스템에서 근접 효과를 보정하기 위한 방법 | |
| US9960013B2 (en) | Continuous writing of pattern | |
| JP3609819B2 (ja) | パターン形成方法 | |
| JP2005215587A (ja) | 位相シフトマスクの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |